JPH0374049B2 - - Google Patents
Info
- Publication number
- JPH0374049B2 JPH0374049B2 JP2831882A JP2831882A JPH0374049B2 JP H0374049 B2 JPH0374049 B2 JP H0374049B2 JP 2831882 A JP2831882 A JP 2831882A JP 2831882 A JP2831882 A JP 2831882A JP H0374049 B2 JPH0374049 B2 JP H0374049B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- junction
- josephson
- gate
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005668 Josephson effect Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明はジヨセフソン効果を用いた電流注入型
パルス発生回路に関する。
パルス発生回路に関する。
液体ヘリウム温度付近の極低温で動作するジヨ
セフソン接合デバイスは、従来のシリコン等を用
いた半導体デバイスをはるかに上回る低消費電力
特性、高速スイツチング特性を有している。従つ
てジヨセフソン接合デバイスをスイツチング素子
あるいは記憶素子として用いたジヨセフソン接合
集積回路により電子計算機を構成すれば、現行の
電子計算機よりはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
セフソン接合デバイスは、従来のシリコン等を用
いた半導体デバイスをはるかに上回る低消費電力
特性、高速スイツチング特性を有している。従つ
てジヨセフソン接合デバイスをスイツチング素子
あるいは記憶素子として用いたジヨセフソン接合
集積回路により電子計算機を構成すれば、現行の
電子計算機よりはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
かかる高速の電子計算機を動作させる為には記
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
しかしながら、かかる高速の電流波形をもつパ
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
第１図はジヨセフソンデバイスを用いたパルス
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンス値LFをもつ。１８，１９は
前記インダクタンス１４と磁気結合した入力線
で、２０は出力線、２１は抵抗値RLをもつ負荷
抵抗体である。本従来例は量子干渉型論理ゲート
回路と単一ジヨセフソン接合を組み合わせて構成
されるパルス発生回路である。このようなパルス
発生回路の動作について説明する。
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンス値LFをもつ。１８，１９は
前記インダクタンス１４と磁気結合した入力線
で、２０は出力線、２１は抵抗値RLをもつ負荷
抵抗体である。本従来例は量子干渉型論理ゲート
回路と単一ジヨセフソン接合を組み合わせて構成
されるパルス発生回路である。このようなパルス
発生回路の動作について説明する。
まず、該ゲート回路には該ゲート回路の臨界電
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
しかしながら、このような量子干渉型論理ゲー
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
本発明の目的は、従来例の量子干渉型パルス発
生回路に劣らぬ高速動作が可能でかつ、前記欠点
を除去せしめたジヨセフソン効果を用いた電流注
入型パルス発生回路を提供することにある。
生回路に劣らぬ高速動作が可能でかつ、前記欠点
を除去せしめたジヨセフソン効果を用いた電流注
入型パルス発生回路を提供することにある。
本発明によれば一方の電極が接地された第１の
ジヨセフソン接合の他方の電極には、第２のジヨ
セフソン接合の一方の電極と、第３のジヨセフソ
ン接合の一方の電極と、ゲート電流供給線が接続
され、上記第２のジヨセフソン接合の他方の電極
には、オフセツト電流供給線と、入力線、及び一
端が接地された抵抗体が接続され、上記第３のジ
ヨセフソン接合には出力線が接続された事を特徴
とするジヨセフソン効果を用いた電流注入型パル
ス発生回路が得られる。
ジヨセフソン接合の他方の電極には、第２のジヨ
セフソン接合の一方の電極と、第３のジヨセフソ
ン接合の一方の電極と、ゲート電流供給線が接続
され、上記第２のジヨセフソン接合の他方の電極
には、オフセツト電流供給線と、入力線、及び一
端が接地された抵抗体が接続され、上記第３のジ
ヨセフソン接合には出力線が接続された事を特徴
とするジヨセフソン効果を用いた電流注入型パル
ス発生回路が得られる。
以下、本発明を図面を用いて詳細に説明する。
第２図は本発明の一実施例であるジヨセフソン
効果を用いた電流注入型パルス発生回路を説明す
る為の回路図である。図において、３１，３２，
３３はそれぞれ臨界電流値I11，I12，I13を有する
ジヨセフソン接合、３４は抵抗値ｒの抵抗体、３
５は入力線、３６はオフセツト電流供給線、３７
はゲート電流供給線、３８は出力線、３９は抵抗
値RLの負荷抵抗体である。本実施例のパルス発
生回路ではパルス発生機能に加え入出力分離機能
が付加されている。
効果を用いた電流注入型パルス発生回路を説明す
る為の回路図である。図において、３１，３２，
３３はそれぞれ臨界電流値I11，I12，I13を有する
ジヨセフソン接合、３４は抵抗値ｒの抵抗体、３
５は入力線、３６はオフセツト電流供給線、３７
はゲート電流供給線、３８は出力線、３９は抵抗
値RLの負荷抵抗体である。本実施例のパルス発
生回路ではパルス発生機能に加え入出力分離機能
が付加されている。
本実施例のパルス発生回路の動作について次に
説明する。
説明する。
ゲート電流供給線３７より供給されるゲート電
流Igが接合３１を通つて接地に流れこんでいる状
態で、オフセツト電流供給線３６よりオフセツト
電流Ioffをゲート電流Igと逆向きに流すと、接合
３１にはゲート電流Igとオフセツト電流Ioffの差
Ig−Ioffが流れ、接合３２にはオフセツト電流
Ioffが流れる。この状態でさらに入力電流Icを流
すと、接合３１には電流Ig−Ioff＋Icが流れ、該
接合３１は電圧状態へスイツチングする。続いて
ゲート電流Igは接合３２と抵抗体３４よりなる電
流路と、接合３３と出力線３８及び負荷抵抗体３
９よりなる電流路に二分されるが、負荷抵抗体３
９の値RLを抵抗体３４の値ｒより充分大きく選
べば大部分のゲート電流Igは接合３２と抵抗体３
４よりなる電流路に流れこみ、接合３２を電圧状
態へスイツチングさせる。この結果入力電流Icは
抵抗体３４を通つて接地へ流れこみ、ゲート電流
Igは接合３３を通つて出力線３８及び負荷抵抗体
３９へ流れ入出力の分離がはかられる。一方、該
出力線３８を流れる電流が接合３３の臨界電流値
I13をこえると、接合３３が電圧状態へスイツチ
ングし、出力電流が切れる。その結果、出力線３
８にはパルス電流が流れる事になる。またその
後、ゲート電流Igは３つの接合のそれぞれの電圧
状態における抵抗値に従い分配されて接地へ流れ
こむ。
流Igが接合３１を通つて接地に流れこんでいる状
態で、オフセツト電流供給線３６よりオフセツト
電流Ioffをゲート電流Igと逆向きに流すと、接合
３１にはゲート電流Igとオフセツト電流Ioffの差
Ig−Ioffが流れ、接合３２にはオフセツト電流
Ioffが流れる。この状態でさらに入力電流Icを流
すと、接合３１には電流Ig−Ioff＋Icが流れ、該
接合３１は電圧状態へスイツチングする。続いて
ゲート電流Igは接合３２と抵抗体３４よりなる電
流路と、接合３３と出力線３８及び負荷抵抗体３
９よりなる電流路に二分されるが、負荷抵抗体３
９の値RLを抵抗体３４の値ｒより充分大きく選
べば大部分のゲート電流Igは接合３２と抵抗体３
４よりなる電流路に流れこみ、接合３２を電圧状
態へスイツチングさせる。この結果入力電流Icは
抵抗体３４を通つて接地へ流れこみ、ゲート電流
Igは接合３３を通つて出力線３８及び負荷抵抗体
３９へ流れ入出力の分離がはかられる。一方、該
出力線３８を流れる電流が接合３３の臨界電流値
I13をこえると、接合３３が電圧状態へスイツチ
ングし、出力電流が切れる。その結果、出力線３
８にはパルス電流が流れる事になる。またその
後、ゲート電流Igは３つの接合のそれぞれの電圧
状態における抵抗値に従い分配されて接地へ流れ
こむ。
以上説明からわかる通り該パルス電流の立ち上
り時間、立ち下り時間はそれぞれ接合３２のスイ
ツチング時間、接合３３のスイツチング時間で、
またパルス幅はこれら両者の和で与えられる。ジ
ヨセフソン接合は10ピコ秒程度でスイツチングす
る事が知られており、上記の動作によつて得られ
るパルス電流も10ピコ秒程度の非常に速い立ち上
り時間、立ち下り時間及び数10ピコ秒程度のパル
ス幅をもつ事が可能である。
り時間、立ち下り時間はそれぞれ接合３２のスイ
ツチング時間、接合３３のスイツチング時間で、
またパルス幅はこれら両者の和で与えられる。ジ
ヨセフソン接合は10ピコ秒程度でスイツチングす
る事が知られており、上記の動作によつて得られ
るパルス電流も10ピコ秒程度の非常に速い立ち上
り時間、立ち下り時間及び数10ピコ秒程度のパル
ス幅をもつ事が可能である。
該パルス発生回路が広い動作領域にわたつて正
しい動作をする為には下記の設計ルールに従うの
がよい。
しい動作をする為には下記の設計ルールに従うの
がよい。
ｒ＜Ｒ
I11＝2I12＝I13
本実施例のパルス発生回路は第１図従来例の量
子干渉型ゲート回路を用いたパルス発生回路に比
べゲート回路と磁気結合する入力線を設ける必要
がなく、集積回路製造工程が減り製造が容易とな
る。また本回路は第１図従来例と異なり大きなイ
ンダクタンスを用いていないため回路が小型にな
り、高集積化に適しており、また共振現象が存在
しないため共振現象をおさえる工夫が必要でな
い。さらに超電導ループを用いていないので、浮
遊の磁束をトラツプして誤動作する危険性がな
い。
子干渉型ゲート回路を用いたパルス発生回路に比
べゲート回路と磁気結合する入力線を設ける必要
がなく、集積回路製造工程が減り製造が容易とな
る。また本回路は第１図従来例と異なり大きなイ
ンダクタンスを用いていないため回路が小型にな
り、高集積化に適しており、また共振現象が存在
しないため共振現象をおさえる工夫が必要でな
い。さらに超電導ループを用いていないので、浮
遊の磁束をトラツプして誤動作する危険性がな
い。
なお本実施例ではオフセツト電流がゲート電流
と逆向きに流れるようになつているが、オフセツ
ト電流は零でもよい。
と逆向きに流れるようになつているが、オフセツ
ト電流は零でもよい。
第１図はジヨセフソン効果を用いたパルス発生
回路の従来例を説明するための図で、１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。 第２図は本発明の一実施例としてのジヨセフソ
ン効果を用いた電流注入型パルス発生回路を説明
するための回路図である。３１，３２，３３……
ジヨセフソン接合、３４……抵抗体、３５……入
力線、３６……オフセツト電流供給線、３７……
ゲート電流供給線、３８……出力線、３９……負
荷抵抗体を示す。
回路の従来例を説明するための図で、１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。 第２図は本発明の一実施例としてのジヨセフソ
ン効果を用いた電流注入型パルス発生回路を説明
するための回路図である。３１，３２，３３……
ジヨセフソン接合、３４……抵抗体、３５……入
力線、３６……オフセツト電流供給線、３７……
ゲート電流供給線、３８……出力線、３９……負
荷抵抗体を示す。
Claims (1)
- １ 一方の電極が接地された第１のジヨセフソン
接合の他方の電極には、第２のジヨセフソン接合
の一方の電極と、第３のジヨセフソン接合の一方
の電極と、ゲート電流供給線が接続され、上記第
２のジヨセフソン接合の他方の電極には、オフセ
ツト電流供給線と入力線及び一端が接地された抵
抗体が接続され、上記第３のジヨセフソン接合に
は出力線が接続された事を特徴とするジヨセフソ
ン効果を用いた電流注入型パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2831882A JPS58146125A (ja) | 1982-02-24 | 1982-02-24 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2831882A JPS58146125A (ja) | 1982-02-24 | 1982-02-24 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58146125A JPS58146125A (ja) | 1983-08-31 |
| JPH0374049B2 true JPH0374049B2 (ja) | 1991-11-25 |
Family
ID=12245257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2831882A Granted JPS58146125A (ja) | 1982-02-24 | 1982-02-24 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146125A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
-
1982
- 1982-02-24 JP JP2831882A patent/JPS58146125A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58146125A (ja) | 1983-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| CN111903060A (zh) | 具有经由感应耦合而分配的时钟信号的超导集成电路 | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| EP0048789B1 (en) | Superconducting soliton device | |
| JPH0374049B2 (ja) | ||
| US4506166A (en) | Pulse generation circuit using at least one Josephson junction device | |
| JPH0374051B2 (ja) | ||
| JPH0374053B2 (ja) | ||
| JPH0374050B2 (ja) | ||
| JPH0374052B2 (ja) | ||
| JPH0230209B2 (ja) | ||
| EP0087764A1 (en) | Josephson pulse generator of current injection type | |
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| Chan et al. | High-speed switching and logic circuits using Josephson devices | |
| Suzuki et al. | Josephson semiconductor interface circuit | |
| Harada et al. | Quantum flux parametron | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| Yamauchi et al. | An up-transition edge-triggered single-shot pulse generator with Josephson devices | |
| JPH07288466A (ja) | 超電導論理回路 | |
| JPH0378008B2 (ja) | ||
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| Camden | HIGH-SPEED" TUNNEL-DIODE LOGIC CIRCUITS | |
| JPH03234121A (ja) | 電流注入型ジョセフソン・ゲート | |
| Kuo et al. | A fast Josephson SFQ shift register |