JPH0230209B2 - - Google Patents

Info

Publication number
JPH0230209B2
JPH0230209B2 JP56072506A JP7250681A JPH0230209B2 JP H0230209 B2 JPH0230209 B2 JP H0230209B2 JP 56072506 A JP56072506 A JP 56072506A JP 7250681 A JP7250681 A JP 7250681A JP H0230209 B2 JPH0230209 B2 JP H0230209B2
Authority
JP
Japan
Prior art keywords
gate
current path
gate circuit
circuit
superconducting line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56072506A
Other languages
English (en)
Other versions
JPS57186835A (en
Inventor
Junichi Sone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56072506A priority Critical patent/JPS57186835A/ja
Priority to US06/376,994 priority patent/US4489424A/en
Publication of JPS57186835A publication Critical patent/JPS57186835A/ja
Publication of JPH0230209B2 publication Critical patent/JPH0230209B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/76—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using magnetic cores or ferro-electric capacitors
    • H03K23/763—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using magnetic cores or ferro-electric capacitors using superconductive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/83—Electrical pulse counter, pulse divider, or shift register
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/856—Electrical transmission or interconnection system
    • Y10S505/857—Nonlinear solid-state device system or circuit
    • Y10S505/863—Stable state circuit for signal shaping, converting, or generating
    • Y10S505/864—Stable state circuit for signal shaping, converting, or generating with josephson junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 この発明はジヨセフソン接合集積回路を用いた
周波数分周器に関する。周波数直接計測あるいは
マイクロ波通信等に用いられる周波数分周器の分
周可能な上限周波数は該分周器を構成するスイツ
チング素子のスイツチング時間により制限をうけ
る。現在までにSiあるいはGaAsを用いた半導体
集積回路周波数分周器が開発されているが、これ
らの分周器を構成する半導体デバイスの高速スイ
ツチング特性の限界から、Siを用いた集積回路で
は1GHz以上の分周器を、またGaAsを用いた集積
回路では4GHz以上の分周器を実現することは、
実際上極めて困難である。従つて10GHz、あるい
は20GHzといつた高周波帯における直接周波数計
測、あるいはマイクロ波通信等に前記半導体集積
回路周波数分周器を応用することは期待できな
い。
一方、これに対し、極低温で動作するジヨセフ
ソン接合デバイスは10ps程度のスイツチング時間
を有することが報告されており、該ジヨセフソン
接合デバイスから構成される集積回路により数十
ＧHzまで動作可能な周波数分周器が実現できる可
能性がある。
また、前記ジヨセフソン接合集積回路による周
波数分周器の他の応用として、電子計算機のクロ
ツク周波数の分周に使用することが考えられる。
ジヨセフソン接合集積回路を用いた電子計算機
は、該ジヨセフソン接合集積回路が液体He近辺
の極低温でしか動作しないため、論理機能、記憶
機能、制御機能等、電子計算機として必要な機能
をもつ全ての回路をジヨセフソン接合集積回路と
して実現し、液体Heに浸す必要がある。従つて、
種々異なつた速度で、また異つたタイミングで動
作する論理回路、記憶回路等を、正確に、かつ効
率よく動作させるに必要な外部タイミングパルス
もジヨセフソン集積回路により発生させることが
望ましい。このためには、室温下の発振器から与
えられる信号と同じ周波数（基本周波数）をもつ
パルス列を発生させるパルス・ジエネレータはも
ちろん、基本周波数の1/2あるいは1/4等の周波数
をもつタイミングパルス列を作るための周波数分
周器もジヨセフソン接合集積回路で実現する必要
がある。
本発明は、単一のジヨセフソン接合よりなる回
路、または複数個のジヨセフソン接合と、これら
を電気的に結合するインダクタンスとよりなるル
ープ回路を流れるゲート電流の臨界値を、これと
磁気的に結合する制御電流により制御するゲート
回路よりなる集積回路において、第１のゲート回
路のゲート電流路、および第２のゲート回路の制
御電流路が挿入されている第１の超電導線路と、
第３のゲート回路のゲート電流路および第４のゲ
ート回路の制御電流路が挿入されている第２の超
電導線路とを接続してループとなし、該ループの
第１の接続点には、直流電流を供給する第３の超
電導線路を接続し、第２の接続点は接地し、前記
第２のゲート回路のゲート電流路の一端には、前
記第１のゲート回路の制御電流路が挿入されてい
る、抵抗で終端された第４の超電導線路と、分周
されるべき交流電流が供給される入力端子とを並
列に接続し、前記第２のゲート回路のゲート電流
路の他端には、前記第３のゲート回路の制御電流
路が挿入された第５の超電導線路を接続し、前記
第４のゲート回路のゲート電流路の一端には直流
電流を供給する第６の超電導線路と分周信号の出
力端子とが並列に接続され、前記第４のゲート回
路のゲート電流路の他端は接地されたことを特徴
とするジヨセフソン接合集積回路周波数分周器を
提供する。さらに、本発明は、単一のジヨセフソ
ン接合よりなる回路、または複数個のジヨセフソ
ン接合と、これらを電気的に結合するインダクタ
ンスとよりなるループ回路を流れるゲート電流の
臨界値を、これと磁気的に結合する制御電流によ
り制御するゲート回路よりなる集積回路におい
て、第１のゲート回路のゲート電流路および第２
のゲート回路の制御電流路が挿入されている第１
の超電導線路と第３のゲート回路のゲート電流路
が挿入されている第２の超電導線路とを接続して
ループとなし、該ループの第１の接続点には、直
流電流を供給する第３の超電導線路を接続し、第
２の接続点は接地し、前記第２のゲート回路のゲ
ート電流路の一端には、前記第１のゲート回路の
制御電流路が挿入されている、抵抗で終端された
第４の超電導線路と、分周されるべき交流電流が
供給される入力端子とを並列に接続し、前記第２
のゲート回路のゲート電流路の他端には、前記第
３のゲート回路の制御電流路が挿入された第５の
超電導線路を接続し、前記抵抗と並列に分周信号
の出力端子を接続したことを特徴とするジヨセフ
ソン接合集積回路周波数分周器を提供する。本発
明の目的は、従来の半導体デバイスを用いた周波
数分周器では実現不可能であつた高周波信号の分
周が可能な分周器を、あるいは前述したジヨセフ
ソン接合集積回路により構成される電子計算機の
種々異つた周期のタイミングパルスを作り出すた
めの周波数分周器を実現することにある。
以下、本発明を図面を用いて詳述する。
第１図は本発明に用いられるゲート回路を説明
するための図である。第１図ａは１つのジヨセフ
ソン接合１１のゲート電流Igの臨界電流Imを、
これと磁気的に結合する制御電流Icにより制御す
るゲート回路で、イン・ライン・ゲート回路と呼
ばれる。図において１２はゲート電流路、１３は
制御電流路である。
第１図ｂは２つのジヨセフソン接合１４，１５
と、これらを電気的に結合するインダクタンス１
６とからなるループ回路のゲート電流Igの臨界電
流Imを、これと磁気的に結合する制御電流Icに
より制御するゲート回路でインターフエロメタ
ー・ゲート回路と呼ばれる。図において１７はゲ
ート電流路、１８は制御電流路である。なお、図
ｂにおいては２つのジヨセフソン接合１４，１５
を用いたインターフエロメター・ゲート回路を示
したが、ジヨセフソン接合の数は２つに限る必要
はなく、一般に複数個のジヨセフソン接合、これ
らを電気的に結合するインダクタンス、および、
該インダクタンスと磁気的に結合する制御電流路
から構成されるゲート回路をインターフエロメタ
ー・ゲート回路と呼ぶ。
以下の説明では、これらのゲート回路は、まと
めて第１図ｃのように表示する。図において１９
はゲート電流路、２０は制御電流路を示す。
第２図は本発明の一実施例であるジヨセフソン
接合集積回路周波数分周器を説明するための回路
図である。
図においてインターフエロメター・ゲート回路
２１のゲート電流路、およびインターフエロメタ
ー・ゲート回路２２の制御電流路が挿入されてい
る超電導線路２３と、インターフエロメター・ゲ
ート回路２４のゲート電流路、およびインターフ
エロメター・ゲート回路２５の制御電流路が挿入
されている超電導線路２６とを接続してループと
なし、該ループの第１の接続点には直流電流IDC
を供給する超電導線路２７を接続し、該ループの
第２の接続点は接地する。また前記インターフエ
ロメター・ゲート回路２２のゲート電流路の一端
には、前記インターフエロメター・ゲート回路２
１の制御電流路が挿入されて、負荷抵抗２８で終
端された超電導線路２９と、分周されるべきパル
ス電流Iinが供給される入力端子３０とを並列に
接続し、該インターフエロメター・ゲート回路２
２のゲート電流路の他端には、前記インターフエ
ロメター・ゲート回路２４の制御電流路が挿入さ
れた超電導線路３１を接続し、該超電導線路３１
の他端は接地する。ここで前記負荷抵抗２８の値
RLは前記インターフエロメター・ゲート回路２
２のサブ・ギヤツプ抵抗値Rsubよりも十分小さ
な値（Rsub≫RL）に選ぶ。また前記インターフ
エロメター・ゲート回路２１，２４には抵抗Rd
のダンピング抵抗３２，３３が設けられている。
さらに分周動作を起こす前の直流電流IDCの流れ
路を設定するために、パルス電流Ibの流れる超電
導線路３４、前記インターフエロメター・ゲート
回路２４の制御電流路を挿入する。また前記イン
ターフエロメター・ゲート回路２５のゲート電流
路の一端には、直流電流ISを供給する超電導線路
３５と、負荷抵抗３６とを並列に接続し、該イン
ターフエロメター・ゲート回路２５のゲート電流
路の他端は接地する。なお、前記負荷抵抗３６の
抵抗値ｒは、前記インターフエロメター・ゲート
回路２５がノン・ラツチング論理動作を行なうよ
うな値に選んでおく。
本実施例のジヨセフソン接合集積回路周波数分
周器の動作原理は以下の如くである。
超電導線路２７を通つて、超電導線路２３，２
６に２分されていた直流電流IDCは、分周動作を
始める前に、線路３４にパルス電流Ibを流し、イ
ンターフエロメター・ゲート回路２４を電圧状態
に遷移させることで、全て線路２３を通つて流れ
るようになる。パルス電流Ibの切れた後は、超電
導線路２３，２６からなる超電導ループ内の磁束
の保存性から、直流電流IDCは線路２３のみを流
れ続ける。次にパルス幅τをもつパルス電流Iin
が入力端子３０から入つてくると、インターフエ
ロメター・ゲート回路の２２の制御電流路が挿入
されている線路２３を直流電流IDCが流れている
ため、前記インターフエロメター・ゲート回路２
２は電圧状態に遷移し、パルス電流Iinは、線路
２９を通つて負荷抵抗２８に流れ込む。すると前
記線路２９に、制御電流路が挿入されているイン
ターフエロメター・ゲート回路２１が電圧状態に
遷移し、線路２３を流れていた直流電流IDCが全
て線路２６を通つて流れるようになる。この直流
電流IDCの線路２３から線路２６への移送、ある
いは線路２６から線路２３への移送が完全に行な
われるようにダンピング抵抗３２，３３の値Rd
は最適値に設定されている。前記パルス電流Iin
が切れた後は電圧状態に遷移していた、前記イン
ターフエロメター・ゲート回路２２はリセツトさ
れ零電圧状態に戻る。従つて、直流電流IDCの前
記線路２３より前記線路２６への移送後は超電導
ループ内の磁束の保存性から、直流電流IDCは今
度は線路２６を流れ続ける。
次のパルス電流Iinが入力端子３０より流れ込
んでくると、前記インターフエロメター・ゲート
回路２２の制御電流路には直流電流IDCが流れて
いないため、インターフエロメター・ゲート回路
２２は零電圧状態のままであり、パルス電流Iin
は線路３１を流れる。
従つて、インターフエロメター・ゲート回路２
４は電圧状態に遷移し、線路２６を流れていた直
流電流IDCは全て線路２３に移送される。
以下、パルス電流Iinが入つてくる度ごとに同
様の動作が繰り返されるわけである。
一方、インターフエロメター・ゲート回路２５
は、ノン・ラツチング論理動作を行なうため、そ
の制御電流路が挿入されている線路２６に直流電
流IDCが流れているときは、該インターフエロメ
ター・ゲート回路２５は電圧状態にあり、直流電
流ISは負荷抵抗３６に流れる。前記線路２６に直
流電流IDCが流れていないときは、該インターフ
エロメター・ゲート回路２５は零電圧状態にあ
り、直流電流ISは該インターフエロメター・ゲー
ト回路２５を通つて接地に流れる。従つて負荷抵
抗３６に現われる電圧vputによつて1/2に分周さ
れた信号が取り出せるわけである。
以上の説明からわかるように、パルス電流Iin
が入ることにより前記線路２３から前記線路２６
への、あるいはその逆の直流電流IDCの移送が始
まり、それが完了するまでに前記パルス電流Iin
が切れていないと、再び直流電流IDCの移送が始
まり、もとの電流路に直流電流IDCが戻つてしま
う。この直流電流IDCの移送に要する時間τdは、
前記線路２３，２６からなる超電導ループのもつ
インダクタンスＬ、ジヨセフソン接合を構成する
超電導体のギヤツプ電圧Vgを用いて、 τdＬ・IDC／Vg と表わすことができる。従つて本発明のジヨセフ
ソン接合集積回路周波数分周器が正確に働くため
には、 τd＞τ（パルス電流Iinのパルス幅） という条件が必要である。同時にこの分周器によ
り分周可能な上限周波数は、インターフエロメタ
ー・ゲート回路のスイツチング時間がτdに比べ
無視できる範囲内でτd-1で与えられる。前記超電
導ループの物理的大きさを変えることで、前記イ
ンダクタンスＬを変化させ、τdの値を調整する
ことは可能であるから、本発明のジヨセフソン接
合集積回路周波数分周器により得られる分周可能
な上限周波数は、パルス電流Iinのパルス幅τに
よつて制限される。
現在までに、ジヨセフソン接合集積回路により
構成されるパルス・ジエネレータにより26psのパ
ルス幅をもつパルス電流が得られたとの報告があ
る。
従つて、本発明によれば原理的にはｆ１／26
×101240〔ＧHz〕近くまで分周可能なジヨセフ
ソン接合集積回路周波数分周器が実現できること
になる。
第３図は本発明の他の実施例であるジヨセフソ
ン接合集積回路周波数分周器を説明するための回
路図である。本実施例においては1/2に分周され
た信号の取り出しは負荷抵抗２８に現われる電圧
vputによつて行なう。前述した如く、入力端子３
０より流れ込んでくるパルス電流Iinはインター
フエロメター・ゲート回路２２、および線路３１
を通つて接地に流れるのと、線路２９、および負
荷抵抗２８を通つて接地に流れることが交互に起
きる。従つて負荷抵抗２８に現われる電圧vputに
よつて1/2に分周された信号を取り出すことがで
きる。なお、本実施例においては第２図における
分周信号取り出し回路をなす、インターフエロメ
ター・ゲート回路２５、負荷抵抗３６、超電導線
路３５は不要である。他は第２図の実施例と同じ
である。
第４図は第２図および第３図の実施例における
パルス電流Ib，Iin、vput，vput、前記超電導線路
２３を流れる電流Ir、前記超電導線路２６を流れ
る電流IL、超電導線路２９を流れるパルス電流
Ioutの時間変化を示したものである。第２図およ
び第３図の実施例におけるインターフエロメタ
ー・ゲート回路は全て同一の制御特性を有するも
のとし、パルス電流Iin，Ib、直流電流IDC，ISの
大きさは同一の値I1に選ぶ。図中のI2はゲート電
流I1の流れているインターフエロメター・ゲート
回路が電圧状態に遷移する制御電流の臨界値であ
る。
第５図は本発明の他の実施例であるジヨセフソ
ン接合集積回路周波数分周器の構成を示すための
回路図である。
図の破線４１にて示す第３図実施例のジヨセフ
ソン接合集積回路周波数分周器の超電導線路２９
には、インターフエロメター・ゲート回路４２の
制御電流路が挿入され、該インターフエロメタ
ー・ゲート回路４２のゲート電流路の一端には、
直流電流Iaの流れる超電導線路４３と、抵抗４４
が並列に接続され、ゲート電流路の他端は接地さ
れる。また前記抵抗４４の他端は、破線４５で示
される次の段のジヨセフソン接合集積回路周波数
分周器の入力端子に接続される。なお該抵抗４４
の抵抗値Raおよび第２のジヨセフソン接合集積
回路周波数分周器の前記負荷抵抗２８の値RLを
適当に選び、前記インターフエロメター・ゲート
回路４２が、ノン・ラツチング論理動作をするよ
うに設計する。前記破線４１，４５のジヨセフソ
ン接合集積回路周波数分周器の他の部分は第３図
の実施例と同じである。
ただし、本実施例においては、分周動作を始め
る前の直流電流IDCの流れ路を設定する、パルス
電流Ibの流れる線路３５は設けていない。該線路
３５を設けずとも、分周動作は可能である。
本実施例の動作原理は以下の如くである。第１
のジヨセフソン接合集積回路周波数分周器４１の
前記超電導線路２９には第３図の実施例に示した
如く1/2に分周されたパルス電流Iputが流れる。パ
ルス電流Iputが流れるとインターフエロメター・
ゲート回路４２が電圧状態を遷移し、抵抗４４を
介して第２のジヨセフソン接合集積回路周波数分
周器４５の前記入力端子３０に直流電流が流れ込
む。パルス電流Iputが流れていないときは、該イ
ンターフエロメター・ゲート回路４２は零電圧状
態に戻り、前記入力端子３０には直流電流が流れ
込まない。従つて第２のジヨセフソン接合集積回
路周波数分周器の入力端子には、第１のジヨセフ
ソン接合集積回路周波数分周器により1/2に分周
された信号と同じ周期の入力パルス電流が流れる
ことになり、該第２のジヨセフソン接合集積回路
周波数分周器の前記負荷抵抗２８には1/4に分周
された信号の出力電圧vputが現われる。
以下同様の構成で第３図実施例のジヨセフソン
接合集積回路周波数分周器を接続していくことに
より基本周波数の1/2、1/4、…1/2ｎ…に周波数
分周された信号を取り出すことができる。
なお、第２図、第３図、第５図の実施例におい
ては、ゲート回路としてインターフエロメター・
ゲート回路を用いたが、他のゲート回路、例えば
イン・ライン・ゲート回路を用いたり、あるいは
両者を組み合わせて用いてもよい。また実施例に
おいて用いたパルス電流Ibを流す線路３４は、イ
ンターフエロメター・ゲート回路２４のかわりに
インターフエロメター・ゲート回路２１の制御電
流路として設けてもよいし、全く用いなくても、
直流電流IDC、パルス電流Iinの大きさを適当に選
ぶことにより、分周動作を可能にすることもでき
る。
また本実施例においては、第３図に示す如く、
該ジヨセフソン接合集積回路周波数分周器を構成
するインターフエロメター・ゲート回路の制御特
性が同一であることを仮定したが、同一特性でな
いインターフエロメター・ゲート回路を用いても
よい。
【図面の簡単な説明】
第１図ａ〜ｃは本発明に用いられるゲート回路
を説明した回路図である。第２図、第３図はそれ
ぞれ本発明の一実施例であるジヨセフソン接合集
積回路周波数分周器の回路図である。第４図は第
２図および第３図の実施例におけるジヨセフソン
接合集積回路周波数分周器内を流れる種々の電
流、電圧の時間変化を示す。第５図は本発明の他
の実施例であるジヨセフソン接合集積回路周波数
分周器の回路図である。 図において、１１，１４，１５はジヨセフソン
接合、１２，１７，１９，２１はゲート電流路、
１３，１８，２０は制御電流路、２１，２２，２
４，２５，４２はインターフエロメター・ゲート
回路、２３，２６，２７，２９，３１，３５，４
３は超電導線路、３０は入力端子、２８，３６は
負荷抵抗、３２，３３はダンピング抵抗を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 単一のジヨセフソン接合よりなる回路、また
    は複数個のジヨセフソン接合と、これらを電気的
    に結合するインダクタンスとよりなるループ回路
    を流れるゲート電流の臨界値を、これと磁気的に
    結合する制御電流により制御するゲート回路より
    なる集積回路において、第１のゲート回路のゲー
    ト電流路および第２のゲート回路の制御電流路が
    挿入されている第１の超電導線路と、第３のゲー
    ト回路のゲート電流路および第４のゲート回路の
    制御電流路が挿入されている第２の超電導線路と
    を接続してループとなし、該ループの第１の接続
    点には、直流電流を供給する第３の超電導線路を
    接続し、第２の接続点は接地し、前記第２のゲー
    ト回路のゲート電流路の一端には、前記第１のゲ
    ート回路の制御電流路が挿入されている、抵抗で
    終端された第４の超電導線路と、分周されるべき
    交流電流が供給される入力端子とを並列に接続
    し、前記第２のゲート回路のゲート電流路の他端
    には、前記第３のゲート回路の制御電流路が挿入
    された第５の超電導線路を接続し、前記第４のゲ
    ート回路のゲート電流路の一端には直流電流を供
    給する第６の超電導線路と分周信号の出力端子と
    が並列に接続され、前記第４のゲート回路のゲー
    ト電流路の他端は接地されたことを特徴とするジ
    ヨセフソン接合集積回路周波数分周器。 ２ 単一のジヨセフソン接合よりなる回路、また
    は複数個のジヨセフソン接合と、これらを電気的
    に結合するインダクタンスとよりなるループ回路
    を流れるゲート電流の臨界値を、これと磁気的に
    結合する制御電流により制御するゲート回路より
    なる集積回路において、第１のゲート回路のゲー
    ト電流路および第２のゲート回路の制御電流路が
    挿入されている第１の超電導線路と、第３のゲー
    ト回路のゲート電流路が挿入されている第２の超
    電導線路とを接続してループとなし、該ループの
    第１の接続点には、直流電流を供給する第３の超
    電導線路を接続し、第２の接続点は接地し、前記
    第２のゲート回路のゲート電流路の一端には、前
    記第１のゲート回路の制御電流路が挿入されてい
    る、抵抗で終端された第４の超電導線路と、分周
    されるべき交流電流が供給される入力端子とを並
    列に接続し、前記第２のゲート回路のゲート電流
    路の他端には、前記第３のゲート回路の制御電流
    路が挿入された第５の超電導線路を接続し、前記
    抵抗と並列に分周信号の出力端子を接続したこと
    を特徴とするジヨセフソン接合集積回路周波数分
    周器。
JP56072506A 1981-05-14 1981-05-14 Frequency divider of josephson junction integrated circuit Granted JPS57186835A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56072506A JPS57186835A (en) 1981-05-14 1981-05-14 Frequency divider of josephson junction integrated circuit
US06/376,994 US4489424A (en) 1981-05-14 1982-05-11 Frequency divider making use of Josephson junction circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56072506A JPS57186835A (en) 1981-05-14 1981-05-14 Frequency divider of josephson junction integrated circuit

Publications (2)

Publication Number Publication Date
JPS57186835A JPS57186835A (en) 1982-11-17
JPH0230209B2 true JPH0230209B2 (ja) 1990-07-05

Family

ID=13491292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56072506A Granted JPS57186835A (en) 1981-05-14 1981-05-14 Frequency divider of josephson junction integrated circuit

Country Status (2)

Country Link
US (1) US4489424A (ja)
JP (1) JPS57186835A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196826A (ja) * 1984-10-18 1986-05-15 Agency Of Ind Science & Technol 直流駆動型ジヨセフソン分周器
JP2838596B2 (ja) * 1991-03-14 1998-12-16 科学技術振興事業団 超伝導トグルフリップフロップ回路およびカウンタ回路
US5565866A (en) * 1994-10-04 1996-10-15 The United States Of America As Represented By The Secretary Of Commerce Digital-to-analog converter with voltage defined by Josephson frequency voltage relation
DE19954265B4 (de) * 1999-11-11 2004-11-04 Technische Universität Ilmenau Variable Frequenzteilung mit kryoelektrischen Einzelflussquantenschaltungen
FR2855921B1 (fr) * 2003-06-06 2005-08-05 Thales Sa Bascule de type t a jonctions josephson
CN103323735B (zh) * 2013-07-02 2015-06-17 东辰塑胶（南通）有限公司 小灯泡座端子顶出力电子检测工装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3218471A (en) * 1962-05-15 1965-11-16 Burroughs Corp Cryotron counter circuit with automatic reset
US4144465A (en) * 1977-06-30 1979-03-13 International Business Machines Corporation Self-resetting Josephson device circuit

Also Published As

Publication number Publication date
US4489424A (en) 1984-12-18
JPS57186835A (en) 1982-11-17

Similar Documents

Publication Publication Date Title
EP3776856B1 (en) Superconducting integrated circuits with clock signals distributed via inductive coupling
US7772871B2 (en) Method and apparatus for high density superconductor circuit
EP3577761B1 (en) Superconducting circuits based devices and methods
US6483339B1 (en) Single flux quantum series biasing technique using superconducting DC transformer
JP2971066B1 (ja) 超電導単一磁束量子論理回路
JPH0230209B2 (ja)
EP0066239B1 (en) Pulse generation circuit using at least one josephson junction device
US4373138A (en) Hybrid unlatching flip-flop logic element
US4249094A (en) Relaxation oscillation logic in Josephson junction circuits
Kameda et al. High-speed demonstration of single-flux-quantum cross-bar switch up to 50 GHz
US4603263A (en) Josephson pulse generator of current injection type
JPH0374051B2 (ja)
JPS58146125A (ja) ジヨセフソン効果を用いた電流注入型パルス発生回路
JPH0374053B2 (ja)
JP2004072219A (ja) 超電導分周回路
JPH0374052B2 (ja)
JP3459867B2 (ja) ジョセフソンラッチ回路
JPS5866419A (ja) 超電導回路
JPH0374050B2 (ja)
Yao et al. An experimental Josephson junction shift register element
JPH0693610B2 (ja) 超電導論理回路
JPH0211928B2 (ja)
JPH0445008B2 (ja)
JPS596630A (ja) 超伝導回路装置
JPS603795B2 (ja) ジヨゼフソン接合への磁界バイアス方式