JPH0374051B2 - - Google Patents
Info
- Publication number
- JPH0374051B2 JPH0374051B2 JP2921582A JP2921582A JPH0374051B2 JP H0374051 B2 JPH0374051 B2 JP H0374051B2 JP 2921582 A JP2921582 A JP 2921582A JP 2921582 A JP2921582 A JP 2921582A JP H0374051 B2 JPH0374051 B2 JP H0374051B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- josephson
- junction
- circuit
- josephson junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000005668 Josephson effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明はジヨセフソン効果を用いた電流注入型
パルス発生回路に関する。
パルス発生回路に関する。
液体ヘリウム温度付近の極低温で動作するジヨ
セフソン接合デバイスは、従来のシリコン等を用
いた半導体デバイスをはるかに上回る低消費電力
特性、高速スイツチング特性を有している。従つ
てジヨセフソン接合デバイスをスイツチング素子
あるいは記憶素子として用いたジヨセフソン接合
集積回路により電子計算機を構成すれば、現行の
電子計算機よりはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
セフソン接合デバイスは、従来のシリコン等を用
いた半導体デバイスをはるかに上回る低消費電力
特性、高速スイツチング特性を有している。従つ
てジヨセフソン接合デバイスをスイツチング素子
あるいは記憶素子として用いたジヨセフソン接合
集積回路により電子計算機を構成すれば、現行の
電子計算機よりはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
かかる高速の電子計算機を動作させる為には記
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
しかしながら、かかる高速の電流波形をもつパ
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
第１図はジヨセフソンデバイスを用いたパルス
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンス値LFをもつ。１８，１９は
前記インダクタンス１４と磁気結合した入力線
で、２０は出力線、２１は抵抗値RLをもつ負荷
抵抗体である。本従来例は量子干渉型論理ゲート
回路と単一ジヨセフソン接合を組み合わせて構成
されるパルス発生回路である。このようなパルス
発生回路の動作について説明する。
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンス値LFをもつ。１８，１９は
前記インダクタンス１４と磁気結合した入力線
で、２０は出力線、２１は抵抗値RLをもつ負荷
抵抗体である。本従来例は量子干渉型論理ゲート
回路と単一ジヨセフソン接合を組み合わせて構成
されるパルス発生回路である。このようなパルス
発生回路の動作について説明する。
まず、該ゲート回路には該ゲート回路の臨界電
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
しかしながら、このような量子干渉型論理ゲー
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
本発明の目的は、従来例の量子干渉型パルス発
生回路に劣らぬ高速動作が可能で、かつ、前記欠
点を除去せしめたジヨセフソン効果を用いた電流
注入型パルス発生回路を提供することにある。
生回路に劣らぬ高速動作が可能で、かつ、前記欠
点を除去せしめたジヨセフソン効果を用いた電流
注入型パルス発生回路を提供することにある。
本発明によれば、一方の電極が接地された第１
のジヨセフソン接合の他方の電極には、入力線、
ゲート電流供給線、及び第２のジヨセフソン接合
の一方の電極が接続され、上記第２のジヨセフソ
ン接合の他方の電極には、出力線が接続され、上
記第１のジヨセフソン接合の臨界電流値を上記第
２のジヨセフソン接合の臨界電流値より大きく設
定した事を特徴とするジヨセフソン効果を用いた
電流注入型パルス発生回路が得られる。
のジヨセフソン接合の他方の電極には、入力線、
ゲート電流供給線、及び第２のジヨセフソン接合
の一方の電極が接続され、上記第２のジヨセフソ
ン接合の他方の電極には、出力線が接続され、上
記第１のジヨセフソン接合の臨界電流値を上記第
２のジヨセフソン接合の臨界電流値より大きく設
定した事を特徴とするジヨセフソン効果を用いた
電流注入型パルス発生回路が得られる。
以下、本発明を図面を用いて詳細に説明する。
第２図は本発明の実施例であるジヨセフソン効
果を用いた電流注入型パルス発生回路を説明する
為の回路図である。図において３１，３２はそれ
ぞれ臨界電流値I21，I22を有するジヨセフソン接
合、３３は入力線、３４はゲート電流供給線、３
５は出力線、３６は抵抗値RLの負荷抵抗体であ
る。本実施例において２つのジヨセフソン接合の
臨界電流値I21，I22の間にはI21＞I22なる大小関係
がある。
果を用いた電流注入型パルス発生回路を説明する
為の回路図である。図において３１，３２はそれ
ぞれ臨界電流値I21，I22を有するジヨセフソン接
合、３３は入力線、３４はゲート電流供給線、３
５は出力線、３６は抵抗値RLの負荷抵抗体であ
る。本実施例において２つのジヨセフソン接合の
臨界電流値I21，I22の間にはI21＞I22なる大小関係
がある。
本実施例のパルス発生回路の動作について次に
説明する。ジヨセフソン接合３１にゲート電流供
給線３４より接合３１の臨界電流値I21よりも小
さなゲート電流を流し、続いて入力電流Icを注入
すると接合３１は電圧状態にスイツチングし、ゲ
ート電流Igと入力電流Icは接合３２を通つて出力
線３５へ出力電流として流出を開始する。該出力
電流が接合３２の臨界電流値I22を越すと接合３
２は電圧状態へスイツチングし出力線への電流の
流出は終了する。即ち、出力線３５にはパルス電
流が流れる事になる。前述の如く、接合３１を流
れていたジヨセフソン電流が臨界値をこえ、接合
３２に注入されて接合３２をスイツチングさせる
必要がある。従つてI22＜I21の条件が必要である。
またその後ゲート電流は接合３１及び３２の電圧
状態における抵抗値に従い分配され接地へ流れ込
む。上記の説明からわかるように該パルス電流の
立ち上り時間、立ち下り時間は、それぞれ接合３
１、接合３２のスイツチング時間で、またパルス
幅はこれら両者の和で与えられる。ジヨセフソン
接合は10ピコ秒程度でスイツチングする事が知ら
れており、上記の動作によつて得られるパルス電
流も10ピコ秒程度の非常に速い立ち上り時間、立
ち下り時間及び非常に短いパルス幅をもつ事が可
能である。さらに本実施例の電流注入型パルス発
生回路においては、インダクタンスを用いない構
成となつている為、回路の小型化、高集積化が可
能、また共振現象が存在しないため、回路上、共
振を抑える工夫を施す必要がない。また超電導ル
ープ回路を使つた回路でない為、超電導転移する
際、浮遊の磁束をトラツプする危険性がない等の
利点を有する。
説明する。ジヨセフソン接合３１にゲート電流供
給線３４より接合３１の臨界電流値I21よりも小
さなゲート電流を流し、続いて入力電流Icを注入
すると接合３１は電圧状態にスイツチングし、ゲ
ート電流Igと入力電流Icは接合３２を通つて出力
線３５へ出力電流として流出を開始する。該出力
電流が接合３２の臨界電流値I22を越すと接合３
２は電圧状態へスイツチングし出力線への電流の
流出は終了する。即ち、出力線３５にはパルス電
流が流れる事になる。前述の如く、接合３１を流
れていたジヨセフソン電流が臨界値をこえ、接合
３２に注入されて接合３２をスイツチングさせる
必要がある。従つてI22＜I21の条件が必要である。
またその後ゲート電流は接合３１及び３２の電圧
状態における抵抗値に従い分配され接地へ流れ込
む。上記の説明からわかるように該パルス電流の
立ち上り時間、立ち下り時間は、それぞれ接合３
１、接合３２のスイツチング時間で、またパルス
幅はこれら両者の和で与えられる。ジヨセフソン
接合は10ピコ秒程度でスイツチングする事が知ら
れており、上記の動作によつて得られるパルス電
流も10ピコ秒程度の非常に速い立ち上り時間、立
ち下り時間及び非常に短いパルス幅をもつ事が可
能である。さらに本実施例の電流注入型パルス発
生回路においては、インダクタンスを用いない構
成となつている為、回路の小型化、高集積化が可
能、また共振現象が存在しないため、回路上、共
振を抑える工夫を施す必要がない。また超電導ル
ープ回路を使つた回路でない為、超電導転移する
際、浮遊の磁束をトラツプする危険性がない等の
利点を有する。
またゲート回路と磁気結合する入力線を設ける
必要がなく集積回路製造工程が減り、製造が容易
となる。
必要がなく集積回路製造工程が減り、製造が容易
となる。
第１図はジヨセフソン効果を用いたパルス発生
回路の従来例を説明するための図で、１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。 第２図は本発明のジヨセフソン効果を用いた電
流注入型パルス発生回路の実施例を説明するため
の回路図であり、３１，３２……ジヨセフソン接
合、３３……入力線、３４……ゲート電流供給
線、３５……出力線、３６……負荷抵抗体を示
す。
回路の従来例を説明するための図で、１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。 第２図は本発明のジヨセフソン効果を用いた電
流注入型パルス発生回路の実施例を説明するため
の回路図であり、３１，３２……ジヨセフソン接
合、３３……入力線、３４……ゲート電流供給
線、３５……出力線、３６……負荷抵抗体を示
す。
Claims (1)
- １ 一方の電極が接地された第一のジヨセフソン
接合の他方の電極には、入力線、ゲート電流供給
線、及び第２のジヨセフソン接合の一方の電極が
接続され、上記第２のジヨセフソン接合の他方の
電極には出力線が接続され、上記第１のジヨセフ
ソン接合の臨界電流値を上記第２のジヨセフソン
接合の臨界電流値より大きく設定したことを特徴
とするジヨセフソン効果を用いた電流注入型パル
ス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2921582A JPS58146127A (ja) | 1982-02-25 | 1982-02-25 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2921582A JPS58146127A (ja) | 1982-02-25 | 1982-02-25 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58146127A JPS58146127A (ja) | 1983-08-31 |
| JPH0374051B2 true JPH0374051B2 (ja) | 1991-11-25 |
Family
ID=12269969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2921582A Granted JPS58146127A (ja) | 1982-02-25 | 1982-02-25 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146127A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679462B2 (ja) * | 1991-08-06 | 1997-11-19 | 日本電気株式会社 | 超伝導回路とその駆動方法 |
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
-
1982
- 1982-02-25 JP JP2921582A patent/JPS58146127A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58146127A (ja) | 1983-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10331163B1 (en) | Superconducting integrated circuits with clock signals distributed via inductive coupling | |
| US10811587B2 (en) | Josephson transmission line for superconducting devices | |
| US10374610B1 (en) | Reciprocal quantum logic based circuits for an A-and-not-B gate | |
| Suzuki et al. | Characteristics of driver and receiver circuits with a passive transmission line in RSFQ circuits | |
| JPH0374051B2 (ja) | ||
| EP0066239B1 (en) | Pulse generation circuit using at least one josephson junction device | |
| US4373138A (en) | Hybrid unlatching flip-flop logic element | |
| JPH0374049B2 (ja) | ||
| JPH0230209B2 (ja) | ||
| JPH0374050B2 (ja) | ||
| Silver et al. | A new concept for ultra-low power and ultra-high clock rate circuits | |
| JPH0374053B2 (ja) | ||
| JPH0374052B2 (ja) | ||
| Chan et al. | High-speed switching and logic circuits using Josephson devices | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| EP0087764A1 (en) | Josephson pulse generator of current injection type | |
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| JPH0234530B2 (ja) | ||
| Yamauchi et al. | An up-transition edge-triggered single-shot pulse generator with Josephson devices | |
| Kuo et al. | A fast Josephson SFQ shift register | |
| JPS5866419A (ja) | 超電導回路 | |
| Yamada et al. | Current‐injection Josephson latch employing a single‐flux quantum. II | |
| JPH07288466A (ja) | 超電導論理回路 | |
| Camden | HIGH-SPEED" TUNNEL-DIODE LOGIC CIRCUITS |