JPS58146127A - ジヨセフソン効果を用いた電流注入型パルス発生回路 - Google Patents
ジヨセフソン効果を用いた電流注入型パルス発生回路Info
- Publication number
- JPS58146127A JPS58146127A JP2921582A JP2921582A JPS58146127A JP S58146127 A JPS58146127 A JP S58146127A JP 2921582 A JP2921582 A JP 2921582A JP 2921582 A JP2921582 A JP 2921582A JP S58146127 A JPS58146127 A JP S58146127A
- Authority
- JP
- Japan
- Prior art keywords
- current
- junction
- josephson
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジ１セフソン効果を用いた電流注入型パルス発
生回路に関する。
生回路に関する。
液体ヘリウム温度付近の極低温で動作するジ冒七７ノン
接合デバイスは、従来のシリコン等を用いた半導体デバ
イスをはるかに上回る低消費電力特性、高速スイッチン
グ特性を有している。従っテショセ７ノン接合デバイス
をスイッチンｙｘ子あるいは記憶素子として用いたジ１
セフソン接合集積回路によシミ子計算機を構成すれば、
現行の電子計算機よシはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
接合デバイスは、従来のシリコン等を用いた半導体デバ
イスをはるかに上回る低消費電力特性、高速スイッチン
グ特性を有している。従っテショセ７ノン接合デバイス
をスイッチンｙｘ子あるいは記憶素子として用いたジ１
セフソン接合集積回路によシミ子計算機を構成すれば、
現行の電子計算機よシはるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
かかる高速の電子計算機を動作させる為には記憶回路、
論理回路、制御回路等が、短いアクセスタイムあるいは
サイクルタイムで動作する事が必要である。同時に該記
憶回路、論理回路を高速かつ正確に動作させるに必要な
外部タイミングパルスも立ち上り、立ち下少時間が短く
、かつパルス幅の狭い電流波形をもっている事が必要と
なる。
論理回路、制御回路等が、短いアクセスタイムあるいは
サイクルタイムで動作する事が必要である。同時に該記
憶回路、論理回路を高速かつ正確に動作させるに必要な
外部タイミングパルスも立ち上り、立ち下少時間が短く
、かつパルス幅の狭い電流波形をもっている事が必要と
なる。
しかしながら、かかる高速の電流波形をもつパルスを室
温下のパルス発生器で実現するのは難しいだけでなく、
実現したとしても室温下の半導体パルス発生器と液体ヘ
スラムに浸したジ１セフノン集積回路を接続するケーブ
ルによシパルス波形が劣化してしまう。従って室温下の
信号源によって発生された□パルス電流をクロックとし
、これと同期し、かつジョセフソン論理回路、記憶回路
を高速に動作させるに適した立ち上少時間、立ち下少時
間、パルス幅の狭いパルス電流をジョセフソン集積回路
によ多発生させる必要がある。
温下のパルス発生器で実現するのは難しいだけでなく、
実現したとしても室温下の半導体パルス発生器と液体ヘ
スラムに浸したジ１セフノン集積回路を接続するケーブ
ルによシパルス波形が劣化してしまう。従って室温下の
信号源によって発生された□パルス電流をクロックとし
、これと同期し、かつジョセフソン論理回路、記憶回路
を高速に動作させるに適した立ち上少時間、立ち下少時
間、パルス幅の狭いパルス電流をジョセフソン集積回路
によ多発生させる必要がある。
第１図はジョセフノンデバイスを用い九パルス発生回路
の従来例を説明する為の図である。図において１０，１
１，１２，１３はそれぞれ臨界電流値Ｉｏ、２Ｉｏ、Ｉ
ｏ、Ｉｔを有するジョセフソン接合、１４はインダクタ
ンス値４Ｌを有するインダクタンス、１５はゲート電流
路、１６．１７はゲート電流Ｉ。
の従来例を説明する為の図である。図において１０，１
１，１２，１３はそれぞれ臨界電流値Ｉｏ、２Ｉｏ、Ｉ
ｏ、Ｉｔを有するジョセフソン接合、１４はインダクタ
ンス値４Ｌを有するインダクタンス、１５はゲート電流
路、１６．１７はゲート電流Ｉ。
を２等分する為のインダクタンスで、それぞれインダク
タンス値り、をもつ。１８．１９は前記インダクタンス
１４と磁気結合した入力線で、２０は出力線、２１は抵
抗値ＲＬをもつ負荷抵抗体である。本従来例は量子干渉
−輪肩ゲート回路と単一ジョセフソン接合を組み合わせ
て構成畜れるパルス発生回路である。このようなパルス
発生回路ノ動作について説明する。
タンス値り、をもつ。１８．１９は前記インダクタンス
１４と磁気結合した入力線で、２０は出力線、２１は抵
抗値ＲＬをもつ負荷抵抗体である。本従来例は量子干渉
−輪肩ゲート回路と単一ジョセフソン接合を組み合わせ
て構成畜れるパルス発生回路である。このようなパルス
発生回路ノ動作について説明する。
まず、核ゲート回路には該ゲート回路の臨界電流Ｉｎ（
＝４Ｉｏ）以下のゲート電流Ｉｇを流しておき、続いて
入力電流を入力し、該ゲート回路を、電圧状態にスイッ
チングさせると、ゲート電流Ｉ、は前記ジョセフソン接
合１３を通って出力線に出力電流として流れ出す。該出
力電流が接合１３の臨界ｌ＃を流値を越えると、接合１
３は電圧状態に転移し、出力電流が切れる。この結果、
出力線２１にはパルス電流が流れる事になる。
＝４Ｉｏ）以下のゲート電流Ｉｇを流しておき、続いて
入力電流を入力し、該ゲート回路を、電圧状態にスイッ
チングさせると、ゲート電流Ｉ、は前記ジョセフソン接
合１３を通って出力線に出力電流として流れ出す。該出
力電流が接合１３の臨界ｌ＃を流値を越えると、接合１
３は電圧状態に転移し、出力電流が切れる。この結果、
出力線２１にはパルス電流が流れる事になる。
以上の説明かられかる通シ、該パルス電流の立ち上少時
間、立ち下少時間は、それぞれ、該ゲート回路のスイッ
チング時間、ジョセフソン接合１３のスイッチング時間
で、またパルス幅はこれら両者の和で与えられる。ジョ
セフソン接合デバイスは１０ピコ秒台でスイッチングす
る事が知られておシ、上記の動作によって得られるパル
ス電流も１０ピコ秒台の非常に速い立ち上少時間、立ち
下少時間、及び数１０ピコ秒程度のパルス幅をもつ事が
可能である。
間、立ち下少時間は、それぞれ、該ゲート回路のスイッ
チング時間、ジョセフソン接合１３のスイッチング時間
で、またパルス幅はこれら両者の和で与えられる。ジョ
セフソン接合デバイスは１０ピコ秒台でスイッチングす
る事が知られておシ、上記の動作によって得られるパル
ス電流も１０ピコ秒台の非常に速い立ち上少時間、立ち
下少時間、及び数１０ピコ秒程度のパルス幅をもつ事が
可能である。
しかしながら、このような量子干渉型論理ゲート回路を
用いたパルス発生回路においては、入力線との磁気的な
結合を図るインダクタンスが大きなチップ面積を要する
上、インダクタンス値の正確な制御が必要でちる。また
咳ゲート回路はインダクタンス、およびジョセフソン接
合の容量をともに含む為、高速動作上、減衰させなけれ
ばならない共振現象を有する。さらＫこのような回路は
、超電導状態に転移する時、浮遊の磁束をトラップしや
すく、このトラップされた磁束によシ誤動作を起こす。
用いたパルス発生回路においては、入力線との磁気的な
結合を図るインダクタンスが大きなチップ面積を要する
上、インダクタンス値の正確な制御が必要でちる。また
咳ゲート回路はインダクタンス、およびジョセフソン接
合の容量をともに含む為、高速動作上、減衰させなけれ
ばならない共振現象を有する。さらＫこのような回路は
、超電導状態に転移する時、浮遊の磁束をトラップしや
すく、このトラップされた磁束によシ誤動作を起こす。
本発明の目的は、従来例の量子干渉型パルス発生回路に
劣らぬ高速動作が可能で、かつ、前記欠点を除去せしめ
たジョセフソン効果を用いた電流注入型パルス発生回路
を提供することにある。
劣らぬ高速動作が可能で、かつ、前記欠点を除去せしめ
たジョセフソン効果を用いた電流注入型パルス発生回路
を提供することにある。
本発明によれば、一方の電極が接地された第１のジョセ
フソン接合の他方の電極には、入力線、ゲート電流供給
線、及び第２のジョセフソン接合の一方の電極が接続さ
れ、上記第２のジョセフソン接合の他方の電極には、出
力線が接続され、上記第１のジョセフソン接合の゛臨界
電流値を上記第２のジョセフソン接合の臨界電流値よシ
大きく設定した事を特徴とするジョセフソン効果を用い
要電流注入型パルス発生回路が得られる。
フソン接合の他方の電極には、入力線、ゲート電流供給
線、及び第２のジョセフソン接合の一方の電極が接続さ
れ、上記第２のジョセフソン接合の他方の電極には、出
力線が接続され、上記第１のジョセフソン接合の゛臨界
電流値を上記第２のジョセフソン接合の臨界電流値よシ
大きく設定した事を特徴とするジョセフソン効果を用い
要電流注入型パルス発生回路が得られる。
以下、本発明を図面を用いて詳細に説明する。
第２図は本発明の実施例であるジョセフソン効果を用い
た電流注入型パルス発生回路を説明する為の回路図であ
る。図において３１．３２はそれぞれ臨界電流値Ｉ、、
Ｉ−を有するジョセフソン接合、３３は入力線、３４は
ゲート電流供給線、３５は舊力線、３６は抵抗値ＲＬの
負荷抵抗体である。
た電流注入型パルス発生回路を説明する為の回路図であ
る。図において３１．３２はそれぞれ臨界電流値Ｉ、、
Ｉ−を有するジョセフソン接合、３３は入力線、３４は
ゲート電流供給線、３５は舊力線、３６は抵抗値ＲＬの
負荷抵抗体である。
本実施偶において２つのジョセフソン接合の臨界電流値
Ｉ、、 Ｉ、 の間にはＩ 、＞ Ｉ 、なる大小関係
がある。
Ｉ、、 Ｉ、 の間にはＩ 、＞ Ｉ 、なる大小関係
がある。
本実施例のパルス発生回路の動作について次に説明する
。ジョセフソン接合３１にゲート電流供給線３４よ多接
合３１の臨界電流値工、よりも小さなゲート電流を流し
、続いて入力電流Ｉｅを注入すると接合３１は電圧状態
にスイッチングし、ゲート電流Ｉ、と入力電流Ｉｃｄ接
合３２を通って出力線３５へ出力電流として流出を開始
する。
。ジョセフソン接合３１にゲート電流供給線３４よ多接
合３１の臨界電流値工、よりも小さなゲート電流を流し
、続いて入力電流Ｉｅを注入すると接合３１は電圧状態
にスイッチングし、ゲート電流Ｉ、と入力電流Ｉｃｄ接
合３２を通って出力線３５へ出力電流として流出を開始
する。
該出力電流が接合３２の臨界電流値工、を越すと接合３
２は電圧状態へスイッチングし出力線への電流の流出は
終了する。即ち、出力ｌｌｌ３５にはパルス電流が流れ
る事になる。前述の如く、接合３１を流れていたジ璽セ
７ソン電流が臨界値をこえ、接合３２に注入されて接金
３２をスイッチングさせる必要がある。従ってＩ’ｌｌ
＜ＩｌＩ Ｏ条件が必要である。またその後ゲート電流
は接合３１及び３２の電圧状態における抵抗値に従い分
配され接地へ流れこむ。上記の説明かられかるように該
パルス電流の立ち上）時間、立ち下少時間は、それぞれ
接合３１、接合３２のスイッチング時間で、またパルス
幅はこれら両者の和で与えられる。ジッセフソン接合は
１０ピコ秒程度でスイッチングする事が知られておシ、
上記の動作によって得られるパルス電流も１０ピコ秒程
度の非常に速い立ち上少時間、立ち下少時間及び非常に
短いパルス幅をもつ事が可能である。さらに本実施例の
電流注入型パルス発生回路においては、インダクタンス
を用いない構成となっている為、回路の小型化、為集積
化が可能、また共振現象が存在しないため、回路上、共
振を抑える工夫を施す必要がない。また超電導ループ回
路を使った回路でない為、超電導転移する際、浮遊の磁
束をトラップする危険性がない等の利点を有する。
２は電圧状態へスイッチングし出力線への電流の流出は
終了する。即ち、出力ｌｌｌ３５にはパルス電流が流れ
る事になる。前述の如く、接合３１を流れていたジ璽セ
７ソン電流が臨界値をこえ、接合３２に注入されて接金
３２をスイッチングさせる必要がある。従ってＩ’ｌｌ
＜ＩｌＩ Ｏ条件が必要である。またその後ゲート電流
は接合３１及び３２の電圧状態における抵抗値に従い分
配され接地へ流れこむ。上記の説明かられかるように該
パルス電流の立ち上）時間、立ち下少時間は、それぞれ
接合３１、接合３２のスイッチング時間で、またパルス
幅はこれら両者の和で与えられる。ジッセフソン接合は
１０ピコ秒程度でスイッチングする事が知られておシ、
上記の動作によって得られるパルス電流も１０ピコ秒程
度の非常に速い立ち上少時間、立ち下少時間及び非常に
短いパルス幅をもつ事が可能である。さらに本実施例の
電流注入型パルス発生回路においては、インダクタンス
を用いない構成となっている為、回路の小型化、為集積
化が可能、また共振現象が存在しないため、回路上、共
振を抑える工夫を施す必要がない。また超電導ループ回
路を使った回路でない為、超電導転移する際、浮遊の磁
束をトラップする危険性がない等の利点を有する。
またゲート回路と磁気結合する入力線を設ける必要がな
く集積回路製造工程が減り、製造が容易となる。
く集積回路製造工程が減り、製造が容易となる。
第１図はジ箇セフンン効果を用いたパルス発生回路の従
来例を説明するための図で、１０，１１゜１２．１３−
・・ジ讐セフソン接合、１４・・・インダクタンス、１
５・−・ゲート電流供給線、１６．１７・・・インダク
タンス、１８．１９−人力線、２０−・出力線、２１・
・−負荷抵抗体を示す。 第２図は本発明のジョセフノン効果を用いた電流注入型
パルス発生回路の実施例を説明するための回路図であｊ
Ｄ、３１，３２・・・ジョセフソン接合、３３・・・入
力線、３４・・−ゲート電流供給線、３５−・・出力線
、３６・・・負荷抵抗体を示す。
来例を説明するための図で、１０，１１゜１２．１３−
・・ジ讐セフソン接合、１４・・・インダクタンス、１
５・−・ゲート電流供給線、１６．１７・・・インダク
タンス、１８．１９−人力線、２０−・出力線、２１・
・−負荷抵抗体を示す。 第２図は本発明のジョセフノン効果を用いた電流注入型
パルス発生回路の実施例を説明するための回路図であｊ
Ｄ、３１，３２・・・ジョセフソン接合、３３・・・入
力線、３４・・−ゲート電流供給線、３５−・・出力線
、３６・・・負荷抵抗体を示す。
Claims (1)
- 一方の電極が接地された第一のジ璽セフノン接合の他方
の電極には、入力線、ゲート電流供給線、及び第２のジ
１セ７ソン接合の一方の電極が接続され、上記第２のジ
璽セフソン接合の他方の電極には出力線が接続され、上
記第１のジ冒セ７ソン接合の臨界電流値を上記第２のジ
冒セ７ソン接合の臨界電流値よシ大きく設定したことを
特徴とするジョセフノン効果を用いた電流注入型パルス
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2921582A JPS58146127A (ja) | 1982-02-25 | 1982-02-25 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2921582A JPS58146127A (ja) | 1982-02-25 | 1982-02-25 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58146127A true JPS58146127A (ja) | 1983-08-31 |
| JPH0374051B2 JPH0374051B2 (ja) | 1991-11-25 |
Family
ID=12269969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2921582A Granted JPS58146127A (ja) | 1982-02-25 | 1982-02-25 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146127A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
| US5336941A (en) * | 1991-08-06 | 1994-08-09 | Nec Corporation | Superconducting circuit and method for driving the same |
-
1982
- 1982-02-25 JP JP2921582A patent/JPS58146127A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5336941A (en) * | 1991-08-06 | 1994-08-09 | Nec Corporation | Superconducting circuit and method for driving the same |
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0374051B2 (ja) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Polonsky et al. | New RSFQ circuits (Josephson junction digital devices) | |
| Gheewala | A 30-ps Josephson current injection logic (CIL) | |
| CN110268526B (zh) | 用于超导设备的约瑟夫森传输线 | |
| CN111903060A (zh) | 具有经由感应耦合而分配的时钟信号的超导集成电路 | |
| EP3577761B1 (en) | Superconducting circuits based devices and methods | |
| EP0048789A1 (en) | Superconducting soliton device | |
| Suzuki et al. | Characteristics of driver and receiver circuits with a passive transmission line in RSFQ circuits | |
| JPS58146127A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| US4611132A (en) | Circuit utilizing Josephson effect | |
| JPH0159771B2 (ja) | ||
| JPH0230209B2 (ja) | ||
| Silver et al. | A new concept for ultra-low power and ultra-high clock rate circuits | |
| JPH0374050B2 (ja) | ||
| JPH0374053B2 (ja) | ||
| US4603263A (en) | Josephson pulse generator of current injection type | |
| JPS58146125A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPH0374052B2 (ja) | ||
| Chan et al. | High-speed switching and logic circuits using Josephson devices | |
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JPS5846726A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| Beha et al. | A four input-AND-gate with five asymmetric interferometers | |
| Kodaka et al. | SFQ data processing with set/reset information | |
| Feld et al. | A 5-32 bit decoder for application in a crossbar switch | |
| JPS5866419A (ja) | 超電導回路 |