CN110268526B - 用于超导设备的约瑟夫森传输线 - Google Patents

用于超导设备的约瑟夫森传输线 Download PDF

Info

Publication number
CN110268526B
CN110268526B CN201880010324.XA CN201880010324A CN110268526B CN 110268526 B CN110268526 B CN 110268526B CN 201880010324 A CN201880010324 A CN 201880010324A CN 110268526 B CN110268526 B CN 110268526B
Authority
CN
China
Prior art keywords
terminal
jtl
coupled
inductive element
sfq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880010324.XA
Other languages
English (en)
Other versions
CN110268526A (zh
Inventor
A·L·布劳恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN110268526A publication Critical patent/CN110268526A/zh
Application granted granted Critical
Publication of CN110268526B publication Critical patent/CN110268526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/32—Digital stores in which the information is moved stepwise, e.g. shift registers using super-conductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

提供了用于超导设备的约瑟夫森传输线(JTL)和相关方法。在一个示例中，提供了一种设备(150)，其用于响应于应用具有多个相位的时钟信号而在第一方向上传播量子脉冲的JTL，JTL可以包括被耦合在第一端子(T4)和第二端子(T5)之间的第一感应元件(152)，被耦合在第二端子(T5)和接地端子之间的第一约瑟夫森结JJ(162)，被耦合在第二端子(T5)和第三端子(T6)之间第二感应元件(154)，以及被耦合在第三端子(T6)和接地端子之间第二约瑟夫森结JJ(164)，其中第二感应元件(154)被配置为形成感应回路，并且其中感应回路被配置为在模式中操作，以使得单个通量量子(SFQ)脉冲不能在与第一方向相反的第二方向上行进而不管时钟信号的相位。

Description

用于超导设备的约瑟夫森传输线
背景技术
用于电子设备(诸如数字处理器)中的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路。然而，CMOS技术在设备尺寸方面正在达到其极限。此外，基于CMOS技术的数字电路在高时钟速度下的功耗已经越来越成为高性能数字电路和系统中的限制因素。
作为示例，数据中心中的服务器正越来越多地消耗大量功率。功耗是部分由于即使在CMOS电路不活跃时的能量耗散导致的功率损耗。这是因为即便当这样的电路不活跃并且不消耗任何动态功率时，由于需要维持CMOS晶体管的状态，它们仍然消耗功率。另外，因为CMOS电路使用DC电压供电，所以即使在CMOS电路不活跃时也存在一定量的电流泄漏。因此，即使当这样的电路不处理信息时，不仅由于需要维持CMOS晶体管的状态而且由于电流泄漏而浪费了一定量的功率。
使用基于CMOS技术的处理器和相关部件的备选方法是使用基于超导逻辑的设备。
发明内容
在一个示例中，本公开涉及一种设备，包括至少一个约瑟夫森传输线(JTL)，JTL用于响应于应用具有多个相位的时钟信号而在第一方向上传播量子脉冲，至少一个JTL包括：被耦合在第一端子和第二端子之间的第一感应元件，被耦合在第二端子和接地端子之间的第一约瑟夫森结，被耦合在第二端子和第三端子之间第二感应元件，以及被耦合在第三端子和接地端子之间第二约瑟夫森结，其中第二感应元件被配置为形成包括第一约瑟夫森结、第二感应元件和第二约瑟夫森结的感应回路，并且其中感应回路被配置为在模式中操作，以使得单个通量量子(SFQ)脉冲不能在与第一方向相反的第二方向上行进而不管时钟信号的相位。
在另一方面，本公开涉及一种设备，包括至少一个约瑟夫森传输线(JTL)，用于响应于应用具有多个相位的时钟信号而在第一方向上传播单通量量子(SFQ)脉冲。JTL可以包括：被耦合在第一端子和第二端子之间的第一感应元件，被耦合在第二端子和接地端子之间的第一约瑟夫森结，被耦合在第二端子和第三端子之间的第二感应元件，以及被耦合在第三端子和接地端子之间的第二约瑟夫森结。第二感应元件可以被配置为形成包括第一约瑟夫森结、第二感应元件和第二约瑟夫森结的感应回路，并且其中感应回路可以被配置为在模式中操作，以使得单个通量量子(SFQ)脉冲不能在与第一方向相反的第二方向上行进而不管时钟信号的相位。
在另一方面，本公开涉及一种操作约瑟夫森传输线(JTL)的方法，用于响应于应用具有多个相位的时钟信号而在第一方向上传播量子脉冲，其中JTL包括由第一约瑟夫森结、感应元件和第二约瑟夫森结形成的感应回路，方法包括：至少经由时钟信号向第一约瑟夫森结和第二约瑟夫森结提供交流电(AC)偏置；当AC偏置的至少一部分与存储在感应回路中的电流的总和足以触发第二约瑟夫森结时，在第一方向上传播量子脉冲；以及阻止量子脉冲在与第一方向相反的第二方向上的传播而不管时钟信号的相位。
提供本发明内容是为了以简化的形式介绍一些概念，这些概念将在下面的具体实施方式中进一步描述。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
附图说明
本公开通过示例的方式示出，并且不受附图的限制，其中相同的附图标记表示类似的元件。图中的元件被示出是为简单和清楚，不必要按比例绘制。
图1示出了根据一个示例的约瑟夫森传输线(JTL)的示意图；
图2示出了根据一个示例的图1的约瑟夫森传输线(JTL)的波形示意图；以及
图3示出了用于操作图1的JTL的方法的流程图。
具体实施方式
本公开中描述的示例涉及与超导逻辑设备一起使用的约瑟夫森传输线(JTL)。某些示例还涉及基于互易量子逻辑(RQL)的设备。这种基于RQL的设备可以包括可以用作低功率超导体逻辑电路的RQL电路。与CMOS晶体管不同，RQL电路是使用基于约瑟夫森结的设备的超导体电路。示例性约瑟夫森结可包括经由阻止电流的区域而耦合的两个超导体。阻碍电流的区域可以是超导体本身的物理收缩、金属区域或薄绝缘障壁(insulatingbarrier)。作为示例，超导体-绝缘体-超导体(SIS)类型的约瑟夫森结可以实现为RQL电路的一部分。作为示例，超导体是在没有电场的情况下可以承载直流电(DC)的材料。这种材料的电阻几乎为零。超导体的一个示例是铌，其临界温度(Tc)为9.3开尔文。在低于Tc的温度下，铌是超导的；然而，在高于Tc的温度下，它表现为具有电阻的普通金属。因此，在SIS型约瑟夫森结中，超导体可以是铌超导体，绝缘体可以是Al2O3障壁。在SIS型结中，当波函数穿过障壁时，两个超导体中时间的变化相位差在两个超导体之间产生电势差。在RQL电路中，在一个示例中，SIS类型的结可以是超导回路的一部分。当两个超导体之间的电势差相对于一个相变周期的时间而积分时，通过回路的磁通量的改变达单个量子磁通量的整数倍。与单个量子的磁通量相关联的电压脉冲被称为单通量量子(SFQ)脉冲。作为示例，过阻尼的约瑟夫森结可以产生单独的单通量量子(SFQ)脉冲。在RQL电路中，每个约瑟夫森结可以是一个或多个超导回路的一部分。跨该结的相位差可以通过应用到回路的磁通量来被调制。
根据需要，可以通过由电感器或其他部件耦合多个约瑟夫森结来形成包括传输线的各种RQL电路。SFQ脉冲可以在至少一个时钟的控制下经由这些传输线行进(travel)。SFQ脉冲可以是正的或负的。作为示例，当正弦偏置电流被提供给结时，正脉冲和负脉冲都可以在相反的时钟相位期间在传输线上向右行进。由于不存在偏置电阻器，RQL电路可以有利地具有零静态功耗。此外，RQL电路可以使用交流电(AC)电源作为激励，从而消除接地返回电流。AC电源也可以作为用于RQL电路的稳定时钟参考信号。在一个示例中，可以使用一对正和负(倒数)SFQ脉冲来对数字数据进行编码。作为示例，逻辑1位可以被编码为在正弦时钟的正相和负相中生成的倒数对SFQ脉冲。在时钟周期期间，可以通过不存在正/负脉冲对来编码逻辑0位。正SFQ脉冲可以在时钟的正部分期间到达，而负脉冲可以在时钟的负部分期间到达。
某些示例还涉及可用于通过RQL电路传播SFQ脉冲的约瑟夫森传输线(JTL)。在RQL电路中，JTL可以由交流电(AC)供电，并且可以用于传播正SFQ脉冲和负SFQ脉冲。因此，交流电可以用作时钟信号。在该示例中，正SFQ脉冲可以是在感应回路中循环时引起顺时针循环电流的那些脉冲，并且负SFQ脉冲可以是在感应回路中循环时引起逆时针循环电流的那些脉冲。在一个示例中，不是使用时钟阶段来强制方向性，而是可以使用JTL来强制RQL电路中的方向性。作为示例，某些JTL可以以这样的方式被配置：SFQ脉冲可以仅在一个方向(例如，从左到右)上传播通过RQL电路，而不管AC时钟信号的相位如何。这可以有利地阻止无意的向后行进脉冲。反过来，这可以有利地允许形成逻辑门和超导电路，其可以接收输入脉冲(例如，SFQ脉冲)并在多个时钟周期(例如，AC时钟周期)内保持它们。
图1示出了根据一个示例的具有约瑟夫森传输线(JTL)150的超导电路100的示例。在该示例中，超导电路100可以包括第一JTL 110和第二JTL 150。JTL 110可以包括如图1中布置的电感器112、114、116和118。JTL 110还可以包括如图1中所布置的约瑟夫森结(JJ)120和122。因此，在该示例中，JTL 110可以具有被耦合在端子T1和端子T2之间的电感器112。JJ 120可以被耦合在端子T2和接地之间。关于本公开，接地可以是虚拟接地。电感器114可以被耦合在端子T2和端子T3之间。电感器116可以被耦合在端子T3和用于接收AC和/或DC偏置的端子之间。电感器118可以被耦合在端子T3和端子T4之间。JJ 122可以被耦合在端子T4和接地之间。JTL 150可以包括如图1中布置的电感器152、154、156、158和160。JTL150还可以包括如图1中所布置的约瑟夫森结(JJ)162、164和166。因此，在该示例中，JTL150可以包括附加的电感器154和附加的JJ162。电感器152可以被耦合在端子T4和端子T5之间。JJ 162可以被耦合在端子T5和接地之间。电感器154可以被耦合在端子T5和端子T6之间。JJ 164可以耦合在端子T6和接地之间。电感器156可以耦合在端子T6和端子T7之间。电感器158可以耦合在端子T7和用于接收AC和/或DC偏置的端子之间。电感器160可以耦合在端子T7和端子T8之间。JJ 166可以耦合在端子T7和接地之间。电感器154和JJ 162可以被配置为形成边界，使得SFQ脉冲可以仅在一个方向上跨越该边界传播。
继续参考图1。在一个示例中，可以通过连接着是大存储电感器(例如，电感器154)的具有大的欠偏置(under-biased)的约瑟夫森结(例如，JJ 162)来实现该配置。在一个示例中，JJ 162可以被偏置(例如，诸如交流电(AC)时钟信号的时钟信号峰值处的DC偏置和AC偏置的总和)至小于其临界电流的45％。在一个示例中，JJ 162可以大于JJ 122并且远大于JJ 164。在一个示例中，就其临界电流而言，JJ 162可以具有临界电流，其为在未经修改的JTL中的JJ 122或其他JJ的临界电流的1.1至1.4倍。关于电感器尺寸，图1中除了电感器152和154之外的所有电感器可以基于与后续结的临界电流相同的关系来确定大小。因此，在该示例中，在图1中，电感器112基于JJ 120的临界电流来确定大小。通常，在该示例中，以毫安(mA)乘以皮亨利(pH)中的电感器值的临界电流的乘积可以是大约φ0/3，其中φ0是磁通量子，其可以是大约2.07mA/pH。因此，基于这种关系，约瑟夫森结变得越小，电感器则变得越大。然而，电感器152和154的大小可以不同。在一个示例中，电感器152的大小可以比基于大JJ 162的临界电流确定的大小小约10-30％。此外，在该示例中，相反地，电感器154的大小可以大约为比基于JJ 164的临界电流确定的大小大60-80％。在该示例中，对应于JTL 150的电感器152可以相对于对应于JTL 110的电感器112进一步减小其大小，以确保JTL 110仍然可以触发较大的JJ 162。尽管图1示出了以某种方式布置的超导电路100的一定数量的部件，可以有更多或更少数量的部件以不同方式被布置。
超导电路100可以用作RQL设备的一部分，诸如解码器、计数器、可编程逻辑阵列(PLA)、处理器、存储器或可以包括JTL的任何其他RQL设备。JTL 110和150中的每一个可以由交流电(AC)激励，并且可以用于传播正SFQ脉冲和负SFQ脉冲两者。DC偏置也可以提供给JTL。在一个示例中，可以使用可以提供DC偏置电流的电荷泵来提供DC偏置。在该示例中，可以经由正弦时钟信号提供AC偏置。JTL 110可以包括由JJ 120、电感器114、电感器118和JJ122形成的超导回路。JTL 150可以包括由JJ 162、电感器154和JJ 164形成的超导回路。
如前所述，在该示例中，正SFQ脉冲可以是在感应回路中循环时引起顺时针循环电流的那些脉冲，并且负SFQ脉冲可以是在感应回路中循环时引起逆时针循环电流的那些脉冲。在AC时钟周期的正部分期间，JTL(例如，JTL 110)可以将正脉冲从其输入传播到其输出，并且其他JTL可以执行类似的功能(假设JTL 150不是电路的一部分)。在该周期的这一部分期间，AC偏置正向每个结提供正电流。由于在该示例中，正SFQ脉冲在其回路(例如由JJ120、电感器114、电感器118和JJ 122形成的回路)中引起顺时针循环电流，这些电流在该右侧的结中是相加的。触发JJ 120并将SFQ脉冲移动到下一个循环，在该循环中重复该过程。因此，在该示例中，当到达端子T1的SFQ脉冲翻转JJ 120时，其初始相位(φ0)可以改变2π，使得顺时针循环电流增加到偏置电流和新电流的总和。当两个电流之和超过JJ 122的临界电流时，它会翻转。由于两个电流在回路的左侧相减，因此没有激励使SFQ脉冲向左移动。
类似地，在AC时钟周期的负部分期间，对于负SFQ脉冲也会发生相同的事情，其中所有电流的方向都反转，但SFQ脉冲的传播方向仍然是从左到右。但是，如果在该系统中存在正SFQ而AC时钟周期处于周期的负部分，则SFQ脉冲的行进方向将反转，因为电流现在将在感应回路(例如由JJ 120、电感器114、电感器118和JJ 122形成的回路)的左侧相加。类似地，对于在AC时钟周期的正部分期间存在的负SFQ脉冲，SFQ脉冲的行进方向将反转，因为电流现在将在感应回路(例如由JJ 120、电感器114、电感器118和JJ 122形成的回路)的左侧相加。因此，在该示例中，如果脉冲的极性和偏置相同，则电流在右侧是相加的，并且脉冲将尝试向右移动。如果脉冲的极性和偏差不同，那么左侧的电流是相加的，脉冲会试图向左移动。
仍然参考图1。如图1所示，在示例性超导电路100中，SFQ脉冲在AC周期的合适部分期间仍然从左向右传播。然而，一旦脉冲传播经过JJ 162，它将永远无法从右向左移回经过JJ 162。在该示例中，该结果部分地基于如前所述的部件的相对大小来实现。在该示例中，JJ 162相对于电路中的其他结被欠偏置，因为它被配置为较大的结并且因为AC偏置电流没有直接应用到它。附加地，在感应回路中感应的循环电流与回路的总电感成比例。通过使电感器154相对较大，由JJ 162、电感器154和JJ 164形成的回路中的任何循环电流的大小被减小。在一个示例中，部件以这种形式确定大小和配置使得该电流永远不足以触发JJ 162，而不管AC偏置的方向如何。以这种方式，即使在AC时钟反转功率时，JJ 162也维持相位值。然而，在该示例中，该电流仍然足以触发与AC偏置组合的较小的JJ 164。因此，在该示例中，JTL 150变为单向的。SFQ脉冲将从其输入到输出从左到右传播，但无论AC偏置方向如何，从输出到输入都不会从右到左传播。
图2示出了根据一个示例的图1的约瑟夫森传输线(JTL)的波形示意图200。这些波形表示约瑟夫森结的相位，其可以响应于来自时钟信号(CLK)202的交流电(AC)偏置而在两个状态之间切换。图2中的端子T2处的JJ相位的值由波形204表示。当来自时钟信号202的正AC偏置被应用到JJ 120，并且该偏置与经由端子T1到达的正SFQ脉冲组合时，JJ 120可以触发显示从低值到高值的转变。图2中的端子T4处的JJ相位的值由波形206表示。当来自时钟信号202的正AC偏置被应用到JJ 122，并且该偏置与经由端子T3到达的正SFQ脉冲组合时，JJ 122可以触发显示从低值到高值的转变。图2中的端子T5处的JJ相位的值由波形208表示。当来自时钟信号202的正AC偏置被应用到JJ 162，并且该偏置与经由端子T4到达的正SFQ脉冲组合时，JJ 162可以触发显示从低值到高值的转变。图2中的端子T6处的JJ相位的值由波形210表示。当来自时钟信号202的正AC偏置被应用到JJ 164，并且该偏置与经由端子T5到达的正SFQ脉冲组合时，JJ 164可以触发显示从低值到高值的转变。图2中的端子T8处的JJ相位的值由波形212表示。当来自时钟信号202的正AC偏置被应用到JJ 166，并且该偏置与经由端子T8到达的正SFQ脉冲组合时，JJ 166可以触发显示从低值到高值的转变。类似地，在时钟信号202的负循环期间，图2中的端子T6处的JJ相位的值由波形210表示。当时钟信号202的负AC偏置被应用到JJ 164，并且该偏置与通过端子T8到达的正SFQ脉冲组合时，JJ 164可触发显示从低值到高值的转变。然而，在时钟信号202的负循环期间，如波形208所示，来自时钟信号202的负AC偏置与来自经由端子T6到达的正SFQ脉冲的偏置的组合可能不触发JJ 162。这将阻止传播任何SFQ脉冲从右到左的方向。
图3示出了用于操作图1的JTL的方法的流程图300。在步骤302中，可以将交流电(AC)偏置提供给约瑟夫森结。例如，如图1所示，可以经由电感器158和电感器116向JTL中的约瑟夫森结提供或供给AC偏置。可以经由正弦信号提供AC偏置，该正弦信号也可以用作JTL的电源。另外，还可以从电荷泵或类似构件提供DC偏置。
步骤304可以包括当AC偏置的至少一部分和被存储在感应回路中的电流的总和足以触发约瑟夫森结时，在第一方向上传播量子脉冲。如前所述，量子脉冲可以包括单通量量子(SFQ)脉冲，并且可以有正SFQ脉冲和负SFQ脉冲。作为示例，当响应于应用AC偏置的至少一部分和存储在感应回路中的电流的总和图1的约瑟夫森结164被触发时，量子脉冲可以在第一方向(例如，从左到右)上传播。
步骤306可以包括阻止量子脉冲在与第一方向(例如，从左到右)相反的第二方向(例如，从右到左)上的传播，而不管时钟信号的相位。该步骤可以包括相对于由JTL(诸如图1中的JTL)传输的量子脉冲强制传播方向。如前所述，与时钟信号的相位无关如何，量子脉冲在与第一方向相反的第二方向上的传播可以通过相对于JTL中的其他约瑟夫森结欠偏置该约瑟夫森结来实现。虽然图3示出了以某种方式执行的一定数量的步骤，但是可以以不同的方式执行更少的或附加的步骤。作为示例，涉及阻止量子脉冲在与第一方向(例如，从左到右)相反的第二方向(例如，从右到左)上的传播而不管时钟信号的相位的步骤还可以包括配置电感JTL中的电感值。在该示例中，如关于图1所示，电感器154可以大于JTL中的其他电感器，以确保针对由JJ 162、电感器154和JJ 164形成的感应回路的较大电感值。图3示出了以某种方式执行某些数量的步骤的流程图，可以存在被不同执行的更多或更少的步骤。
总之，在一个示例中，本公开涉及一种包括至少一个约瑟夫森传输线(JTL)的设备，用于响应于应用具有多个相位的时钟信号而在第一方向上传播量子脉冲。JTL可包括被耦合在第一端子和第二端子之间的第一感应元件，被耦合在第二端子和接地端子之间的第一约瑟夫森结，被耦合在第二端子和第三端子之间的第二感应元件，以及被耦合在第三端子和接地端子之间的第二约瑟夫森结。第二感应元件可以被配置为形成包括第一约瑟夫森结、第二感应元件和第二约瑟夫森结的感应回路，并且其中感应回路可以被配置为在模式中操作，以使得量子脉冲不能在与第一方向相反的第二方向上行进而不管时钟信号的相位。
JTL还可以包括被耦合在第三端子和第四端子之间的第三感应元件，被耦合在第四端子和用于接收交流偏置的端子之间的第四感应元件，被耦合在第四端子和第五端子之间的第五感应元件端子和被耦合在第五端子和接地端子之间的第三约瑟夫森结。该模式是不定向模式，其中第二电感器被配置为存储感应回路中的电流。量子脉冲可以包括单通量量子(SFQ)脉冲。SFQ脉冲可以是正SFQ脉冲以及负SFQ脉冲。
JTL可以被配置为从时钟信号接收偏置电流。可以将来自时钟信号的至少一部分偏置电流提供给感应回路。在不定向模式期间，JTL可以被配置为当偏置电流的至少一部分和第二感应元件存储的电流的总和足以触发第二约瑟夫森结时，在第一方向上传播正脉冲。
在另一方面，本公开涉及一种设备，其包括至少一个约瑟夫森传输线(JTL)，用于响应于应用具有多个相位的时钟信号而在第一方向上传播单通量量子(SFQ)脉冲。JTL可以包括被耦合在第一端子和第二端子之间的第一感应元件，被耦合在第二端子和接地端子之间的第一约瑟夫森结，被耦合在第二端子和第三端子之间的第二感应元件，以及被耦合在第三端子和接地端子之间的第二约瑟夫森结。第二感应元件可以被配置为形成包括第一约瑟夫森结、第二感应元件和第二约瑟夫森结的感应回路，并且其中感应回路可以被配置为在模式中操作，以使得单个通量量子(SFQ)脉冲都不能在与第一方向相反的第二方向上行进而不管时钟信号的相位。
JTL还可以包括被耦合在第三端子和第四端子之间的第三感应元件，被耦合在第四端子和用于接收交流偏置的端子之间的第四感应元件，被耦合在第四端子和第五端子之间的第五感应元件端子和被耦合在第五端子和接地端子之间的第三约瑟夫森结。该模式是不定向模式，其中第二电感器被配置为存储感应回路中的电流。SFQ脉冲可以是正SFQ脉冲以及负SFQ脉冲。
JTL可以被配置为从时钟信号接收偏置电流。可以将来自时钟信号的至少一部分偏置电流提供给感应回路。在不定向模式期间，JTL可以被配置为当偏置电流的至少一部分和第二感应元件存储的电流的总和足以触发第二约瑟夫森结时，在第一方向上传播正脉冲。
在另一方面，本公开涉及一种操作约瑟夫森传输线(JTL)的方法，用于响应于应用具有多个相的时钟信号而在第一方向上传播量子脉冲，其中JTL包括由第一约瑟夫森结、感应元件和第二约瑟夫森结形成的感应回路。该方法可以包括至少经由时钟信号向第一约瑟夫森结和第二约瑟夫森结提供交流电(AC)偏置。该方法还可以包括：当AC偏置的至少一部分与被存储在感应回路中的电流之和足以触发第二约瑟夫森结时，在第一方向上传播量子脉冲。该方法还可以包括阻止量子脉冲在与第一方向相反的第二方向上的传播，而与时钟信号的相位无关。
感应元件可以被配置为存储被存储在感应回路中的电流。量子脉冲可以包括单通量量子(SFQ)脉冲。SFQ脉冲可以是正SFQ脉冲以及负SFQ脉冲。JTL可以进一步包括一组约瑟夫森结，并且其中阻止量子脉冲在与第一方向相反的第二方向上的传播而不管时钟信号的相位可以进一步包括：相对于一组约瑟夫森结中的其他约瑟夫森结来欠偏置第二约瑟夫森结。感应回路可以具有电感值，并且阻止量子脉冲在与第一方向相反的第二方向上的传播而不管时钟信号的相位可以进一步包括：将在JTL中电感值配置为相对于其他感应回路更大。
应理解，本文描述的方法、模块和部件仅是示例性的。在抽象但仍然明确的意义上，实现相同功能的任何部件的布置被有效地“关联”，使得实现期望的功能。因此，这里组合以实现特定功能的任何两个部件可以被视为彼此“相关联”，以实现期望的功能，而不管架构或中间部件。同样地，如此关联的任何两个部件也可以被视为彼此“可操作地连接”或“耦合”以实现期望的功能。
此外，本领域技术人员将认识到，上述操作的功能之间的界限仅仅是说明性的。多个操作的功能可以组合成单个操作，和/或单个操作的功能可以在附加操作中分配。此外，替代实施例可以包括特定操作的多个实例，并且可以在各种其他实施例中改变操作的顺序。
尽管本公开提供了具体示例，但是在不脱离如下的权利要求中阐述的本公开的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应被视为说明性而非限制性意义，并且所有这些修改旨在包括在本公开的范围内。本文关于特定示例描述的问题的任何益处，优点或解决方案不旨在被解释为任何或所有权利要求的关键、必需或必要的特征或元素。
此外，这里使用的术语“一”或“一个”被定义为一个或多于一个。此外，在权利要求中使用诸如“至少一个”和“一个或多个”的引用短语不应被解释为暗示由不定冠词“一”或“一个”引入另一个权利要求元素限制任何特定的包含这种引用的权利要求的权利要求包含仅包含一个这样的元素的发明，即使相同的权利要求包括引用短语“一个或多个”或“至少一个”和诸如“一个”或“一个”的不定冠词。使用定冠词也是如此。除非另有说明，否则诸如“第一”和“第二”的术语用于任意区分这些术语描述的元素。因此，这些术语不一定旨在表示这些元素的时间或其他优先次序。
除非另有说明，否则诸如“第一”和“第二”的术语用于任意区分这些术语描述的元素。因此，这些术语不一定旨在表示这些元素的时间或其他优先次序。

Claims (13)

1.一种设备，包括：
第一约瑟夫森传输线（JTL），所述第一JTL用于传播经由第一端子接收的量子脉冲，所述第一JTL包括：
被耦合在所述第一端子和第二端子之间的第一感应元件，
被耦合在所述第二端子和接地端子之间的第一约瑟夫森结，
被耦合在所述第二端子和第三端子之间的第二感应元件，其中所述第三端子被耦合以接收交流电（AC）偏置信号，
被耦合在所述第三端子和第四端子之间的第三感应元件，以及
被耦合在所述第四端子和所述接地端子之间的第二约瑟夫森结，其中所述第一JTL被配置为使得：当所述AC偏置信号具有第一相位时，所述量子脉冲的第一子集能够在从所述第一端子朝所述第四端子的第一方向上传播；并且当所述AC偏置信号具有第二相位时，所述量子脉冲的第二子集能够在与所述第一方向相反的第二方向上传播，以及
第二JTL，所述第二JTL包括：
被耦合在所述第四端子和第五端子之间的第四感应元件，
被耦合在所述第五端子和所述接地端子之间的第三约瑟夫森结，
被耦合在所述第五端子和第六端子之间的第五感应元件，
被耦合在所述第六端子和所述接地端子之间的第四约瑟夫森结，
被耦合在所述第六端子和第七端子之间的第六感应元件，其中所述第七端子被耦合以接收所述AC偏置信号，
被耦合在所述第七端子和第八端子之间的第七感应元件，
被耦合在所述第八端子和所述接地端子之间的第五约瑟夫森结，其中所述第二JTL被配置为使得：无论所述AC偏置信号是否具有所述第一相位或者所述第二相位，所述量子脉冲的所述第一子集和所述量子脉冲的所述第二子集在传播通过所述第三约瑟夫森结后仅能够在所述第一方向上传播。
2.根据权利要求1所述的设备，其中所述第五感应元件被配置为存储感应回路中的电流。
3.根据权利要求2所述的设备，其中所述量子脉冲包括单通量量子（SFQ）脉冲。
4.根据权利要求3所述的设备，其中所述SFQ脉冲包括正SFQ脉冲和负SFQ脉冲。
5.根据权利要求2所述的设备，其中所述第一JTL和所述第二JTL中的每个JTL被配置为从时钟信号接收偏置电流。
6.根据权利要求5所述的设备，其中来自所述时钟信号的所述偏置电流的至少一部分被提供给所述感应回路。
7.根据权利要求6所述的设备，其中所述第二JTL被配置为：当所述偏置电流的所述至少一部分与由所述第五感应元件所存储的电流的总和足以触发所述第四约瑟夫森结时，在所述第一方向上传播正单通量量子脉冲。
8.一种设备，包括：
第一约瑟夫森传输线（JTL），所述第一JTL用于响应于具有多个相位的时钟信号的施加而在第一方向上传播单通量量子（SFQ）脉冲，所述第一JTL包括：
被耦合在第一端子和第二端子之间的第一感应元件，
被耦合在所述第二端子和接地端子之间的第一约瑟夫森结，
被耦合在所述第二端子和第三端子之间的第二感应元件，
被耦合在所述第三端子和第四端子之间的第三感应元件，以及
被耦合在第四端子和所述接地端子之间的第二约瑟夫森结，其中所述第一JTL被配置为使得：所述单通量量子（SFQ）脉冲能够在从所述第一端子朝所述第四端子的第一方向上传播，并且所述单通量量子（SFQ）脉冲能够在第二方向上传播；以及
第二JTL，所述第二JTL包括：
被耦合在所述第四端子和第五端子之间的第四感应元件，
被耦合在所述第五端子和所述接地端子之间的第三约瑟夫森结，
被耦合在所述第五端子和第六端子之间的第五感应元件，
被耦合在所述第六端子和接地端子之间的第四约瑟夫森结，
被耦合在所述第六端子和第七端子之间的第六感应元件，其中所述第七端子被耦合以接收AC偏置信号，
被耦合在所述第七端子和第八端子之间的第七感应元件，以及
被耦合在所述第八端子和所述接地端子之间的第五约瑟夫森结，其中所述第二JTL被配置为使得：在与所述时钟信号相关联的所述多个相位的任意相位期间，所述SFQ脉冲在传播通过所述第三约瑟夫森结后仅能够在所述第一方向上传播。
9.根据权利要求8所述的设备，其中所述第五感应元件被配置为存储感应回路中的电流。
10.根据权利要求8所述的设备，其中所述SFQ脉冲包括正SFQ脉冲和负SFQ脉冲。
11.根据权利要求9所述的设备，其中所述第一JTL和所述第二JTL中的每个JTL被配置为从所述时钟信号接收偏置电流。
12.根据权利要求11所述的设备，其中来自所述时钟信号的所述偏置电流的至少一部分被提供给所述感应回路。
13.根据权利要求12所述的设备，其中所述第二JTL被配置为：当所述偏置电流的所述至少一部分与由所述第五感应元件所存储的电流的总和足以触发所述第四约瑟夫森结时，在所述第一方向上传播SFQ脉冲。
CN201880010324.XA 2017-02-06 2018-01-30 用于超导设备的约瑟夫森传输线 Active CN110268526B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/425,966 2017-02-06
US15/425,966 US10811587B2 (en) 2017-02-06 2017-02-06 Josephson transmission line for superconducting devices
PCT/US2018/015825 WO2018203943A2 (en) 2017-02-06 2018-01-30 Josephson transmission line for superconducting devices

Publications (2)

Publication Number Publication Date
CN110268526A CN110268526A (zh) 2019-09-20
CN110268526B true CN110268526B (zh) 2023-08-08

Family

ID=63294410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880010324.XA Active CN110268526B (zh) 2017-02-06 2018-01-30 用于超导设备的约瑟夫森传输线

Country Status (4)

Country Link
US (1) US10811587B2 (zh)
EP (1) EP3577693B1 (zh)
CN (1) CN110268526B (zh)
WO (1) WO2018203943A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707873B2 (en) * 2018-03-21 2020-07-07 University Of Southern California Superconducting magnetic field programmable gate array
US10886902B2 (en) * 2018-12-05 2021-01-05 Microsoft Technology Licensing, Llc Superconducting circuit and method for detecting a rising edge of an input signal
US10547314B1 (en) 2018-12-05 2020-01-28 Microsoft Technology Licensing, Llc Superconducting circuits and methods for latching data
CN111049503B (zh) * 2019-12-19 2021-10-22 中国科学院计算技术研究所 一种超导触发器及其运行方法
CN111565050B (zh) * 2020-04-17 2021-09-17 中国计量科学研究院 超导量子数模转换电路以及量子电压噪声源器件
CN111682022B (zh) * 2020-05-12 2023-10-31 中国科学院上海微系统与信息技术研究所 基于异层jtl布局布线的超导集成电路设计方法
US11486910B1 (en) 2021-05-10 2022-11-01 Northrop Grumman Systems Corporation Flux switch system
US11809839B2 (en) 2022-01-18 2023-11-07 Robert Lyden Computer language and code for application development and electronic and optical communication
US11804275B1 (en) * 2022-05-04 2023-10-31 Northrop Grumman Systems Corporation Phase-mode bit-addressable sensing register

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244807A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 超電導単一磁束量子回路
US6507234B1 (en) * 2000-11-13 2003-01-14 Trw Inc. Active timing arbitration in superconductor digital circuits
JP2003092436A (ja) * 2001-06-15 2003-03-28 Trw Inc 超伝導集積回路
JP2003283324A (ja) * 2002-03-22 2003-10-03 Hitachi Ltd 超電導接合線路
DE10218695A1 (de) * 2002-04-26 2003-12-24 Inst Physikalische Hochtech Ev Vorrichtung zur Erzeugung einer definierten Wechselspannung
JP2005328371A (ja) * 2004-05-14 2005-11-24 Fujitsu Ltd 超電導回路
US9467126B1 (en) * 2015-11-17 2016-10-11 Northrop Grumman Systems Corporation Josephson current source systems and method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1015348A (en) * 1911-02-03 1912-01-23 Siegfried Schopflocher Light-reflector.
US4749888A (en) 1984-01-25 1988-06-07 Agency Of Industrial Science & Technology Josephson transmission line device
US6549059B1 (en) 2001-02-23 2003-04-15 Trw Inc. Underdamped Josephson transmission line
US6580310B2 (en) 2001-08-22 2003-06-17 Northrop Grumman Corporation Double flux quantum superconductor driver
US6653962B2 (en) 2001-10-19 2003-11-25 Deepnarayan Gupta Superconducting dual function digitizer
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
US7969178B2 (en) 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
US7786748B1 (en) 2009-05-15 2010-08-31 Northrop Grumman Systems Corporation Method and apparatus for signal inversion in superconducting logic gates
US8489163B2 (en) 2011-08-12 2013-07-16 Northrop Grumman Systems Corporation Superconducting latch system
US9425804B2 (en) 2014-06-06 2016-08-23 Wisconsin Alumni Research Foundation System and method for controlling superconducting quantum circuits using single flux quantum logic circuits
JP6285054B2 (ja) 2014-07-08 2018-02-28 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ 超伝導ゲートシステム
CA2955690C (en) 2014-08-01 2018-12-04 Northrop Grumman Systems Corporation Superconducting circuit physical layout system and method
JP6351838B2 (ja) 2014-10-29 2018-07-04 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ レシプロカル量子論理（ｒｑｌ）回路合成
US9780765B2 (en) 2014-12-09 2017-10-03 Northrop Grumman Systems Corporation Josephson current source systems and method
US10122350B2 (en) 2015-11-17 2018-11-06 Northrop Grumman Systems Corporation Josephson transmission line (JTL) system
US10024454B2 (en) * 2016-07-21 2018-07-17 Kidde Technologies, Inc. Actuators for hazard detection and suppression systems
US10153772B2 (en) * 2017-02-06 2018-12-11 Microsoft Technology Licensing, Llc Superconducting devices with enforced directionality
US10103736B1 (en) * 2018-02-01 2018-10-16 Northrop Gumman Systems Corporation Four-input Josephson gates

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244807A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 超電導単一磁束量子回路
US6507234B1 (en) * 2000-11-13 2003-01-14 Trw Inc. Active timing arbitration in superconductor digital circuits
JP2003092436A (ja) * 2001-06-15 2003-03-28 Trw Inc 超伝導集積回路
JP2003283324A (ja) * 2002-03-22 2003-10-03 Hitachi Ltd 超電導接合線路
DE10218695A1 (de) * 2002-04-26 2003-12-24 Inst Physikalische Hochtech Ev Vorrichtung zur Erzeugung einer definierten Wechselspannung
JP2005328371A (ja) * 2004-05-14 2005-11-24 Fujitsu Ltd 超電導回路
US9467126B1 (en) * 2015-11-17 2016-10-11 Northrop Grumman Systems Corporation Josephson current source systems and method

Also Published As

Publication number Publication date
EP3577693B1 (en) 2021-07-28
WO2018203943A2 (en) 2018-11-08
CN110268526A (zh) 2019-09-20
US10811587B2 (en) 2020-10-20
EP3577693A2 (en) 2019-12-11
WO2018203943A3 (en) 2018-12-20
US20190019938A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
CN110268526B (zh) 用于超导设备的约瑟夫森传输线
US10331163B1 (en) Superconducting integrated circuits with clock signals distributed via inductive coupling
US9887700B2 (en) Phase-mode based superconducting logic
US10153772B2 (en) Superconducting devices with enforced directionality
CN113169264A (zh) 具有持续和非持续状态的超导开关
WO2020163121A1 (en) Superconducting circuit for processing input signals
EP3577761B1 (en) Superconducting circuits based devices and methods
US10651808B2 (en) Compound superconducting quantum interference device output amplifier and methods
US10320394B1 (en) Superconducting circuits for an A-and-not-B gate having an exclusive-OR gate and an AND gate
Na et al. High-performance low-power magnetic tunnel junction based non-volatile flip-flop
US10374610B1 (en) Reciprocal quantum logic based circuits for an A-and-not-B gate
EP3891888A1 (en) Superconducting circuits and methods for latching data
US10886902B2 (en) Superconducting circuit and method for detecting a rising edge of an input signal
US20240039541A1 (en) SFQ-based Pulse-conserving Logic Gates
Wang et al. Ultra-low-power, high-density spintronic programmable logic (SPL)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant