CN113169264A - 具有持续和非持续状态的超导开关 - Google Patents

具有持续和非持续状态的超导开关 Download PDF

Info

Publication number
CN113169264A
CN113169264A CN201980078693.7A CN201980078693A CN113169264A CN 113169264 A CN113169264 A CN 113169264A CN 201980078693 A CN201980078693 A CN 201980078693A CN 113169264 A CN113169264 A CN 113169264A
Authority
CN
China
Prior art keywords
state
superconducting
superconducting switch
magnetization
magnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980078693.7A
Other languages
English (en)
Inventor
I·M·戴顿
E·C·金里奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN113169264A publication Critical patent/CN113169264A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/30—Devices switchable between superconducting and normal states
    • H10N60/35—Cryotrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Hall/Mr Elements (AREA)

Abstract

描述了具有持续和非持续状态的超导开关以及它在存储器系统中作为驱动器的使用。示例超导开关包括第一超导层和第二超导层。超导开关包括具有固定磁化状态的第一磁性层。超导开关包括能够至少处于第一磁化状态或第二磁化状态中的第二磁性层。超导开关能够处于第一状态或第二状态中，并且超导开关被配置为使得磁场向第二磁性层的施加将第二磁性层的磁化从第一磁化状态改变为第二磁化状态，从而将超导开关置于第二状态中，并且磁场的去除将超导开关从第二状态自动地返回到第一状态。

Description

具有持续和非持续状态的超导开关
背景技术
在电子设备中使用的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路。但是，CMOS技术在器件尺寸方面已经达到极限。另外，即使不访问这些电路，基于CMOS的电路中的泄漏电流也会导致高功耗。
例如，数据中心中的服务器消耗越来越大量的功率。功耗部分是由于能量耗散而导致的功率损失，即使CMOS电路处于非活动状态。这是因为，即使这样的电路处于非活动状态并且不消耗任何动态功率，但是由于需要保持CMOS晶体管的状态，它们仍然消耗功率。此外，由于CMOS电路是使用DC电压供电的，因此存在一定量的电流泄漏，即使CMOS电路处于非活动状态。因此，即使这样的电路没有处理诸如读取/写入等操作，也浪费了一定量的功率，这不仅是由于要求保持CMOS晶体管的状态，而且是由于电流泄漏。
使用基于CMOS技术的电路的替代方法是使用基于超导逻辑的电路。
发明内容
在一个示例中，本公开涉及一种包括第一超导层和第二超导层的超导开关。超导开关还可以包括具有固定磁化状态的第一磁性层。超导开关还可以包括第二磁性层，该第二磁性层能够至少处于第一磁化状态或不同于第一磁化状态的第二磁化状态中。超导开关可以能够处于第一状态或第二状态中，其中第二状态对应于第一状态的相反状态，并且其中超导开关被配置为使得磁场向第二磁性层的施加将第二磁性层的磁化从第一磁化状态改变为第二磁化状态，从而将超导开关置于第二状态中，并且磁场的去除将超导开关从第二状态自动地返回到第一状态。
在另一方面，本公开涉及一种包括第一超导层和第二超导层的超导开关。超导开关还可以包括具有固定磁化状态的第一磁性层。超导开关还可以包括第二磁性层，该第二磁性层能够至少处于第一磁化状态或不同于第一磁化状态的第二磁化状态中。超导开关还可以包括具有第二固定磁化状态的第三磁性层。超导开关还可以包括导体，该导体被感应地耦合到第二磁性层，从而使得电流通过导体的流动导致磁场向第二磁性层的施加。超导开关可以能够处于第一状态或第二状态中，并且其中第二状态对应于第一状态的相反状态，并且其中超导开关被配置为使得磁场的施加将第二磁性层的磁化从第一磁化状态改变为第二磁化状态，从而将超导开关置于第二状态中，并且磁场的去除将开关从第二状态自动地返回到第一状态。
在另一方面，本公开涉及一种存储器系统，该存储器系统包括耦合到至少一个写入字线的一行存储器单元和耦合到至少一个写入字线的写入字线驱动器。写入字线驱动器可以包括超导开关。超导开关可以包括被配置为处于第一磁化状态或第二磁化状态中的磁性层，其中第一超导开关能够处于第一状态或第二状态中，并且其中第二状态对应于第一状态的相反状态，并且其中第一超导开关被配置为使得磁场向磁性层的施加将磁性层的磁化从第一磁化状态改变为第二磁化状态，从而将第一超导开关置于第二状态中，并且磁场的去除将开关从第二状态自动地返回到第一状态。
提供本“发明内容”以便以简化的形式介绍一些概念，这些概念将在下面的“具体实施方式”中进一步描述。本发明内容既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
附图说明
本公开通过示例的方式示出并且不受附图的限制，在附图中，相似的附图标记指示相似的元素。图中的元素为了简单和清楚而示出，而不一定按比例绘制。
图1A是根据一个示例的超导开关的示意图的俯视图，并且图1B是根据一个示例的超导开关的示意图的侧视图；
图2A和图2B示出了根据一个示例的用于在超导开关中使用的FS阀的结构；
图2C示出了根据一个示例的响应于施加到FS阀的磁场的大小的变化的流经FS阀的电流的大小的变化；
图3A和图3B示出了根据一个示例的FS阀的另一结构；
图3C示出了根据一个示例的响应于施加到FS阀的磁场的大小的变化的流经FS阀的电流的大小的变化；
图4示出了根据一个示例的基于图2的超导开关和图3的超导开关的驱动器的示意图；
图5示出了根据一个示例的包括使用超导开关的写入字线驱动器的存储器系统；以及
图6示出了根据一个示例的包括耦合到存储器的处理器的计算系统的示意图。
具体实施方式
本公开中描述的示例涉及基于超导逻辑的器件，包括超导开关，该基于超导逻辑的器件可以是磁性约瑟夫森结(MJJ)器件。超导开关可以按照电阻状态或以超导状态存在。两种状态中只有一种状态是持续性的，而另一种状态可能只有在磁场被施加到超导开关时被启用(engage)。某些示例还涉及将超导开关用作约瑟夫森磁性随机存取存储器(JMRAM)的驱动器(例如，写入字线驱动器)的一部分。某些示例还涉及使用互惠量子逻辑(RQL)兼容超导开关和电路。与CMOS晶体管不同，RQL电路是使用基于约瑟夫森结的器件的超导电路。示例性约瑟夫森结可以包括经由阻碍超电流的区域而被耦合的两个超导体。阻碍超电流的区域可以是超导体本身、金属区域或薄的绝缘势垒的物理变窄。例如，超导体绝缘体超导体(SIS)类型的约瑟夫森结可以实现为RQL电路的一部分。例如，超导体是在没有电场的情况中可以承载直流电(DC)的材料。铌等超导体具有临界温度(Tc)，低于该温度时其电阻为零。铌(一种这样的超导体)的临界温度(Tc)为9.3开尔文度。在低于Tc的温度下，铌具有超导性；但是，在高于Tc的温度下，它表现为具有电阻的普通金属。因此，在SIS类型的约瑟夫森结中，超导体可以是铌超导体，并且绝缘体可以是Al2O3势垒。在SIS类型的结中，超导电子由量子机械波函数描述。两个超导体之间的超导电子波函数的相位随时间的变化的相位差对应于两个超导体之间的电势差。在RQL电路中，在一个示例中，SIS类型的结可以是超导环路的一部分。当两个超导体之间的电势差在一个相变周期内相对于时间被积分时，通过环路的磁通量将以单个磁通量量子的整数倍变化。与单个磁通量量子相关联的电压脉冲被称为单通量量子(SFQ)脉冲。例如，过度阻尼的约瑟夫森结会产生个体单通量量子(SFQ)脉冲。在RQL电路中，每个约瑟夫森结都可以是一个或多个超导环路的一部分。跨结的相位差可以通过施加到环路的磁通量来调节。
包括传输线在内的各种RQL电路可以根据需要通过使用电感器或其他组件耦合多个约瑟夫森结来形成。SFQ脉冲可以在至少一个时钟的控制下行进通过这些传输线。SFQ脉冲可以为正或负。例如，当正弦偏置电流被提供给结时，正脉冲和负脉冲都可以在相反时钟相位期间在传输线上向右行进。由于不存在偏置电阻器，所以RQL电路可以有利地具有零静态功耗。此外，可以使用交流(AC)电源为RQL电路供电，从而消除了接地回路电流。AC电源也可以作为RQL电路的稳定时钟参考信号。在一个示例中，可以使用一对正负(倒数)SFQ脉冲对数字数据编码。例如，逻辑一位可以编码为在正弦时钟的正负相中生成的SFQ脉冲的倒数对。逻辑零位可以通过在时钟周期内正/负脉冲对的不存在来编码。正SFQ脉冲可以在时钟的正部分到达，而负脉冲可以在时钟的负部分到达。
示例性RQL电路的构造块可以包括各种类型的逻辑门。示例性逻辑门包括“与”门、“或”门、逻辑A和非B(AanB)门、和逻辑“与”和“或”门(AndOr)门。AanB门可以具有两个输入和一个输出(Q)。除非脉冲B首先到来，否则输入脉冲A可以传播到输出Q。AndOr门可以具有两个输入和两个输出(Q1和Q2)。第一个输入脉冲(输入脉冲A或输入脉冲B)到达输出Q1，并且第二输入脉冲到达输出Q2。这些门的逻辑行为可以基于前面提到的互惠数据编码。例如，正脉冲改变感应环路的内部磁通状态，但尾随的负脉冲在每个时钟周期擦除内部状态，从而产生组合逻辑行为。
示例超导开关可以允许超电流在一种状态中流动，但在第二状态中限制超电流。这两种状态中只有一种状态是稳定的，而另一种状态只能通过向超导开关施加磁场来激活。该稳定状态可以通过超导开关中铁磁材料的布置来确定。与可能需要一个人主动打开它和主动关闭它的其他开关不同，当没有磁场被施加到该开关时，示例超导开关可能会自动地返回到状态(打开或关闭)之一。这可以有利地降低可以使用这种超导开关的驱动器或其他电路的功耗量。
图1A是根据一个示例的超导开关100的示意图的俯视图110，并且图1B是根据一个示例的超导开关100的示意图的侧视图120。超导开关可以包括铁磁超导阀(FS阀)114，该铁磁超导阀(FS阀)可以被配置为允许(或不允许)超电流通过被耦合到FS阀114的导线112流动。另一导线116可以被感应地耦合到FS阀114，从而使得流经导线116的电流可以用于改变FS阀114的至少一个层的磁化状态。
图2A和图2B示出了根据一个示例的用于在超导开关中使用的FS阀200的结构和FS阀中的磁性层的磁化状态。在该示例中，FS阀200可以包括超导层212、自由磁性层214、固定磁性层216和另一超导层218。在该示例中，自由磁性层214具有垂直磁各向异性(PMA)，从而使得自由磁性层214的磁化指向垂直于FS阀200的平面的方向。相反，固定磁性层216的磁化指向与FS阀200的平面相同的方向。在本示例中以及在本公开中的其他地方，术语“自由磁性层”是指磁性层的磁化是自由变化的，并且术语“固定磁性层”是指磁性层的磁化是固定的。
图2A示出了在没有外部磁场(Hext)被施加到自由磁性层214的状态210下的FS阀200。在这种状态中，包括FS阀200的超导开关处于断开状态。这是因为，在这种状态中，没有超电流流经FS阀200。就FS阀200的基本操作而言，没有超电流流过，因为当超导层212和218处于单重态超导状态时，自由磁性层214和固定磁性层216处于三重态超导状态。在单重态超导状态中，被束缚的一对电子之一可以具有向上自旋，而被束缚的一对电子中的另一个可以具有向下自旋，反之亦然。在三重态超导状态中，被束缚的一对电子可以具有完全对准的自旋，从而使得两个电子都可以具有向上自旋或向下自旋。处于单重态超导状态的层不支持处于三重态超导状态的电子对。这将FS阀200保持在电阻状态，并且没有超电流流过FS阀200。
图2B示出了在施加有外部磁场(Hext＝H1)的状态220下的FS阀200。例如，可以使用导线116施加外部磁场，如关于图1所解释的。在该示例中，外部磁场的施加使自由磁性层214的磁化弯曲，从而使得其与固定磁性层216的磁化对准。这些层的磁化的对准实现了瞬态，该瞬态允许处于单重态超导状态的电子对穿过磁性层，包括自由磁性层214和固定磁性层216。图2C通过曲线图250示出了响应于施加到FS阀200的自由磁性层214的外部磁场(Hext)的大小的变化的流过FS阀200的超电流(Ic)252的大小的变化。
继续参考图2A和图2B，超导层212和218可以使用铌来形成。自由磁性层214可以使用包含镍和钴或钴和钯的多层堆叠来形成。备选地，自由磁性层214可以通过在铬种子层上生长铁和铂来形成。合金也可以用于形成自由磁性层214。例如，自由磁性层214可以是包含钴和钯的合金(例如，Co50Pd50)。固定磁性层216可以使用诸如镍等金属形成。备选地，固定磁性层216可以使用合金形成，包括包含镍和铁的合金、包含镍、铁和钴的合金、或者包含镍、铁和铬的合金。尽管图2A和图2B示出了以某种方式布置的一定数目的层，但是FS值200可以包括附加层。例如，附加层可以包括至少一个绝缘阻挡层(例如，氧化铝、氮化铝或氧化钽阻挡层)。绝缘阻挡层的存在可以提高FS阀200的电阻。没有这种绝缘阻挡层，FS阀可能仅具有为毫欧的电阻，而添加绝缘阻挡层则可以使电阻增加多达三个数量级。这可以在将FS阀与可以具有变化的阻抗要求的电路进行阻抗匹配时实现更大的灵活性。
图3A和图3B示出了根据一个示例的FS阀300的另一结构。在该示例中，FS阀300可以包括超导层312、固定磁性层314、自由磁性层316、另一固定磁性层318和另一超导层320。在该示例中，自由磁性层316具有垂直磁各向异性(PMA)，从而使得自由磁性层314的磁化指向垂直于FS阀300的平面的方向。相反，固定磁性层314的磁化和固定磁性层318的磁化指向与FS阀300的平面相同的方向。图3A示出了在没有外部磁场(Hext)被施加到自由磁性层316的状态310下的FS阀300。在这种状态中，包括FS阀300的超导开关处于接通状态。这是因为，即使没有外部磁场(例如，Hext)被施加到FS阀300，也有超电流流经FS阀300。就FS阀300的基本操作而言，有超电流流过，因为当超导层312和318处于单重态超导状态并且自由磁性层316处于三重态超导状态时，固定磁性层314将电流从单重态超导类型转换为三重态超导类型，并且固定磁性层318将电流从三重态超导类型转换回单重态超导类型。这将FS阀300保持在“接通”状态，并且超电流流经FS阀300。
图3B示出了在施加有外部磁场(Hext＝H1)的状态330下的FS阀300。例如，可以使用导线116施加外部磁场，如关于图1所解释的。在该示例中，外部磁场的施加使自由磁性层316的磁化弯曲，从而使得其与固定磁性层314和固定磁性层318的磁化对准。这些层的磁化的对准实现了瞬态，该瞬态防止处于单重态超导状态的电子对穿过磁性层，包括固定磁性层314、自由磁性层316和固定磁性层318。图3C通过曲线图350示出了响应于施加到FS阀300的自由磁性层316的外部磁场(Hext)的大小的变化的流过FS阀300的超电流(Ic)352的大小的变化。
继续参考图3A和图3B，超导层312和320可以使用铌来形成。自由磁性层316可以使用包括镍和钴或钴和钯的多层堆叠来形成。备选地，自由磁性层316可以通过在铬种子层上生长铁和铂来形成。合金也可以用于形成自由磁性层316。例如，自由磁性层316可以是包含钴和钯的合金(例如，Co50Pd50)。固定磁性层314和318中的每个可以使用诸如镍等金属形成。备选地，固定磁性层314和318中的每个可以使用合金形成，包括包含镍和铁的合金、包含镍、铁和钴的合金、或者包含镍、铁和铬的合金。尽管图3A和图3B示出了以某种方式布置的一定数目的层，但是FS阀300可以包括附加层。例如，附加层可以包括至少一个绝缘阻挡层(例如，氧化铝、氮化铝或氧化钽阻挡层)。绝缘阻挡层可以增强FS阀300的电阻。没有这种绝缘阻挡层，FS阀可能仅具有为毫欧的电阻，而添加绝缘阻挡层可以使电阻增加多达三个数量级。这可以在将FS阀与可以具有变化的阻抗要求的电路进行阻抗匹配时实现更大的灵活性。
图4示出了根据一个示例的基于图2的超导开关200和图3的超导开关300的驱动器400的示意图。在该示例中，驱动器400可以用于驱动超导电路，包括基于RQL逻辑的超导电路。驱动器400可以包括两个分支408和410；分支中的一个(例如，分支408)可以包括超导开关404，超导开关404可以被实现为图3的超导开关300。驱动器400的另一分支(例如，分支410)可以包括超导开关406，超导开关406可以被实现为图2的超导开关200。如图4所示，分支的顶部部分可以经由电感器402耦合并且底部部分可以直接连接。在该示例中，超导开关404和406可以代替一对超导量子干涉器件(SQUID)，其中SQUID可以布置在平行分支中。在这种常规驱动器中，需要交替触发两个SQUID，以推动电流通过驱动器电路的两个分支。由于每个SQUID中都有电流俘获，因此电流成本为10％；因此，传统驱动器可能只有90％的效率。在该示例中，通过利用这些互补的超导开关，可以构建效率更高的驱动器。超导开关404(被实现为超导开关300)将用作驱动器的直接通道分支的一部分，而超导开关406(被实现为超导开关200)将作用于另一分支。然后，通过单个激活线，可以触发两个器件，以使一个器件可以根据需要将电流引导到每个分支中。另外，具有SQUID的常规驱动器需要通量存储和通量消散。有利地，驱动器400可以解决该问题，因为驱动器400的超导开关中的至少一个超导开关具有持续电阻状态(或断开状态)。在该示例中，具有持续电阻状态的超导开关的电阻可以用于耗散任何循环电流。
图5示出了根据一个示例的包括使用超导开关的写入字线驱动器的存储器系统500的一部分。存储器系统500可以包括组织成存储器单元的阵列510的存储器单元。存储器单元的阵列510可以包括X列和Y行(例如，X和Y中的每个都是大于至少16的整数)。例如，最右边的列可以包括存储器单元M11 522、M12 524和M1Y 526。最右边的列左侧的列可以包括存储器单元M21 528、M22 530和M2Y 532。最左边的列可以包括存储器单元MX1 534、MX2 536和MXY538。顶行可以包括存储器单元MX1 534、M21 528和M11 522。从顶部开始的第二行可以包括存储器单元MX2 536、M22 530和M12 524。最底部的行可以包括存储器单元MXY 538、M2Y 532和M1Y526。示例存储器单元可以包括与第二磁性约瑟夫森结(MJJ)器件并联的第一MJJ器件。这两者的组合可以被配置为使得在施加适当量的电流偏置和磁通量的情况中，存储器单元可以处于逻辑“1”状态或逻辑“0”状态。在一个示例中，如果存储器单元处于逻辑“1”状态，则在经由字线施加电流的情况中，MJJ可以转变为“电压状态”。耦合到存储器单元的读出放大器520可以将电压感测为代表逻辑“1”状态。逻辑“0”状态可以对应于“基本零电压状态”使得在逻辑“0”状态中，尽管经由字线施加电流，但是MJJ仍可以保持在“基本零电压状态”。读出放大器可以感测这代表逻辑“0”状态。通常，微波信号(例如，SFQ脉冲)可以用于控制存储器单元的状态。在读取/写入操作期间，字线和位线可以通过经由地址总线到达的SFQ脉冲而被选择性地激活。这些脉冲继而可以控制字线和位线驱动器，该驱动器可以向相关存储器单元提供字线和位线电流。
继续参考图5，在该示例中，每个存储器单元可以耦合到读取字线(例如，用于顶行中的存储器单元的RWL1)以执行读取操作。每个存储器单元还可以耦合到读取位线(例如，RBL1、RBL2和RBLX)和写入位线(例如，WBL1、WBL2和WBLX)。每个存储器单元也可以耦合到写入字线(例如，WWL1和WWL2可以耦合到顶行中的存储器单元，WWL3和WWL4可以耦合到下一行中的存储器单元，WWL2X-1和WWL2X可以耦合到最底部的行的存储器单元)。存储器系统500还可以包括耦合到公共线540的驱动器550、560和570。这些驱动器中的每个可以按照与图4的驱动器400类似的方式而被实现。驱动器550可以包括耦合到写入字线WWL1的电感器552。驱动器550还可以包括在分支之一中的超导开关554和在另一分支中的超导开关556。如前所述，超导开关554(被实现为超导开关300)将用作驱动器550的直接通道分支的一部分，而超导开关556(被实现为超导开关200)将作用于另一分支。然后，通过单个激活线，可以触发两个开关，以允许一个开关将电流引导到每个分支中，作为驱动写入字线WWL1和WWL2的一部分。驱动器560可以包括耦合到写入字线WWL3的电感器562。驱动器560还可以包括在分支之一中的超导开关564和在另一分支中的超导开关566。如前所述，超导开关564(被实现为超导开关300)将用作驱动器560的直接通道分支的一部分，而超导开关566(被实现为超导开关200)将作用于另一分支。然后，通过单个激活线，可以触发两个开关，以允许一个开关将电流引导到每个分支中，作为驱动写入字线WWL3和WWL4的一部分。驱动器570可以包括耦合到写入字线WWL2X-1的电感器572。驱动器570还可以包括在分支之一中的超导开关574和在另一分支中的超导开关576。如前所述，超导开关574(被实现为超导开关300)将用作驱动器570的直接通道分支的一部分，而超导开关576(被实现为超导开关200)将作用于另一分支。然后，通过单个激活线，可以触发两个开关，以允许一个开关将电流引导到每个分支中，作为驱动写入字线WWL2X-1和WWL2X的一部分。
尽管图5示出了以某种方式布置的存储器系统500的一定数目的组件，但是可以存在更多或更少数目的不同地布置的组件。例如，尽管图5示出了针对每个写入字线的一个驱动器，但是驱动器可以由更大的一组写入字线共享。
图6示出了根据一个示例的包括耦合到存储器620(例如，图5的存储器系统500)的处理器610的计算系统600。处理器610可以按照先前解释的方式在存储器620上执行读取或写入操作。另外，处理器610和存储器620可以与其他基于超导逻辑的器件一起使用。通常，在低温环境中操作并且需要存储指令或数据的任何超导器件都可以包括存储器620。另外，处理器610不需要处于低温环境中；相反，它可以在非低温下操作。在该示例中，存储器620可以处于单独的低温环境中，并且可以按照可以保持低温环境的方式经由连接器耦合到处理器610。存储器620可以用作数据中心中的存储的一部分以传递基于云的服务，诸如软件即服务、平台即服务或其他服务。
总之，本公开涉及一种包括第一超导层和第二超导层的超导开关。超导开关还可以包括具有固定磁化状态的第一磁性层。超导开关还可以包括第二磁性层，该第二磁性层能够至少处于第一磁化状态或不同于第一磁化状态的第二磁化状态中。超导开关可以能够处于第一状态或第二状态中，其中第二状态对应于第一状态的相反状态，并且其中超导开关被配置为使得磁场向第二磁性层的施加将第二磁性层的磁化从第一磁化状态改变为第二磁化状态，从而将超导开关置于第二状态中，并且磁场的去除将超导开关从第二状态自动地返回到第一状态。
第一状态可以对应于超导开关的持续状态，并且第二状态可以对应于超导开关的非持续状态。超导开关可以被配置为仅在磁场被施加到第二磁性层时处于第二状态中。第二超导开关的第一状态可以对应于断开状态，从而使得在断开状态中没有超电流能够在第一超导层与第二超导层之间流动，并且超导开关的第二状态可以对应于接通状态，从而使得在接通状态中电流能够在第一超导层与第二超导层之间流动。超导开关还可以包括绝缘层。
第一固定磁化状态和第二固定磁化状态中的每个可以对应于在平行于平面的第一方向中的磁化，并且其中在超导开关的第一状态中，第二磁性层的第一磁化状态可以对应于在对第一方向的垂直方向中的磁化，并且其中在超导开关的第二状态中，第二磁性层的第一磁化状态可以对应于在基本平行于第一方向的第二方向中的磁化。第一超导层和第二超导层中的每个可以包括至少铌，并且第一磁性层和第二磁性层中的每个可以包括以下至少一项：镍、铁或钴。
在另一方面，本公开涉及一种包括第一超导层和第二超导层的超导开关。超导开关还可以包括具有固定磁化状态的第一磁性层。超导开关还可以包括第二磁性层，该第二磁性层能够至少处于第一磁化状态或不同于第一磁化状态的第二磁化状态中。超导开关还可以包括具有第二固定磁化状态的第三磁性层。超导开关还可以包括导体，该导体被感应地耦合到第二磁性层，从而使得电流通过导体的流动导致磁场向第二磁性层的施加。超导开关可以能够处于第一状态或第二状态中，并且其中第二状态对应于第一状态的相反状态，并且其中超导开关被配置为使得磁场的施加将第二磁性层的磁化从第一磁化状态改变为第二磁化状态，从而将超导开关置于第二状态中，并且磁场的去除将开关从第二状态自动地返回到第一状态。
第一状态可以对应于超导开关的持续状态，并且第二状态可以对应于超导开关的非持续状态。超导开关可以被配置为仅在磁场被施加到第二磁性层时处于第二状态中。第二超导开关的第一状态可以对应于接通状态，从而使得在接通状态中超电流能够在第一超导层与第二超导层之间流动，并且第二超导开关的第二状态可以对应于断开状态，从而使得在断开状态中没有超电流能够在第一超导层与第二超导层之间流动。超导开关还可以包括绝缘层。
第一固定磁化状态和第二固定磁化状态中的每个可以对应于在平行于平面的第一方向中的磁化，并且其中在超导开关的第一状态中，第二磁性层的第一磁化状态可以对应于在对第一方向的垂直方向中的磁化，并且其中在超导开关的第二状态中，第二磁性层的第一磁化状态可以对应于在基本平行于第一方向的第二方向中的磁化。第一超导层和第二超导层中的每个可以包括铌，并且其中第一磁性层、第二磁性层和第三磁性层中的每个可以包括以下至少一项：镍、铁或钴。
在另一方面，本公开涉及一种存储器系统，该存储器系统包括耦合到至少一个写入字线的一行存储器单元和耦合到至少一个写入字线的写入字线驱动器。写入字线驱动器可以包括超导开关。超导开关可以包括被配置为处于第一磁化状态或第二磁化状态中的磁性层，其中第一超导开关能够处于第一状态或第二状态中，并且其中第二状态对应于第一状态的相反状态，并且其中第一超导开关被配置为使得磁场向磁性层的施加将磁性层的磁化从第一磁化状态改变为第二磁化状态，从而将第一超导开关置于第二状态中，并且磁场的去除将开关从第二状态自动地返回到第一状态。
写入字线驱动器还可以包括被耦合的第一分支(limb)和第二分支，其中第二分支可以平行于第一分支布置，并且其中第一超导开关可以沿着第一分支布置。写入字线驱动器可以包括第二超导开关，并且其中第二超导开关可以沿着第二分支布置。
第二超导开关可以包括第二磁性层，该第二磁性层被配置为处于第三磁化状态或第四磁化状态，其中第二超导开关可以能够处于第三状态或第四状态，并且其中第四状态可以对应于第三状态的相反状态，并且其中第二超导开关被配置为使得磁场向第二磁性层的施加可以将第二磁性层的磁化从第三磁化状态改变为第四磁化状态，从而将第二超导开关置于第四状态中，并且磁场的去除可以将开关从第四状态自动地返回到第三状态。
第一超导开关的第一状态可以对应于断开状态，从而使得在断开状态中没有超电流能够流过第一超导开关，并且其中第一超导开关的第二状态可以对应于接通状态，从而使得在接通状态中超电流能够流过第一超导开关。第二超导开关的第三状态可以对应于接通状态，从而使得在接通状态中超电流能够流过第二超导开关，并且其中第二超导开关的第四状态可以对应于断开状态，从而使得在断开状态中没有超电流能够流过第二超导开关。
应当理解，本文中描述的方法、模块和组件仅是示例性的。备选地或附加地，本文中描述的功能可以至少部分由一个或多个硬件逻辑组件执行。例如而非限制，可以使用的说明性类型的硬件逻辑组件包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑器件(CPLD)等。在抽象但仍然明确的意义上，实现相同功能的组件的任何布置有效“关联”，从而实现期望功能。因此，本文中组合以实现特定功能的任何两个组件可以被视为彼此“关联”，从而实现期望功能，而与架构或中间组件无关。同样，如此关联的任何两个组件也可以被视为彼此“可操作地连接”或“耦合”以实现期望功能。
与本公开中描述的示例相关联的功能还可以包括被存储在非暂态介质中的指令。如本文中使用的，术语“非暂态介质”是指存储引起机器(诸如处理器610)以特定方式操作的数据和/或指令的任何介质。示例性非暂态介质包括非易失性介质和/或易失性介质。非易失性介质包括例如硬盘、固态驱动器、磁盘或磁带、光盘或磁带、闪存、EPROM、NVRAM、PRAM或其他这样的介质、或这样的介质的联网版本。易失性介质包括例如动态存储器，诸如DRAM、SRAM、高速缓存或其他这样的介质。非暂态介质与传输介质不同，但可以与传输介质结合使用。传输介质用于向机器或从机器传输数据和/或指令。示例性传输介质包括同轴电缆、光纤电缆、铜线和无线介质，诸如无线电波。
此外，本领域技术人员将认识到，上述操作的功能之间的边界仅是说明性的。多个操作的功能可以组合为单个操作，和/或单个操作的功能可以被分布在其他操作中。而且，替代实施例可以包括特定操作的多个实例，并且操作的顺序在各种其他实施例中可以改变。
尽管本公开提供了特定示例，但是在不脱离如所附权利要求书中阐述的本公开的范围的情况中，可以进行各种修改和改变。因此，说明书和附图应当被认为是说明性的而不是限制性的，并且所有这样的修改旨在被包括在本公开的范围内。本文中针对特定示例描述的任何益处、优点或问题的解决方案均不应当被解释为任何或所有权利要求的关键、必需或必要特征或要素。
此外，本文中使用的术语“一个(a)”或“一个(an)”被定义为一个或多个。同样，在权利要求中使用诸如“至少一个”和“一个或多个”等介绍性短语不应当被解释为暗示由不定冠词“一个(a)”或“一个(an)”引入另一权利要求要素将包含这样的引入的权利要求要素的任何特定权利要求限制为仅包含一个这样的要素的发明，即使同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，诸如“一个(a)”或“一个(an)”。定冠词的使用也是如此。
除非另有说明，否则诸如“第一”和“第二”等术语用于任意地区分这样的术语所描述的元素。因此，这些术语不一定旨在指示这样的元素的时间或其他优先顺序。

Claims (15)

1.一种超导开关，包括：
第一超导层；
第一磁性层，具有固定磁化状态；
第二磁性层，能够至少处于第一磁化状态或不同于所述第一磁化状态的第二磁化状态中；以及
第二超导层，其中所述超导开关能够处于第一状态或第二状态中，并且其中所述第二状态对应于所述第一状态的相反状态，并且其中所述超导开关被配置为使得磁场向所述第二磁性层的施加将所述第二磁性层的磁化从所述第一磁化状态改变为所述第二磁化状态，从而将所述超导开关置于所述第二状态中，并且所述磁场的去除将所述超导开关从所述第二状态自动地返回到所述第一状态。
2.根据权利要求1所述的超导开关，其中所述第一状态对应于所述超导开关的持续状态，并且其中所述第二状态对应于所述超导开关的非持续状态。
3.根据权利要求2所述的超导开关，其中所述超导开关被配置为仅在所述磁场被施加到所述第二磁性层时处于所述第二状态中。
4.根据权利要求1所述的超导开关，其中所述超导开关的所述第一状态对应于断开状态，从而使得在所述断开状态中没有超电流能够在所述第一超导层与所述第二超导层之间流动，并且所述超导开关的所述第二状态对应于接通状态，从而使得在所述接通状态中超电流能够在所述第一超导层与所述第二超导层之间流动。
5.根据权利要求1所述的超导开关，还包括绝缘层。
6.根据权利要求1所述的超导开关，其中所述固定磁化状态对应于在平行于平面的第一方向中的磁化，并且其中在所述超导开关的所述第一状态中，所述第二磁性层的所述第一磁化状态对应于在对所述第一方向的垂直方向中的磁化，并且其中在所述超导开关的所述第二状态中，所述第二磁性层的所述第二磁化状态对应于在基本平行于所述第一方向的第二方向中的磁化。
7.根据权利要求1所述的超导开关，其中所述第一超导层和所述第二超导层中的每个包括至少铌，并且其中所述第一磁性层和所述第二磁性层中的每个包括以下至少一项：镍、铁或钴。
8.一种超导开关，包括：
第一超导层；
第一磁性层，具有第一固定磁化状态；
第二磁性层，能够至少处于第一磁化状态或不同于所述第一磁化状态的第二磁化状态中；
第三磁性层，具有第二固定磁化状态；
导体，被感应地耦合到所述第二磁性层，从而使得电流通过所述导体的流动导致磁场向所述第二磁性层的施加；以及
第二超导层，其中所述超导开关能够处于第一状态或第二状态中，并且其中所述第二状态对应于所述第一状态的相反状态，并且其中所述超导开关被配置为使得所述磁场的施加将所述第二磁性层的磁化从所述第一磁化状态改变为所述第二磁化状态，从而将所述超导开关置于所述第二状态中，并且所述磁场的去除将所述开关从所述第二状态自动地返回到所述第一状态。
9.根据权利要求8所述的超导开关，其中所述第一状态对应于所述超导开关的持续状态，并且其中所述第二状态对应于所述超导开关的非持续状态。
10.根据权利要求9所述的超导开关，其中所述超导开关被配置为仅在所述磁场被施加到所述第二磁性层时处于所述第二状态中。
11.根据权利要求8所述的超导开关，其中所述第二超导开关的所述第一状态对应于接通状态，从而使得在所述接通状态中超电流能够在所述第一超导层与所述第二超导层之间流动，并且所述第二超导开关的所述第二状态对应于断开状态，从而使得在所述断开状态中没有超电流能够在所述第一超导层与所述第二超导层之间流动。
12.根据权利要求8所述的超导开关，还包括绝缘层。
13.根据权利要求8所述的超导开关，其中所述第一固定磁化状态和所述第二固定磁化状态中的每个对应于在平行于平面的第一方向中的磁化，并且其中在所述超导开关的所述第一状态中，所述第二磁性层的所述第一磁化状态对应于在对所述第一方向的垂直方向中的磁化，并且其中在所述超导开关的所述第二状态中，所述第二磁性层的所述第一磁化状态对应于在基本平行于所述第一方向的第二方向中的磁化。
14.根据权利要求8所述的超导开关，其中所述第一超导层和所述第二超导层中的每个包括铌，并且其中所述第一磁性层、所述第二磁性层和所述第三磁性层中的每个包括以下至少一项：镍、铁或钴。
15.一种存储器系统，包括：
一行存储器单元，被耦合到至少一个写入字线；以及
写入字线驱动器，被耦合到所述至少一个写入字线，其中所述写入字线驱动器包括：
第一超导开关，包括被配置为处于第一磁化状态或第二磁化状态中的磁性层，其中所述第一超导开关能够处于第一状态或第二状态中，并且其中所述第二状态对应于所述第一状态的相反状态，并且其中所述第一超导开关被配置为使得磁场向所述磁性层的施加将所述磁性层的磁化从所述第一磁化状态改变为所述第二磁化状态，从而将所述第一超导开关置于所述第二状态中，并且所述磁场的去除将所述开关从所述第二状态自动地返回到所述第一状态。
CN201980078693.7A 2018-11-30 2019-11-22 具有持续和非持续状态的超导开关 Pending CN113169264A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/205,363 2018-11-30
US16/205,363 US10923646B2 (en) 2018-11-30 2018-11-30 Superconducting switch having a persistent and a non-persistent state
PCT/US2019/062713 WO2020112511A1 (en) 2018-11-30 2019-11-22 Superconducting switch having a persistent and a non-persistent state

Publications (1)

Publication Number Publication Date
CN113169264A true CN113169264A (zh) 2021-07-23

Family

ID=68848516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980078693.7A Pending CN113169264A (zh) 2018-11-30 2019-11-22 具有持续和非持续状态的超导开关

Country Status (4)

Country Link
US (1) US10923646B2 (zh)
EP (1) EP3888144A1 (zh)
CN (1) CN113169264A (zh)
WO (1) WO2020112511A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636955B2 (en) * 2016-05-20 2020-04-28 Arizona Board Of Regents On Behalf Of The University Of Arizona Terahertz transistor
WO2019160572A2 (en) 2017-05-16 2019-08-22 PsiQuantum Corp. Gated superconducting photon detector
US10566516B2 (en) 2017-07-28 2020-02-18 PsiQuantum Corp. Photodetector with superconductor nanowire transistor based on interlayer heat transfer
US10374611B2 (en) 2017-10-05 2019-08-06 PsiQuantum Corp. Superconducting logic components
US10461445B2 (en) 2017-11-13 2019-10-29 PsiQuantum Corp. Methods and devices for impedance multiplication
WO2019157077A1 (en) 2018-02-06 2019-08-15 PsiQuantum Corp. Superconducting photon detector
WO2019160871A2 (en) 2018-02-14 2019-08-22 PsiQuantum Corp. Superconducting field-programmable gate array
WO2019213147A1 (en) 2018-05-01 2019-11-07 PsiQuantum Corp. Photon number resolving superconducting detector
US10984857B2 (en) 2018-08-16 2021-04-20 PsiQuantum Corp. Superconductive memory cells and devices
US10573800B1 (en) 2018-08-21 2020-02-25 PsiQuantum Corp. Superconductor-to-insulator devices
US11101215B2 (en) 2018-09-19 2021-08-24 PsiQuantum Corp. Tapered connectors for superconductor circuits
US11719653B1 (en) 2018-09-21 2023-08-08 PsiQuantum Corp. Methods and systems for manufacturing superconductor devices
US10944403B2 (en) 2018-10-27 2021-03-09 PsiQuantum Corp. Superconducting field-programmable gate array
GB2579058A (en) * 2018-11-16 2020-06-10 Inst Jozef Stefan Memory device and method for its operation
US11289590B1 (en) 2019-01-30 2022-03-29 PsiQuantum Corp. Thermal diode switch
US11569816B1 (en) 2019-04-10 2023-01-31 PsiQuantum Corp. Superconducting switch
US11009387B2 (en) 2019-04-16 2021-05-18 PsiQuantum Corp. Superconducting nanowire single photon detector and method of fabrication thereof
US11380731B1 (en) 2019-09-26 2022-07-05 PsiQuantum Corp. Superconducting device with asymmetric impedance
US11585695B1 (en) 2019-10-21 2023-02-21 PsiQuantum Corp. Self-triaging photon detector
US11994426B1 (en) 2019-11-13 2024-05-28 PsiQuantum Corp. Scalable photon number resolving photon detector

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459097B1 (en) 2000-01-07 2002-10-01 D-Wave Systems Inc. Qubit using a Josephson junction between s-wave and d-wave superconductors
JP5152549B2 (ja) 2006-07-20 2013-02-27 独立行政法人科学技術振興機構 ジョセフソン接合及びジョセフソンデバイス
JP2012519379A (ja) * 2009-02-27 2012-08-23 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導集積回路を製造するためのシステムおよび方法
JP5794892B2 (ja) 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
US8971977B2 (en) 2011-01-17 2015-03-03 Hypres, Inc. Superconducting devices with ferromagnetic barrier junctions
US9013916B2 (en) * 2012-05-31 2015-04-21 Northrop Grumman Systems Corporation Josephson magnetic memory cell system
US20150333254A1 (en) 2014-05-15 2015-11-19 Headway Technologies, Inc. Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US9552862B2 (en) 2014-07-29 2017-01-24 Raytheon Bbn Technologies Corp. Magnetic ram array architecture
US9520181B1 (en) 2015-09-15 2016-12-13 Northrop Grumman Systems Corporation Superconducting phase-controlled hysteretic magnetic Josephson junction JMRAM memory cell
WO2018009240A2 (en) 2015-11-12 2018-01-11 University Of Rochester Superconducting system architecture for high-performance energy-efficient cryogenic computing
US9972380B2 (en) 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
US10554207B1 (en) * 2018-07-31 2020-02-04 Northrop Grumman Systems Corporation Superconducting non-destructive readout circuits

Also Published As

Publication number Publication date
US10923646B2 (en) 2021-02-16
US20200176662A1 (en) 2020-06-04
EP3888144A1 (en) 2021-10-06
WO2020112511A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US10923646B2 (en) Superconducting switch having a persistent and a non-persistent state
CN109478590B (zh) 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
CN108352180B (zh) 具有电感分流器的约瑟夫森磁性随机存取存储器
US10331163B1 (en) Superconducting integrated circuits with clock signals distributed via inductive coupling
US10650884B2 (en) Superconducting memory with josephson phase-based torque
CN112313746B (zh) 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法
EP3766069B1 (en) Superconducting memory system with stacked drivers and differential transformers
US10374610B1 (en) Reciprocal quantum logic based circuits for an A-and-not-B gate
EP3803874A1 (en) Current-based superconductor memory cell and methods
US11145361B2 (en) Superconducting switch
CN113474839B (zh) 使用磁约瑟夫森结器件作为π反相器
Beasley et al. Superconducting/Semiconducting Hybrids and Advance Memory Concepts for Superconducting Electronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination