JPS5866419A - 超電導回路 - Google Patents
超電導回路Info
- Publication number
- JPS5866419A JPS5866419A JP56164193A JP16419381A JPS5866419A JP S5866419 A JPS5866419 A JP S5866419A JP 56164193 A JP56164193 A JP 56164193A JP 16419381 A JP16419381 A JP 16419381A JP S5866419 A JPS5866419 A JP S5866419A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- junction
- current
- load
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジョセフソン回路に係り、特にラッチ型スイッ
チ回路のラッチを自動的に解除する手段を含む超電導回
路に関する。
チ回路のラッチを自動的に解除する手段を含む超電導回
路に関する。
近年ジョセフソン回路の研究が盛んである。コンピュー
タ応用を考え九種々のスイッチ回路の提案があるが、そ
の多くはラッチ型回路である。ラッチ型スイッチ回路の
一例を第１図に示す。図において３はジョセフソン接合
、１−２が定電流供給端子、４，５が入力端子、６が負
荷抵抗である。
タ応用を考え九種々のスイッチ回路の提案があるが、そ
の多くはラッチ型回路である。ラッチ型スイッチ回路の
一例を第１図に示す。図において３はジョセフソン接合
、１−２が定電流供給端子、４，５が入力端子、６が負
荷抵抗である。
、本回路の動作は以下の如くになる。
入力端子４．５への入力がない場合に、ジョセフソン接
合は超電導状態にある。したがって端子１．２間への供
給電流はすべてこの３の接合を通って流れる。負荷に電
流が流れることばない。端子４，５間に入力が入ると、
接合に外部磁界が加わることになる。この結果、接合は
供給電流の全てを流しされなくなり゛電圧状態へと転移
する。電圧状態においても接合に一部の電流が流れる。
合は超電導状態にある。したがって端子１．２間への供
給電流はすべてこの３の接合を通って流れる。負荷に電
流が流れることばない。端子４，５間に入力が入ると、
接合に外部磁界が加わることになる。この結果、接合は
供給電流の全てを流しされなくなり゛電圧状態へと転移
する。電圧状態においても接合に一部の電流が流れる。
しかし、大部分が負荷へと転送される。この状態でに当
然、負荷両端には有限の電圧が生じている。
然、負荷両端には有限の電圧が生じている。
接合の電圧状態への転移は、端子１．２間への供給通流
の値、端子４，５間の入力電流値によってコントロール
できる。したがって入力電流値などの設定を工夫し、Ａ
ＮＤ、ＯＲなどの論理回路を簡単に実現できる。
の値、端子４，５間の入力電流値によってコントロール
できる。したがって入力電流値などの設定を工夫し、Ａ
ＮＤ、ＯＲなどの論理回路を簡単に実現できる。
このような回路はラッチ型スイッチ回路は、一度ジョセ
フ〉′ン接合が電圧状態となると、この状態がそのまま
凍結される。入口を零にしても、接合が超電導状態へ戻
ることがない。し友がって次の入力の几めには回路のラ
ッチを解除する必要がある。通常、ラッチ解除は、供給
電流ヲ、する一定値（Ｉ−＋−）以下に一度下げること
により実現する。
フ〉′ン接合が電圧状態となると、この状態がそのまま
凍結される。入口を零にしても、接合が超電導状態へ戻
ることがない。し友がって次の入力の几めには回路のラ
ッチを解除する必要がある。通常、ラッチ解除は、供給
電流ヲ、する一定値（Ｉ−＋−）以下に一度下げること
により実現する。
しかしながら、多量のスイッチ回路に対する供給電流の
波形をすべて制御し、位相をそろえて、しかもノイズに
よる不要なラッチ解除が生じないラッチ解除を行なう手
段を実現するのは困難である。
波形をすべて制御し、位相をそろえて、しかもノイズに
よる不要なラッチ解除が生じないラッチ解除を行なう手
段を実現するのは困難である。
本発明の目的に、ラッチ型スイッチ回路において所定時
間のうちにラッチが自動的に解除されるジョセフソン回
路を提供することにある。
間のうちにラッチが自動的に解除されるジョセフソン回
路を提供することにある。
本発明は、ラッチ回路のスイッチング時間帯においては
インピーダンスが充分大きく、ラッチ回路の負荷として
は無視でき、かつ直流抵抗分としては充分小さくラッチ
回路への供給電流のほとんどを吸い込む能力を有する二
端子回路を上記ラッチ回路と組み合わせｔことを°特徴
とする。
インピーダンスが充分大きく、ラッチ回路の負荷として
は無視でき、かつ直流抵抗分としては充分小さくラッチ
回路への供給電流のほとんどを吸い込む能力を有する二
端子回路を上記ラッチ回路と組み合わせｔことを°特徴
とする。
以下、本発明の一実施例を第２図により説明する。
図の３’ｉ、２５μｍＸ２５μｍの接合面積を有するジ
ョセフソン接合でおる。その最大ジョセフソン電流密度
ｆｌ ｌ ｋ Ａ／ｍ”である。１’、２’は電流供給
端で、４．５ｍＡの定電流を流している。
ョセフソン接合でおる。その最大ジョセフソン電流密度
ｆｌ ｌ ｋ Ａ／ｍ”である。１’、２’は電流供給
端で、４．５ｍＡの定電流を流している。
６′が負荷抵抗でおり、０．６０の抵抗値である。
４’ 、５’が入力ラインである。本発明に基づく補助
回路は、本実施例の場合７のインダクタンス、８の抵抗
よりなる二端子回路である。この二端子回路は、電流供
給・端子に接続されている。インダクタンスｔ！ｌｎＨ
，抵抗は、０．００２０としである。
回路は、本実施例の場合７のインダクタンス、８の抵抗
よりなる二端子回路である。この二端子回路は、電流供
給・端子に接続されている。インダクタンスｔ！ｌｎＨ
，抵抗は、０．００２０としである。
このような回路の動作を説明する。入力端子４−．５１
間に入力がない場合はジョセフソン接合３′が超電導状
態になり、電流はすべて接合間を流れてどこにも電圧が
生じない。所定の入力信号が端子４１ 、 ｓ １間に
流れると、接合に磁界が加わることにより接合は電圧状
態に転移し、端子１’ 、２’間に電圧が生じて負荷に
供給電流の一部が流れる。すなわちこのとき回路がラッ
チする。
間に入力がない場合はジョセフソン接合３′が超電導状
態になり、電流はすべて接合間を流れてどこにも電圧が
生じない。所定の入力信号が端子４１ 、 ｓ １間に
流れると、接合に磁界が加わることにより接合は電圧状
態に転移し、端子１’ 、２’間に電圧が生じて負荷に
供給電流の一部が流れる。すなわちこのとき回路がラッ
チする。
一方、接合が電圧状態に転移する時点では１インダクタ
ンス７、抵抗８の直列回路にはほとんど電流に流れない
が、この直列回路に流れる電流は、ジョセフソン接合３
′と負荷６′の並列抵抗値と、抵抗８の抵抗値の比で決
まる値に向って徐々に増加する。その結果ジョセフソン
接合３′を流れる電流は減少し、その値が最小限界電流
Ｉ−＋−を下回つ九とき、接合に超電導状態に復帰する
。以上のようにして回路の自動ラッチ解除が行なわれる
。
ンス７、抵抗８の直列回路にはほとんど電流に流れない
が、この直列回路に流れる電流は、ジョセフソン接合３
′と負荷６′の並列抵抗値と、抵抗８の抵抗値の比で決
まる値に向って徐々に増加する。その結果ジョセフソン
接合３′を流れる電流は減少し、その値が最小限界電流
Ｉ−＋−を下回つ九とき、接合に超電導状態に復帰する
。以上のようにして回路の自動ラッチ解除が行なわれる
。
以上のような自動ラッチ解除が行なわれる定めには抵抗
８の抵抗値を充分小さくしなければならない。また、ジ
ョセフソン接合３′が超電導状態から電圧状態にスイッ
チングする際のスイッチング時間における二端子回路の
インピーダンス（抵抗８の抵抗値は小さいのでほとんど
インダクタンス７により決まる）ｔＺ、 、電圧状態の
もとのジョセフソン接合３′と負荷抵抗６′との並列イ
ンピーダンスｔＺｏ とすると、二端子回路が接続さｎ
たとこによりスイッチ回路の出力はＺ、／（Ｚ、＋Ｚ、
）倍に減少する。この出力減少を２０％以内におさえる
友めにｉ、Ｚ、／（Ｚ。
８の抵抗値を充分小さくしなければならない。また、ジ
ョセフソン接合３′が超電導状態から電圧状態にスイッ
チングする際のスイッチング時間における二端子回路の
インピーダンス（抵抗８の抵抗値は小さいのでほとんど
インダクタンス７により決まる）ｔＺ、 、電圧状態の
もとのジョセフソン接合３′と負荷抵抗６′との並列イ
ンピーダンスｔＺｏ とすると、二端子回路が接続さｎ
たとこによりスイッチ回路の出力はＺ、／（Ｚ、＋Ｚ、
）倍に減少する。この出力減少を２０％以内におさえる
友めにｉ、Ｚ、／（Ｚ。
＋ＺＯ）≧０．８ニジ、Ｚ、にＺｏの４倍以上でなけれ
ばならない。
ばならない。
Ｐｂ系材料を用いて作製しｔ第２図の回路の特性に以下
の如くでめった。
の如くでめった。
入力を入れると負荷６′の両端に電圧が生じた。
この電圧は、約１５ピコ秒で２．３ｍＶの一定値となっ
た。この状態はかなり長時間保持された。供給電流４．
５ ｍ Ａのうち３．８ ｍ Ａか抵抗６′を流れる。
た。この状態はかなり長時間保持された。供給電流４．
５ ｍ Ａのうち３．８ ｍ Ａか抵抗６′を流れる。
しかる後、供給電流は徐々に７−８の経路へと転送され
友。およそ４００ナノ秒後には、接合３′が超電導状態
へと復帰した。その結果１．５マイクロ秒後には、全供
給電流に再び、接合３′を超電導電流として流れている
ことが確認できた。
友。およそ４００ナノ秒後には、接合３′が超電導状態
へと復帰した。その結果１．５マイクロ秒後には、全供
給電流に再び、接合３′を超電導電流として流れている
ことが確認できた。
このように回路の自動ラッチ解除が行なわれていること
か確認できた。
か確認できた。
３′のスイッチ時間におけるインダクタンスのインピー
ダンスに約１０Ｈ／１５ｐ８： ６５（１であり、負荷
抵抗０．６０の１００倍以上もあり、上記スイッチング
時間に二端子回路７．８に流れる電流分に、はとんど零
と見なせる。
ダンスに約１０Ｈ／１５ｐ８： ６５（１であり、負荷
抵抗０．６０の１００倍以上もあり、上記スイッチング
時間に二端子回路７．８に流れる電流分に、はとんど零
と見なせる。
第２図の実施例は、最も単純な論理回路に適用された例
である。もちろん、他の複雑なラッチ回路にも本発明を
適用することは容易である。ラッチ解除時間も検討の結
果、スイッチ時間の５〜１０倍程度までに短くできる。
である。もちろん、他の複雑なラッチ回路にも本発明を
適用することは容易である。ラッチ解除時間も検討の結
果、スイッチ時間の５〜１０倍程度までに短くできる。
また第２図の回路を用いたジョセフソン集積回路は基本
クロックａＯナノ秒で動作させると直流電源駆動のもと
に安定な論理動作を行う。一般に本発明の自動ラッチ手
段を設けたスイッチ回路を単位回路として集積回路を作
る際には、その回路の自動ラッチに要する時間を、集積
回路をくり返し駆動する呼び出し信号の最４短い時間間
隔以内にしなければならない。
クロックａＯナノ秒で動作させると直流電源駆動のもと
に安定な論理動作を行う。一般に本発明の自動ラッチ手
段を設けたスイッチ回路を単位回路として集積回路を作
る際には、その回路の自動ラッチに要する時間を、集積
回路をくり返し駆動する呼び出し信号の最４短い時間間
隔以内にしなければならない。
第３図は、二端子回路を複数のラッチ型スイッチ回路に
共通に設けた本発明の他の実施例を示す。
共通に設けた本発明の他の実施例を示す。
ジョセフソン接合３１、人力信号線４１、負荷抵抗６１
にひとつのラッチ型スイッチ回路を形成し、ジョセフソ
／接合３２，３３、入力信号線４２゜４３、及び負荷抵
抗６２．６３も同様にそれぞれラッチ型スイッチ回路を
形成する。インダクタンス、抵抗８を直列に接続した二
端子回路は、これら３つのスイッチ回路からそれぞれ出
力干渉防止用のインダクタンス９１，９２．９３を介し
て接続される。スイッチ回路のいずれかひとつ、もしく
は複数個がラッチされても、第２図にて説明したと同様
に電流が徐々に二端子回路に吸収され一ジョセフノン接
合が超電導状態にもどされて自動ラッチ解除が行なわれ
る。
にひとつのラッチ型スイッチ回路を形成し、ジョセフソ
／接合３２，３３、入力信号線４２゜４３、及び負荷抵
抗６２．６３も同様にそれぞれラッチ型スイッチ回路を
形成する。インダクタンス、抵抗８を直列に接続した二
端子回路は、これら３つのスイッチ回路からそれぞれ出
力干渉防止用のインダクタンス９１，９２．９３を介し
て接続される。スイッチ回路のいずれかひとつ、もしく
は複数個がラッチされても、第２図にて説明したと同様
に電流が徐々に二端子回路に吸収され一ジョセフノン接
合が超電導状態にもどされて自動ラッチ解除が行なわれ
る。
以上のとおり本発明によれば、ジョセフソン回路のラッ
チ解除を容易に実現でき、回路の安定性が飛躍的に向上
する効果がある。
チ解除を容易に実現でき、回路の安定性が飛躍的に向上
する効果がある。
第１図に、従来のジョセフソン回路であり、第２図及び
第３図はそれぞれ本発明の実施例である。
第３図はそれぞれ本発明の実施例である。
Claims (1)
- １、両端に直流電流が供給され、内部にふくまれるジョ
セフソン接合が所定の入力信号により超電導状態から電
圧状態に転移してこの状態が保持さｎるラッチ型スイッ
チ回路と、該スイッチ回路と並列に接続され、該スイッ
チ回路のスイッチ時間におけるインピーダンスが没スイ
ッチ回路のラッチ状態におけるインピーダンスより充分
大きなインダクタンスを含み、該ジョセフソン接合に流
れる常電導電流を徐々に吸収して所定時間後に該ジョセ
フソン接合を超電導状態に復帰させる二端子回路とを有
する超電導回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56164193A JPS5866419A (ja) | 1981-10-16 | 1981-10-16 | 超電導回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56164193A JPS5866419A (ja) | 1981-10-16 | 1981-10-16 | 超電導回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5866419A true JPS5866419A (ja) | 1983-04-20 |
Family
ID=15788446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56164193A Pending JPS5866419A (ja) | 1981-10-16 | 1981-10-16 | 超電導回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5866419A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037182A (ja) * | 1983-08-09 | 1985-02-26 | Fujitsu Ltd | 超伝導回路 |
| JPS60254914A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | ジヨセフソンパルス発生回路 |
| EP4120568A1 (en) * | 2021-07-14 | 2023-01-18 | Northrop Grumman Systems Corporation | Superconducting dc switch system |
-
1981
- 1981-10-16 JP JP56164193A patent/JPS5866419A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037182A (ja) * | 1983-08-09 | 1985-02-26 | Fujitsu Ltd | 超伝導回路 |
| JPH0546111B2 (ja) * | 1983-08-09 | 1993-07-13 | Fujitsu Ltd | |
| JPS60254914A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | ジヨセフソンパルス発生回路 |
| JPH0213966B2 (ja) * | 1984-05-31 | 1990-04-05 | Fujitsu Ltd | |
| EP4120568A1 (en) * | 2021-07-14 | 2023-01-18 | Northrop Grumman Systems Corporation | Superconducting dc switch system |
| US11757446B2 (en) | 2021-07-14 | 2023-09-12 | Northrop Grumman Systems Corporation | Superconducting DC switch system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113169264A (zh) | 具有持续和非持续状态的超导开关 | |
| JP2971066B1 (ja) | 超電導単一磁束量子論理回路 | |
| US20190019938A1 (en) | Josephson transmission line for superconducting devices | |
| KR19990028555A (ko) | 디지털 정보에 관한 장치 및 방법 | |
| JP3488663B2 (ja) | 超電導論理ゲート及びランダム・アクセス・メモリ | |
| JPH07307092A (ja) | 非ヒステリシス性超電導２−ポート・ランダム・アクセス・メモリ・セル | |
| US2966598A (en) | Superconductor circuits | |
| JPS5866419A (ja) | 超電導回路 | |
| CA1198484A (en) | Circuit utilizing josephson effect | |
| US4373138A (en) | Hybrid unlatching flip-flop logic element | |
| Gheewala | The josephson technology | |
| JPS5840945U (ja) | ３ジヨセフソン接合直結形分離回路 | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| JPS607692A (ja) | ジヨセフソン双対信号保持回路 | |
| US20220311401A1 (en) | Superconducting output amplifiers with interstage filters | |
| JP2000261307A (ja) | 超伝導ｎｏｒ回路 | |
| US4603265A (en) | Josephson device | |
| Fulton et al. | Josephson junction current-switched logic circuits | |
| Gange | The ryotron—a new cryogenic device | |
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JPH0425640B2 (ja) | ||
| JPH0374051B2 (ja) | ||
| JPH0646516B2 (ja) | ジヨセフソン素子を用いたデコ−ダ回路 | |
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 |