JPS607692A - ジヨセフソン双対信号保持回路 - Google Patents
ジヨセフソン双対信号保持回路Info
- Publication number
- JPS607692A JPS607692A JP58116346A JP11634683A JPS607692A JP S607692 A JPS607692 A JP S607692A JP 58116346 A JP58116346 A JP 58116346A JP 11634683 A JP11634683 A JP 11634683A JP S607692 A JPS607692 A JP S607692A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- josephson
- resistor
- line
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジョセフソン双対信号保持回路、より詳しくは
電流直接注入により動作する抵抗結合型ジョセフソン双
対信号保持回路に関する。
電流直接注入により動作する抵抗結合型ジョセフソン双
対信号保持回路に関する。
ジョセフソン効果を用いたゲート回路は通常ラッチング
動作を行うので、ゲート回路により行われた演算結果を
ラッチ回路に格納した後、ゲート回路を流れる電流を零
レベルに戻し、前記ゲート回路を零電圧状態にリセット
しなければならない。
動作を行うので、ゲート回路により行われた演算結果を
ラッチ回路に格納した後、ゲート回路を流れる電流を零
レベルに戻し、前記ゲート回路を零電圧状態にリセット
しなければならない。
ラッチ回路に格納されたデータは、次のクロック・サイ
クルでゲート電極が立上る時に読み出され、次のサイク
ルの論理演算が始まる。次のサイクルでは論理演算が行
われ、新たなデータのラッチ回路への書き込みが行われ
る。そのため一度読み出したデータは、そのサイクル中
一定のデータ（１か０か）を示すように保持される必要
がある。
クルでゲート電極が立上る時に読み出され、次のサイク
ルの論理演算が始まる。次のサイクルでは論理演算が行
われ、新たなデータのラッチ回路への書き込みが行われ
る。そのため一度読み出したデータは、そのサイクル中
一定のデータ（１か０か）を示すように保持される必要
がある。
第１図は上記の動作を説明するためにゲート電流の時間
変化を示したものである。同図においてＡ点からＢ点ま
での立上りの間に前サイクル中に格納されたデータを読
みとる。Ｃで示された能動領域の終了までの間には論理
演算が進み、痛算結果のｊ井きこみが行われる。その間
前サイクルのデータを保持しておかなければならない。
変化を示したものである。同図においてＡ点からＢ点ま
での立上りの間に前サイクル中に格納されたデータを読
みとる。Ｃで示された能動領域の終了までの間には論理
演算が進み、痛算結果のｊ井きこみが行われる。その間
前サイクルのデータを保持しておかなければならない。
従来、提案されてきた双対信号保持回路には鼠子干渉型
ゲート回路が用いられている。量子干渉型ゲート回路は
、例えば文献アプライド・フィジックス・レター誌（Ａ
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）Ｖｏ
ｗ ３３． Ａ ８− ｐｐ７ｓ１〜７８３を参照すれ
ばわかるように当技術分野では広く知られている。この
ゲート回路では複数個のジョセフソン接合とこれらを電
気的に結合するループ回路で構成され、該ゲート回路へ
の直接の電流注入により、または該ゲート回路の制御線
を流れる入力電流との磁気接合によってスイッチングを
起こす。
ゲート回路が用いられている。量子干渉型ゲート回路は
、例えば文献アプライド・フィジックス・レター誌（Ａ
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）Ｖｏ
ｗ ３３． Ａ ８− ｐｐ７ｓ１〜７８３を参照すれ
ばわかるように当技術分野では広く知られている。この
ゲート回路では複数個のジョセフソン接合とこれらを電
気的に結合するループ回路で構成され、該ゲート回路へ
の直接の電流注入により、または該ゲート回路の制御線
を流れる入力電流との磁気接合によってスイッチングを
起こす。
第２図はジョセフソン双対信号保持回路の従来例を説明
するだめの図で、０１．０２．０３．０４．０５は量子
干渉型ゲート回路で、０６は単一ジョセフソン接合であ
り、また０７はドロッピング抵抗、０８，０９は出力線
、１０はデータを格納している超伝導ループの一部、１
１はゲート電流供給線、１２．１３．１４は負荷抵抗体
を示す。図において０１．０２．０４のゲート回路は磁
気結合により、まだ、０３，０５のゲート回路は、電流
直接注入によりスイッチングをおこす。０３，０５のゲ
ート回路は２人力の積の１倫理を、また、０１．０２．
０４のゲート回路は１人力の和の論理を行う回路である
。ループ１０はゲート回路０１゜０２の制御線ともなっ
ている。
するだめの図で、０１．０２．０３．０４．０５は量子
干渉型ゲート回路で、０６は単一ジョセフソン接合であ
り、また０７はドロッピング抵抗、０８，０９は出力線
、１０はデータを格納している超伝導ループの一部、１
１はゲート電流供給線、１２．１３．１４は負荷抵抗体
を示す。図において０１．０２．０４のゲート回路は磁
気結合により、まだ、０３，０５のゲート回路は、電流
直接注入によりスイッチングをおこす。０３，０５のゲ
ート回路は２人力の積の１倫理を、また、０１．０２．
０４のゲート回路は１人力の和の論理を行う回路である
。ループ１０はゲート回路０１゜０２の制御線ともなっ
ている。
本従来例の動作は、例えば文献ジャーナル・オブ・ソリ
ッドステート・サーキット誌ｒＪｏｕｒｎａｌ ｏｆＳ
ｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕｉｔ） Ｖｏｌ、
５Ｃ−ＩＬ Ａ ６゜ｐｐ１２０１〜１２１０に詳しく
述べられ−Ｃいるので、ここでは、その概略につき簡単
に述べる、。
ッドステート・サーキット誌ｒＪｏｕｒｎａｌ ｏｆＳ
ｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕｉｔ） Ｖｏｌ、
５Ｃ−ＩＬ Ａ ６゜ｐｐ１２０１〜１２１０に詳しく
述べられ−Ｃいるので、ここでは、その概略につき簡単
に述べる、。
超電導ループ１０には２進数゛１・０・に対応するデー
タが貯えられ、ループにサークル電流が流れている時が
、ｊ″１″に、ループに電流が流れていない時が０″に
対応している。今、データ″１“に対応してループ１０
にサークル電流が流れてい凄ゲート電流が立−ヒがると
、ゲート回路０１，０２が電圧状態にスイッチする。そ
の時ゲート回路０１に流れていたゲート電流は、１２の
抵抗体を通り接地へ流れこむ。
タが貯えられ、ループにサークル電流が流れている時が
、ｊ″１″に、ループに電流が流れていない時が０″に
対応している。今、データ″１“に対応してループ１０
にサークル電流が流れてい凄ゲート電流が立−ヒがると
、ゲート回路０１，０２が電圧状態にスイッチする。そ
の時ゲート回路０１に流れていたゲート電流は、１２の
抵抗体を通り接地へ流れこむ。
一方、ゲート回路０２に流れていたゲート電流はゲート
回路０３へ人力され、ゲート回路０３が電圧状態にスイ
ッチし、出力線０８に出力電流が流れる。さらにゲート
電流が上昇すると接合０６が刈ツチングを起こし、ゲー
ト回路０４の制御線へ電流が流れる。しかしながらゲー
ト回路０４には、すでにゲート電流がきれているために
スイッチしない。従って、ゲート回路（）５もスイッチ
せず出力線０９には出力信号は現われない。ゲート回路
０１．０２はラッチング動作をするために一度電圧状態
になるとゲート電流を零にしない限り、超電導状態に復
帰しない。従って、ゲート電流の立上り時にループ１０
に格納されたｌ′のデータを読みとった後は、該サイク
ル中にループ１０の状態が変化しＣも出力線０８，０９
からの信号状態は変ら女い。
回路０３へ人力され、ゲート回路０３が電圧状態にスイ
ッチし、出力線０８に出力電流が流れる。さらにゲート
電流が上昇すると接合０６が刈ツチングを起こし、ゲー
ト回路０４の制御線へ電流が流れる。しかしながらゲー
ト回路０４には、すでにゲート電流がきれているために
スイッチしない。従って、ゲート回路（）５もスイッチ
せず出力線０９には出力信号は現われない。ゲート回路
０１．０２はラッチング動作をするために一度電圧状態
になるとゲート電流を零にしない限り、超電導状態に復
帰しない。従って、ゲート電流の立上り時にループ１０
に格納されたｌ′のデータを読みとった後は、該サイク
ル中にループ１０の状態が変化しＣも出力線０８，０９
からの信号状態は変ら女い。
次に、データ“０“に対応してループＩＯＫ電流が流れ
ていない時はゲート電流が立上ってもゲート回路０１．
．０２の制御線に電流が流れていないためゲート回路０
１，０２はスイッチしない。
ていない時はゲート電流が立上ってもゲート回路０１．
．０２の制御線に電流が流れていないためゲート回路０
１，０２はスイッチしない。
さらに、ゲート電流が上昇して、接合０６がスイッチす
るとゲート回路０４の制御線に盲、流が流れ、該ゲート
回路０４が電圧状態にスイッチする。
るとゲート回路０４の制御線に盲、流が流れ、該ゲート
回路０４が電圧状態にスイッチする。
続いて、ゲート回路０４に流れていたゲー）４流がゲー
ト回路０５に流れ、ゲート回路０５がスイッチし、出力
線０９に出力信号が流れる。一方、ケート回路０２のゲ
ート電流は消滅するため、本サイクル中にループ１０に
サークル電流が流れるようになっても該ゲート回路０２
は、スイッチせず、出力線０８には出力電流は流れない
。
ト回路０５に流れ、ゲート回路０５がスイッチし、出力
線０９に出力信号が流れる。一方、ケート回路０２のゲ
ート電流は消滅するため、本サイクル中にループ１０に
サークル電流が流れるようになっても該ゲート回路０２
は、スイッチせず、出力線０８には出力電流は流れない
。
また、ゲート回路０５はラッチング動作のためゲート電
流が零にならなＩ７′３限り、出力線０９に出力電流が
流れる。
流が零にならなＩ７′３限り、出力線０９に出力電流が
流れる。
以上のように１″゛０″に対応する双対の信号を出力し
、１サイクル中モの田カデータを保持する回路を実現す
る事ができる。しかしながら上貫己の回路には次に示す
ような欠点がある。
、１サイクル中モの田カデータを保持する回路を実現す
る事ができる。しかしながら上貫己の回路には次に示す
ような欠点がある。
その１つは量子干渉型ゲート回路を用Ｉハて本回路を実
現しているだめ、量子干渉型ゲート回路自身のインダク
タンスにより回路の小型化が困硫でル。
現しているだめ、量子干渉型ゲート回路自身のインダク
タンスにより回路の小型化が困硫でル。
る事である。２つめはループ１０に電流が流れていない
状態で、読み出した時、出力線０９に出力電流が流れる
が、該サイクル中にループ１０にサークル電流が流れ出
すと、ゲート回路０１がスイッチングを起こし、出力線
０９の出力電流が変動する可能性がある事で：５る。３
つめ＆よループ１０に１“に対応したサークル・電流が
流れ、それに応じてゲート回路０２がスイッチした場合
に、該回路０２に流れていたゲート電流はゲート回路０
３ばかりでなく、接合０６を通してゲート回路０４の制
御線へも流れ、ゲート回路０４がスイッチするという誤
動作の危険性がある事である。４つめはゲート回路中に
超電導ループが存在し、超電導に転移する際に磁束がト
ラップしやずく、誤８昨する危険性があるという事であ
る。５つめはゲート回＞１５０１、０２．０４とも制御
線を流れる入力成域との磁気結合によりスイッチするた
めデバイス構造に−１咳ゲート回路の上部に利＠腺を設
けねばならず、製造プロセスが座雑になるという点であ
る。
状態で、読み出した時、出力線０９に出力電流が流れる
が、該サイクル中にループ１０にサークル電流が流れ出
すと、ゲート回路０１がスイッチングを起こし、出力線
０９の出力電流が変動する可能性がある事で：５る。３
つめ＆よループ１０に１“に対応したサークル・電流が
流れ、それに応じてゲート回路０２がスイッチした場合
に、該回路０２に流れていたゲート電流はゲート回路０
３ばかりでなく、接合０６を通してゲート回路０４の制
御線へも流れ、ゲート回路０４がスイッチするという誤
動作の危険性がある事である。４つめはゲート回路中に
超電導ループが存在し、超電導に転移する際に磁束がト
ラップしやずく、誤８昨する危険性があるという事であ
る。５つめはゲート回＞１５０１、０２．０４とも制御
線を流れる入力成域との磁気結合によりスイッチするた
めデバイス構造に−１咳ゲート回路の上部に利＠腺を設
けねばならず、製造プロセスが座雑になるという点であ
る。
本発明の目的は」二記のような欠点を除去した電流注入
型のジョセフソン双対４１号保持回路を提供する４善に
ある。
型のジョセフソン双対４１号保持回路を提供する４善に
ある。
本発明によれば、単一もしくは句数詞のジョセフソン接
合、−１：たは複数個の抵抗体と項数個のジョセフソン
接合よりなるジョセフソン回路から構成さｎた集積回路
に８（ρて、第１のゲートは流供給線には第１のジョセ
フソン接合と第１つ抵抗体が並列に接続され、該第１の
ジョセフソン妾合には第１のジョセフソン回路が直列に
ｌｆ８続さｉし、該第１のジョセフソン回路の入力端子
にはデータ入力線が接続され、第２のゲート電流供給線
には第２のジョセフソン回路が接続され、該第２の回路
の出力端子には′ｆＪ１のデータ出力糺１が接続され、
第３のゲート鐵流供給線には第３のジョセフソン回路と
第２の抵抗体と第２のジョセフソン接合が、この順に直
列に接続され、上記第３のジョセフソン回路の出力端子
だけ第３のｌｉ抗体が接続され、上記第２の抵抗体と第
２のジョセフソン接合との接続点には第２のデータ出力
線が接続され、前記第１のジョセフソン回路の出力端子
は抵抗体を介して前記第２及び第３のジョセフソン回路
の入力ジョセフソン接合、またはα数個の抵抗体と護数
個のジョセフソン接合よりなるジョセフソン回路から構
成された集積回路において、第１のゲート電流供給線に
は第１のジョセフソン接合と第１の抵抗体が並列に接続
さり、、該第１のジョセフソン接合には第１のジョセフ
ソン回路が直列に接続され、該第１のジョセフソン回路
の入力端子にはデータ入力線が接続され、上記第１の抵
抗体には遅延線が直列に接続され、第２のゲート電流供
給線には第２のジョセフソン回路が接続され、該第２の
回路の出力端子には第１のデータ出力線が接続され、第
３のゲート電流供給線には第３．第４のジョセフソン回
路が、この順に直列に接続され、第３のジョセフソン回
路の出力端子には、第２の抵抗体が接続され、第４のジ
ョセフソン回路の出力端子には第２のデータ出力線が接
続され、前記第１のジョセフソン回路の出力端子には抵
抗を介して上記第２と第３のジョセフソン回路の入力端
子が並列に接続され、前記遅延線には第４のジョセフソ
ン回路の入力端子が接続された事を特徴とするジョセフ
ソン双対信号保持回路が得られる。
合、−１：たは複数個の抵抗体と項数個のジョセフソン
接合よりなるジョセフソン回路から構成さｎた集積回路
に８（ρて、第１のゲートは流供給線には第１のジョセ
フソン接合と第１つ抵抗体が並列に接続され、該第１の
ジョセフソン妾合には第１のジョセフソン回路が直列に
ｌｆ８続さｉし、該第１のジョセフソン回路の入力端子
にはデータ入力線が接続され、第２のゲート電流供給線
には第２のジョセフソン回路が接続され、該第２の回路
の出力端子には′ｆＪ１のデータ出力糺１が接続され、
第３のゲート鐵流供給線には第３のジョセフソン回路と
第２の抵抗体と第２のジョセフソン接合が、この順に直
列に接続され、上記第３のジョセフソン回路の出力端子
だけ第３のｌｉ抗体が接続され、上記第２の抵抗体と第
２のジョセフソン接合との接続点には第２のデータ出力
線が接続され、前記第１のジョセフソン回路の出力端子
は抵抗体を介して前記第２及び第３のジョセフソン回路
の入力ジョセフソン接合、またはα数個の抵抗体と護数
個のジョセフソン接合よりなるジョセフソン回路から構
成された集積回路において、第１のゲート電流供給線に
は第１のジョセフソン接合と第１の抵抗体が並列に接続
さり、、該第１のジョセフソン接合には第１のジョセフ
ソン回路が直列に接続され、該第１のジョセフソン回路
の入力端子にはデータ入力線が接続され、上記第１の抵
抗体には遅延線が直列に接続され、第２のゲート電流供
給線には第２のジョセフソン回路が接続され、該第２の
回路の出力端子には第１のデータ出力線が接続され、第
３のゲート電流供給線には第３．第４のジョセフソン回
路が、この順に直列に接続され、第３のジョセフソン回
路の出力端子には、第２の抵抗体が接続され、第４のジ
ョセフソン回路の出力端子には第２のデータ出力線が接
続され、前記第１のジョセフソン回路の出力端子には抵
抗を介して上記第２と第３のジョセフソン回路の入力端
子が並列に接続され、前記遅延線には第４のジョセフソ
ン回路の入力端子が接続された事を特徴とするジョセフ
ソン双対信号保持回路が得られる。
さらに、本発明によれば単一もしくは複数個のジョセフ
ソン接合、まだｉｄ複数（固の抵抗体と複数個のジョセ
フソン接合よりなるジョセフソン回路から構成された集
積回路において第１のゲート電流供給線には第１のジョ
セフソン接合と第１の抵抗体が並列に接続され、該第１
のジョセフソン接合には第１のジョセフソン回路が直列
に接続され該第１のジョセフソン回路の入力端子にはデ
ータ入力線が接続され、第２のゲート電流供給線には第
２のジョセフソン回路が接続され、該第２の回路の出力
端子には第１のデータ出力線が接続され第３のゲート電
流供給線には、第３のジョセフソン回路と第４のジョセ
フソン回路がこの順に直列に接続され、上記第３のジョ
セフソン回路の出力端子には第２の抵抗体が接続され、
第４のジョセフソン回路の出力端子には第２のデータ出
力線が接続され、前記第１のジョセフソン回路の出力端
子には第３及び第４の抵抗体を介して前記第２゜第３の
ジョセフソン回路の入力端子に接続され、前記第１の抵
抗体の他端には第２のジョセフソン接合と第４の抵抗体
が並列に接続され、該第４の抵抗体の他端に第４のジョ
セフソン回路の入力端子を接続した小を特徴とするジぢ
セフソン双対信号保持回路が得られる。
ソン接合、まだｉｄ複数（固の抵抗体と複数個のジョセ
フソン接合よりなるジョセフソン回路から構成された集
積回路において第１のゲート電流供給線には第１のジョ
セフソン接合と第１の抵抗体が並列に接続され、該第１
のジョセフソン接合には第１のジョセフソン回路が直列
に接続され該第１のジョセフソン回路の入力端子にはデ
ータ入力線が接続され、第２のゲート電流供給線には第
２のジョセフソン回路が接続され、該第２の回路の出力
端子には第１のデータ出力線が接続され第３のゲート電
流供給線には、第３のジョセフソン回路と第４のジョセ
フソン回路がこの順に直列に接続され、上記第３のジョ
セフソン回路の出力端子には第２の抵抗体が接続され、
第４のジョセフソン回路の出力端子には第２のデータ出
力線が接続され、前記第１のジョセフソン回路の出力端
子には第３及び第４の抵抗体を介して前記第２゜第３の
ジョセフソン回路の入力端子に接続され、前記第１の抵
抗体の他端には第２のジョセフソン接合と第４の抵抗体
が並列に接続され、該第４の抵抗体の他端に第４のジョ
セフソン回路の入力端子を接続した小を特徴とするジぢ
セフソン双対信号保持回路が得られる。
以下、本発明を図面を用いて説明する。
第３図は本発明の第１の発明の一実施例を説明する為の
図で、２０．２１は臨界電流値■、。、Ｉ、１のジョセ
フソン接合、２２．２３．２４は臨界電流値、２Ｉ、。
図で、２０．２１は臨界電流値■、。、Ｉ、１のジョセ
フソン接合、２２．２３．２４は臨界電流値、２Ｉ、。
２Ｌｓ 、２１１４であるジョセフソン回路、２５．２
６．２７゜２８、２９は抵抗値ｒｌｌｌ ｒ１２１ ｒ
１３１ ｒ１４１ ｒ１５の抵抗体、３０゜３１は抵抗
値ＲＬの負荷抵抗体３２．３３．３４はゲート電流Ｉｖ
ｈ公の供給線、３５は入力線、３６．３７は出力線であ
る。第４図は２２．２３．２４のジョセフソン回路の回
路図とその制御特性で、第４図（ａ）は２２のジョセフ
ソン回路の等何回路を示す。図において４０、４．１．
４２はジョセフソン接合、４３．４４は抵抗値ｒｏ＋ｒ
ｏの抵抗体、４５はゲート電流供給線、４６は入力線、
４７は出力線、４８はゲート心流流出線である。本回路
は例えば文献アプライド、フィジックスレター誌（Ａｐ
ｐｌ ｉｅｄ Ｊｊｈｙｓｉｃｓ’ Ｌｅｔ ｔｅｒｓ
）Ｖｏｌ、 ４０゜＆ ８． ｐｐ７４１〜７４４を参
照すればわかるように当技術分野では広く知ら、れてい
る。接合、４０．４］、、 ４２の臨界電流値を■。、
Ｉｏ−Ｉ。とすると、本回路の臨界電流値は２工。と
なり、その制御特性は第４図（Ｃ）に示され、斜線部は
本回路の電圧状態の領域を示す。
６．２７゜２８、２９は抵抗値ｒｌｌｌ ｒ１２１ ｒ
１３１ ｒ１４１ ｒ１５の抵抗体、３０゜３１は抵抗
値ＲＬの負荷抵抗体３２．３３．３４はゲート電流Ｉｖ
ｈ公の供給線、３５は入力線、３６．３７は出力線であ
る。第４図は２２．２３．２４のジョセフソン回路の回
路図とその制御特性で、第４図（ａ）は２２のジョセフ
ソン回路の等何回路を示す。図において４０、４．１．
４２はジョセフソン接合、４３．４４は抵抗値ｒｏ＋ｒ
ｏの抵抗体、４５はゲート電流供給線、４６は入力線、
４７は出力線、４８はゲート心流流出線である。本回路
は例えば文献アプライド、フィジックスレター誌（Ａｐ
ｐｌ ｉｅｄ Ｊｊｈｙｓｉｃｓ’ Ｌｅｔ ｔｅｒｓ
）Ｖｏｌ、 ４０゜＆ ８． ｐｐ７４１〜７４４を参
照すればわかるように当技術分野では広く知ら、れてい
る。接合、４０．４］、、 ４２の臨界電流値を■。、
Ｉｏ−Ｉ。とすると、本回路の臨界電流値は２工。と
なり、その制御特性は第４図（Ｃ）に示され、斜線部は
本回路の電圧状態の領域を示す。
第４図（ｂ）の回路は、２３．２４のジョセフソン回路
の等価回路で、第４図（ａ）の回路より４２の接合と４
４の抵抗体を除いたもので入出力分離はとれないが、動
作マージンは広がる。第４図（ｄ）にその制御特性を示
す。縦線部が本回路の電圧状態の領域である。これらの
回路はゲート′北流が印加されている状態で入力信号が
入ってくると電圧状態にスイッチするという動作を行う
。該回路を用いた第１の実施例の動作は以下の如くであ
る。ゲート電流Ｉｇ＋ｅＩｇ２及びＩｇｉが立上りの状
態で、かつＩｇ□＜１１ｏ 、Ｉ ｇｓ ＜Ｉｎである
時、データ１に対応する信号が入力線３４より入力され
るとジョセフソン回路２２がスイッチし、抵抗体２５．
２６．２７に電流が流れる。抵抗体２５に流れた電流は
接地に流れこみ、抵抗体２６．２７に流れた電流はジョ
セフソン回路２３．２４に入力される。この結果、ジョ
セフソン回路２３．２４が電圧状態にスイッチし、ゲー
ト電流Ｉｇｚは負荷抵抗体３０を通って出力線３６へ出
力電流として流れ、ゲート電流Ｉｇｘは抵抗体２８を通
って接地へ流れる。従って、接合２１のゲート電流は消
滅し、出力線３７には出力電流は現われない。さらにＩ
ｇ□が上昇し、接合２０がスイッチしてもジョセフソン
回路２３．２４は電圧状態にラッチされているので、前
記出力状態は本すイクル中保持される。
の等価回路で、第４図（ａ）の回路より４２の接合と４
４の抵抗体を除いたもので入出力分離はとれないが、動
作マージンは広がる。第４図（ｄ）にその制御特性を示
す。縦線部が本回路の電圧状態の領域である。これらの
回路はゲート′北流が印加されている状態で入力信号が
入ってくると電圧状態にスイッチするという動作を行う
。該回路を用いた第１の実施例の動作は以下の如くであ
る。ゲート電流Ｉｇ＋ｅＩｇ２及びＩｇｉが立上りの状
態で、かつＩｇ□＜１１ｏ 、Ｉ ｇｓ ＜Ｉｎである
時、データ１に対応する信号が入力線３４より入力され
るとジョセフソン回路２２がスイッチし、抵抗体２５．
２６．２７に電流が流れる。抵抗体２５に流れた電流は
接地に流れこみ、抵抗体２６．２７に流れた電流はジョ
セフソン回路２３．２４に入力される。この結果、ジョ
セフソン回路２３．２４が電圧状態にスイッチし、ゲー
ト電流Ｉｇｚは負荷抵抗体３０を通って出力線３６へ出
力電流として流れ、ゲート電流Ｉｇｘは抵抗体２８を通
って接地へ流れる。従って、接合２１のゲート電流は消
滅し、出力線３７には出力電流は現われない。さらにＩ
ｇ□が上昇し、接合２０がスイッチしてもジョセフソン
回路２３．２４は電圧状態にラッチされているので、前
記出力状態は本すイクル中保持される。
次に、データ″′０“に対応して入力線３５に電流が流
れていない時、ゲート電流Ｉ ｇｘ、Ｉ ｇｓの立上り
時にジョセフソン回路２２はスイッチせず、Ｉｇ＋＞
Ｉ １１− Ｉ ｇｓ ＞ １１２となるまでゲート電
流が上昇すると、ジョセフソン接合２０．２１が電圧状
態にスイッチする。従って、Ｉｇｓは抵抗体２５を通っ
て接地に流れ、ジョセフソン回路２２のゲート電流は消
滅する。まだ、Ｉｇｉは抵抗体２８．２９負荷抵抗体３
１のそれぞれの抵抗値に従って分配され、出力線３７へ
流れる。ジョセフソン回路２３には、入力電流が流れて
とないのでスイッチせず、出力線３６には出力電流は現
われない。このサイクル中に入力線３５に電流が流れて
きても、ジョセフソン回路２２にはゲート電流が流れて
とないので、スイッチせず、従ってジョセフソン回路２
４もスイッチせず、このサイクル中出刃線３６．３７の
出力の状態は保持される６ パラメータは次の設計ルールに従って設計すればよい。
れていない時、ゲート電流Ｉ ｇｘ、Ｉ ｇｓの立上り
時にジョセフソン回路２２はスイッチせず、Ｉｇ＋＞
Ｉ １１− Ｉ ｇｓ ＞ １１２となるまでゲート電
流が上昇すると、ジョセフソン接合２０．２１が電圧状
態にスイッチする。従って、Ｉｇｓは抵抗体２５を通っ
て接地に流れ、ジョセフソン回路２２のゲート電流は消
滅する。まだ、Ｉｇｉは抵抗体２８．２９負荷抵抗体３
１のそれぞれの抵抗値に従って分配され、出力線３７へ
流れる。ジョセフソン回路２３には、入力電流が流れて
とないのでスイッチせず、出力線３６には出力電流は現
われない。このサイクル中に入力線３５に電流が流れて
きても、ジョセフソン回路２２にはゲート電流が流れて
とないので、スイッチせず、従ってジョセフソン回路２
４もスイッチせず、このサイクル中出刃線３６．３７の
出力の状態は保持される６ パラメータは次の設計ルールに従って設計すればよい。
Ｉ ｇｓ ＞ Ｌｏ ・・・・・・・・・・・・・・・
・・・■１１１＜Ｉ ｇ３＜ ２１１４ ・・・・・・
・・・・・・・・・・・・０１ｇ２〈２■Ｉ３ ・・・
・・・・・・・・・・・・・■” Ｉ１２＜ ＩＩＯ＜
２Ｉｔ２ ３ ・・・・・・・・・・・・・・・・・・■”” ”
Ｌｏ ＞ ｉｔ、Ｉ・・・・・・・・・・・・・・・
・・・■ｒｎ ｒｌｌ 十ｒｓｔｆｓ＋ｒ＋２ｒ１ｓル
ール■はデータ″０“の時、接合２０がスイッチする条
件、ルール■はデータ゛０“の時、接合２１がスイッチ
し、ジョセフソン回路２４がスイッチしない条件、ルー
ル■はデータ１０“の時、ジョセフソン回路２３がスイ
ッチしない条件、ルール■はデータ′０＃の時ジョセフ
ソン回路２２が接合２０よりはやくスイッチせず、デー
タ゛１“の時ジョセフソン回路２２がスイッチ１ｌｌｉ
Ｊ能と々る条件、ルール■■はデータ゛１“の時、ゲー
ト１流が立上り接合２０ヲスイツチする前にジョセフソ
ン回路２２．２３をスイッチする条件、ルール■は接合
２０が接合２１よりはやくスイッチする条件である。
・・・■１１１＜Ｉ ｇ３＜ ２１１４ ・・・・・・
・・・・・・・・・・・・０１ｇ２〈２■Ｉ３ ・・・
・・・・・・・・・・・・・■” Ｉ１２＜ ＩＩＯ＜
２Ｉｔ２ ３ ・・・・・・・・・・・・・・・・・・■”” ”
Ｌｏ ＞ ｉｔ、Ｉ・・・・・・・・・・・・・・・
・・・■ｒｎ ｒｌｌ 十ｒｓｔｆｓ＋ｒ＋２ｒ１ｓル
ール■はデータ″０“の時、接合２０がスイッチする条
件、ルール■はデータ゛０“の時、接合２１がスイッチ
し、ジョセフソン回路２４がスイッチしない条件、ルー
ル■はデータ１０“の時、ジョセフソン回路２３がスイ
ッチしない条件、ルール■はデータ′０＃の時ジョセフ
ソン回路２２が接合２０よりはやくスイッチせず、デー
タ゛１“の時ジョセフソン回路２２がスイッチ１ｌｌｉ
Ｊ能と々る条件、ルール■■はデータ゛１“の時、ゲー
ト１流が立上り接合２０ヲスイツチする前にジョセフソ
ン回路２２．２３をスイッチする条件、ルール■は接合
２０が接合２１よりはやくスイッチする条件である。
例えば、ｒｌｌ −ｒ１２− ｒ１３− ｒ１４−几Ｌ
ｒ、５ ＜＜ −： ｋＬｏ−３１１＋ −２Ｉ＋ｔ
−３１１３−３ｉ１４と各パラメータを選び接合２０の
リーク電流を考慮すると、工ｇ１．■ｇ２゜広い範囲に
わたって本回路は正しくσ４ｊ 仰する。
ｒ、５ ＜＜ −： ｋＬｏ−３１１＋ −２Ｉ＋ｔ
−３１１３−３ｉ１４と各パラメータを選び接合２０の
リーク電流を考慮すると、工ｇ１．■ｇ２゜広い範囲に
わたって本回路は正しくσ４ｊ 仰する。
上記の説明かられかるように本実施例によれば入力デー
タ゛１″に対応し、出力線３６に出力が現われ、”０＃
に対応して出力線３７Ｊ／ｒニー出力が現われ、その出
力状態を１サイクル中保持してセく双対言合保持回路を
実現できる。さらに本口、ｌ！８は抵抗体とジョセフソ
ン妾合のみ（でより構成されており、小型化が可能であ
る事、磁束トラップにより誤動作する危険性がない事、
磁気結合する制ｒＲ線が不必要なので、製造プロセス工
程に：ｖ、Ｒらす事ができるなどの利点をもつ。
タ゛１″に対応し、出力線３６に出力が現われ、”０＃
に対応して出力線３７Ｊ／ｒニー出力が現われ、その出
力状態を１サイクル中保持してセく双対言合保持回路を
実現できる。さらに本口、ｌ！８は抵抗体とジョセフソ
ン妾合のみ（でより構成されており、小型化が可能であ
る事、磁束トラップにより誤動作する危険性がない事、
磁気結合する制ｒＲ線が不必要なので、製造プロセス工
程に：ｖ、Ｒらす事ができるなどの利点をもつ。
第５図は本発明の第２の発明の一実施例を説明するだめ
の図？”、５０は臨界電流値丁、。のジョセフソン接合
で、５１．５２．５３．５４は第４図に示すジョセフソ
ン回路で臨界電流値は２１２．、２ Ｉ２□、 ２ Ｉ
２Ｂ 、２Ｉ２４５５、５６．５７．５８は抵抗値ｒ２
１ ’２２ ｒ２’ｌ Ｉ’２４の抵抗体、５９６０は
抵抗値ＲＬの負荷抵抗体、６１．、６２．６３はゲート
電流ＩｇＩ、１ｇ２．１ｇ３の供給線、６４ｆｄ入力線
、６５．６６は出力線であり、６７＆よ遅延線である。
の図？”、５０は臨界電流値丁、。のジョセフソン接合
で、５１．５２．５３．５４は第４図に示すジョセフソ
ン回路で臨界電流値は２１２．、２ Ｉ２□、 ２ Ｉ
２Ｂ 、２Ｉ２４５５、５６．５７．５８は抵抗値ｒ２
１ ’２２ ｒ２’ｌ Ｉ’２４の抵抗体、５９６０は
抵抗値ＲＬの負荷抵抗体、６１．、６２．６３はゲート
電流ＩｇＩ、１ｇ２．１ｇ３の供給線、６４ｆｄ入力線
、６５．６６は出力線であり、６７＆よ遅延線である。
本実施例の動作は以下に示すＣ，ｌＩ ＜である。
ゲート電流Ｉｇ＋、Ｉｇ２の立」ユリ時にデータ″１″
に対応して入力線６４ニ入力信号が人力されるとジョセ
フソン回路５１がスイッチし、ジョセフソン回路５２．
５３．５４にゲート電流Ｉｇ＋が入力信号として流れる
。ここでＩ２１−Ｉ２２− Ｉ２．’ｌと選べば、はぼ
等しい大きさの電流が該回路５２．５３．５４に入力さ
れる事になる１、シかしながらジョセフソン回路５４へ
の入力線には遅延Ｉ腺がはいっているのでジョセフソン
回路５２．５３が５４より先にスイッチする。その結果
ジョセフソン回路５４のゲート電流は消滅し、該回路５
４はスイッチしない。
に対応して入力線６４ニ入力信号が人力されるとジョセ
フソン回路５１がスイッチし、ジョセフソン回路５２．
５３．５４にゲート電流Ｉｇ＋が入力信号として流れる
。ここでＩ２１−Ｉ２２− Ｉ２．’ｌと選べば、はぼ
等しい大きさの電流が該回路５２．５３．５４に入力さ
れる事になる１、シかしながらジョセフソン回路５４へ
の入力線には遅延Ｉ腺がはいっているのでジョセフソン
回路５２．５３が５４より先にスイッチする。その結果
ジョセフソン回路５４のゲート電流は消滅し、該回路５
４はスイッチしない。
従って、出力線６５には出力電流が流れ出力線６６には
出力電流（は現われない。ゲート電流Ｉｇ＋かさらに上
昇し１肖＞Ｔ２Ｏ１てなるとジョセフソン接合５０がス
イッチし、ジョセフソン回路５４に入力さ縣が、該回路
５４はゲート電流が流れて１ハ々いのでスイッチしなＩ
７−１゜また、ジョセフソン回：：洛５１．５２５３は
電圧状態にラッチされているので、１サイクル中本出力
状態は保持される事になる。
出力電流（は現われない。ゲート電流Ｉｇ＋かさらに上
昇し１肖＞Ｔ２Ｏ１てなるとジョセフソン接合５０がス
イッチし、ジョセフソン回路５４に入力さ縣が、該回路
５４はゲート電流が流れて１ハ々いのでスイッチしなＩ
７−１゜また、ジョセフソン回：：洛５１．５２５３は
電圧状態にラッチされているので、１サイクル中本出力
状態は保持される事になる。
次に、データ゛０“に対応して入力ＩＮ号が現われない
場合には、第１の発明の一実１亀列と同様にジョセフソ
ン接合５０がスイッチし、続・ハてジョセフソン回路５
４がスイッチする。）？−ト電流１ｇ２は抵抗値ｒ２．
Ｒ１・の比で分配され、一方は抵抗体５８を通って接地
へ流れこみ、北方は貴簡抵抗体全通り出力線６６に流れ
る。ジョセフソン回路５２には入力電流が流れないので
出力線６５には出力・４流は現われない。また、ジョセ
フソン回路５１へのゲート電流は消滅しており、本サイ
クル中入力線６４へ入力電流が流れても該回路５１はス
イッチしない。従って、出力線６５．６６の出力・電流
は本すイクル中保持される事になる。
場合には、第１の発明の一実１亀列と同様にジョセフソ
ン接合５０がスイッチし、続・ハてジョセフソン回路５
４がスイッチする。）？−ト電流１ｇ２は抵抗値ｒ２．
Ｒ１・の比で分配され、一方は抵抗体５８を通って接地
へ流れこみ、北方は貴簡抵抗体全通り出力線６６に流れ
る。ジョセフソン回路５２には入力電流が流れないので
出力線６５には出力・４流は現われない。また、ジョセ
フソン回路５１へのゲート電流は消滅しており、本サイ
クル中入力線６４へ入力電流が流れても該回路５１はス
イッチしない。従って、出力線６５．６６の出力・電流
は本すイクル中保持される事になる。
本回路を正しく動作させるためには、工ｇｓ＋ Ｉ ｇ
２Ｉｇｇの最大値−Ｉ ｆＺ’＋ 、Ｉ 鱈、Ｉ ＨＥ
及び池の回路パラメータは次の設ｉｌｌルールに従って
設計すればよい。
２Ｉｇｇの最大値−Ｉ ｆＺ’＋ 、Ｉ 鱈、Ｉ ＨＥ
及び池の回路パラメータは次の設ｉｌｌルールに従って
設計すればよい。
Ｉｇｌ＞Ｌｏ ・・・・・・・・・・・・■ＴＩ、４〈
Ｉ ｇｓ ＜ ２ Ｉ ２４ ・・・・・・・・・・・
・・・０１ｇ３ ＜ ２ Ｉｚ３ ・・・・・・・・・
・・・・［相］■ｇ２＜ ２ Ｉ２２ ・・・・・・・
・・・・・・・■Ｉ２１ ＜Ｉ２１１＜ ２ Ｉ２１
−”−−・・＠ルール■けデータ゛（）“の時、接合５
ｏがスイッチする条件、ルール■はジョセフソン回路５
４がデータ゛０″の時スイッチ可能な条件、ルール■０
はジョセフソン回”烙５３．５２がデータ’１１″の時
スイッチしない条件、ルールΦはデータ゛ｏ〃の時、ジ
ョセフソン回路５１が接合５０よりよりはやくスイッチ
せず、データ”１〃の時ジョセフソン回路５１がスイッ
チ可能となる条件、ルール００はジョセフソン回路５１
がスイッチしたらジョセフソン回路５２．５３が、続い
てスイッチする条件、ルール［Ｆ］は接合刃がスイッチ
した時ジョセフソン回路５４がスイッチ可能な条件であ
る。
Ｉ ｇｓ ＜ ２ Ｉ ２４ ・・・・・・・・・・・
・・・０１ｇ３ ＜ ２ Ｉｚ３ ・・・・・・・・・
・・・・［相］■ｇ２＜ ２ Ｉ２２ ・・・・・・・
・・・・・・・■Ｉ２１ ＜Ｉ２１１＜ ２ Ｉ２１
−”−−・・＠ルール■けデータ゛（）“の時、接合５
ｏがスイッチする条件、ルール■はジョセフソン回路５
４がデータ゛０″の時スイッチ可能な条件、ルール■０
はジョセフソン回”烙５３．５２がデータ’１１″の時
スイッチしない条件、ルールΦはデータ゛ｏ〃の時、ジ
ョセフソン回路５１が接合５０よりよりはやくスイッチ
せず、データ”１〃の時ジョセフソン回路５１がスイッ
チ可能となる条件、ルール００はジョセフソン回路５１
がスイッチしたらジョセフソン回路５２．５３が、続い
てスイッチする条件、ルール［Ｆ］は接合刃がスイッチ
した時ジョセフソン回路５４がスイッチ可能な条件であ
る。
例えば、’２１− Ｉ２２−Ｉ２１１−Ｉ１４− ＲＴ
、＋ Ｉ２０−２１２１−９ Ｉ２２−９１２３−９
Ｉ ２４と各パラメータを選び、接合５ｏのリーク電流
を考慮すると、’ｇ＋ ＊ ■ｇｚ ＋ Ｉｇｓは、Ｉ
２０ ＜■ｇ＋ ＜ ’３汁込工 ３ｒ２゜ ÷Ｉｕ＜ Ｉｇｓ ＜ ２Ｉ２ｓ 、Ｉｊｋ ＜ ２Ｉ
２２ 、 Ｉｇ＋／Ｉ２ｏ＜ＩＪｆ％ｂｚという広い範
囲にわたって本回路は正しく動作する。
、＋ Ｉ２０−２１２１−９ Ｉ２２−９１２３−９
Ｉ ２４と各パラメータを選び、接合５ｏのリーク電流
を考慮すると、’ｇ＋ ＊ ■ｇｚ ＋ Ｉｇｓは、Ｉ
２０ ＜■ｇ＋ ＜ ’３汁込工 ３ｒ２゜ ÷Ｉｕ＜ Ｉｇｓ ＜ ２Ｉ２ｓ 、Ｉｊｋ ＜ ２Ｉ
２２ 、 Ｉｇ＋／Ｉ２ｏ＜ＩＪｆ％ｂｚという広い範
囲にわたって本回路は正しく動作する。
上記の説明かられかるように本実施例によれば、入力デ
ータ１１“に対応して出力線６５に出方が現われ、０″
に対応して出力線６６に出力が現われ、その出力状態を
１サイクル中保持しておく双対信号保持回路を実現でき
る。さらに、本回路は抵抗体とジョセフソン接合のみに
より構成されており小型化が可能である事、磁束トラッ
プにより誤動作する危険性がない事、磁気結合する制御
線が不必要なため、製造工程を減らす事ができる等の利
点をもつ。
ータ１１“に対応して出力線６５に出方が現われ、０″
に対応して出力線６６に出力が現われ、その出力状態を
１サイクル中保持しておく双対信号保持回路を実現でき
る。さらに、本回路は抵抗体とジョセフソン接合のみに
より構成されており小型化が可能である事、磁束トラッ
プにより誤動作する危険性がない事、磁気結合する制御
線が不必要なため、製造工程を減らす事ができる等の利
点をもつ。
第６図は本発明の第３の発明の一実施例を説明するため
の図で、７０．７１は臨界電流値Ｉ３ｏ、 Ｉｓ＋のジ
ョセフソン接合、７２．７３．７４．７５は臨界電流値
２Ｉ３２−２■３１１．２Ｉあ、２Ｉ、、であるジョセ
フソン回路で７６、７７、７８．７９．８０は抵抗値ｒ
３１ ｒ３２ ｒｓＲｒｓ＜ ｒｓｓをもつ抵抗体８１
．８２は抵抗値Ｒｒ、の負荷抵抗体、８３．８４を却ｙ ８５はゲート電流Ｉｇ＋ ＋ 工ｇ２の供給線、８６は
入力線８７、８８は出力線である。本実施例の動作は以
下の如くである。
の図で、７０．７１は臨界電流値Ｉ３ｏ、 Ｉｓ＋のジ
ョセフソン接合、７２．７３．７４．７５は臨界電流値
２Ｉ３２−２■３１１．２Ｉあ、２Ｉ、、であるジョセ
フソン回路で７６、７７、７８．７９．８０は抵抗値ｒ
３１ ｒ３２ ｒｓＲｒｓ＜ ｒｓｓをもつ抵抗体８１
．８２は抵抗値Ｒｒ、の負荷抵抗体、８３．８４を却ｙ ８５はゲート電流Ｉｇ＋ ＋ 工ｇ２の供給線、８６は
入力線８７、８８は出力線である。本実施例の動作は以
下の如くである。
ゲート電流Ｉｇ＋−Ｉｇｔ、Ｉｇｓの立上り時に入力線
８６にデータ喚１〃に対応して入力信号が入力されると
ジョセフソン回路７２がスイッチし、ジョセフソン回路
７３．７４及び接合ｎＫｒｔ流が流れ、ジョセフソン回
路７３．７４が電圧状態にスイッチする。接合７１はそ
の時の電流ではスイッチしない様に選べばジョセフソン
回路７５へは入力は入らない。この結果出力線８７へ出
力電流が流れる。つづいてＩｇｓが上昇して接合７０を
スイッチし、接合７１をスイッチ消滅しているため、該
回路７５はスイッチせず、出力線８８には出力電流は現
われない。ここでジョセフソン回路７２．７３．７４接
合７０．７１は電圧状態にラッチされているため、本サ
イクル中この出力状態は保持される。
８６にデータ喚１〃に対応して入力信号が入力されると
ジョセフソン回路７２がスイッチし、ジョセフソン回路
７３．７４及び接合ｎＫｒｔ流が流れ、ジョセフソン回
路７３．７４が電圧状態にスイッチする。接合７１はそ
の時の電流ではスイッチしない様に選べばジョセフソン
回路７５へは入力は入らない。この結果出力線８７へ出
力電流が流れる。つづいてＩｇｓが上昇して接合７０を
スイッチし、接合７１をスイッチ消滅しているため、該
回路７５はスイッチせず、出力線８８には出力電流は現
われない。ここでジョセフソン回路７２．７３．７４接
合７０．７１は電圧状態にラッチされているため、本サ
イクル中この出力状態は保持される。
次にデータ′″０″に対応して入力信号が現われない場
合にはジョセフソン接合７０がスイッチし、続いて接合
７１がスイッチしてジョセフソン回路７５に入力電流が
流れ、該回路がスイッチする。ゲート電流Ｉｇ２は抵抗
値ｒ３４．Ｒｔ、の比で分配され、一方は抵抗体８０ヲ
通って接地へ流れこみ、他方ｄ荷抵抗体を通り出力線に
流れる。出力線８７にはジョセフソン回路７３がスイッ
チしないため、出力電流は現われない。この時点でジョ
セフソン回路７２のゲート電流は消滅しているだめ、本
サイクル中に入力線８６に入力電流が流れてきても該回
路７２はスイッチしない。
合にはジョセフソン接合７０がスイッチし、続いて接合
７１がスイッチしてジョセフソン回路７５に入力電流が
流れ、該回路がスイッチする。ゲート電流Ｉｇ２は抵抗
値ｒ３４．Ｒｔ、の比で分配され、一方は抵抗体８０ヲ
通って接地へ流れこみ、他方ｄ荷抵抗体を通り出力線に
流れる。出力線８７にはジョセフソン回路７３がスイッ
チしないため、出力電流は現われない。この時点でジョ
セフソン回路７２のゲート電流は消滅しているだめ、本
サイクル中に入力線８６に入力電流が流れてきても該回
路７２はスイッチしない。
また、ジョセフソン回路７５．ジョセフソン接合７０は
電圧状態にラッチされている為、本サイクル中この出力
状態は保持される。
電圧状態にラッチされている為、本サイクル中この出力
状態は保持される。
本回路を正しく動作させるだめには、Ｉｇｔ、ＩＦＭり
は次の設計ルールに従って設計すればよい。
は次の設計ルールに従って設計すればよい。
Ｉ ｇ？ ＞ Ｉ ３ｏ ・・・・・・・・・・・・・
・・［相］了Ｉ ｓ＊ ＜ Ｉ ｇ？ ＜ ２ Ｉ ３
５ ・・・・・・・・・・・・・・・ＯＩ ｇｚ ＜２
Ｉ、３ ・・・・・・・・・・・−・・・［株］’
ｇｓ ＜２ ｌ３４ ・・・・・・・・・・・・・・・
［相］了Ｉｓｏ＜ Ｉ９＋ ＜ ■ｇ＋ ・・・・・・
・・・・・・・・・■−Ｉ、２（Ｉ、。＜２Ｌ２ ・・
・・・・・・・・・・・・・＠ルールＯはデータ゛ｏ″
の時接合７ｏがスイッチする条件、ルールＯはジョセフ
ソン回路７５がデータ゛０″の時スイッチ可能な条件、
ルール■［相］はジョセフソン回路７３．７４がデータ
“０″の時スイッチしない条件、ルールのは接合７１が
データゝ０＃の時スイッチしてデータ１ドの時スイッチ
しない条件、ルール■はデータ“０“の時、ジョセフソ
ン回路７２が接合７０よりはやくスイッチせず、データ
゛１“の時ジョセフソン回路７２がスイッチ可能となる
条件、ルール［株］のはデータ１１“の時ジョセフソン
回路７２がスイッチした後、Ｉｇ＋が上昇し、接合７０
ヲスイツチするより１叶やくジョセフソン回路７３．７
４がスイッチする条件、ルール■は接合７０が、スイッ
チした時ジョセフソン回路７５がスイッチ可能である条
件である。
・・［相］了Ｉ ｓ＊ ＜ Ｉ ｇ？ ＜ ２ Ｉ ３
５ ・・・・・・・・・・・・・・・ＯＩ ｇｚ ＜２
Ｉ、３ ・・・・・・・・・・・−・・・［株］’
ｇｓ ＜２ ｌ３４ ・・・・・・・・・・・・・・・
［相］了Ｉｓｏ＜ Ｉ９＋ ＜ ■ｇ＋ ・・・・・・
・・・・・・・・・■−Ｉ、２（Ｉ、。＜２Ｌ２ ・・
・・・・・・・・・・・・・＠ルールＯはデータ゛ｏ″
の時接合７ｏがスイッチする条件、ルールＯはジョセフ
ソン回路７５がデータ゛０″の時スイッチ可能な条件、
ルール■［相］はジョセフソン回路７３．７４がデータ
“０″の時スイッチしない条件、ルールのは接合７１が
データゝ０＃の時スイッチしてデータ１ドの時スイッチ
しない条件、ルール■はデータ“０“の時、ジョセフソ
ン回路７２が接合７０よりはやくスイッチせず、データ
゛１“の時ジョセフソン回路７２がスイッチ可能となる
条件、ルール［株］のはデータ１１“の時ジョセフソン
回路７２がスイッチした後、Ｉｇ＋が上昇し、接合７０
ヲスイツチするより１叶やくジョセフソン回路７３．７
４がスイッチする条件、ルール■は接合７０が、スイッ
チした時ジョセフソン回路７５がスイッチ可能である条
件である。
例えば、ｒ３＋ ”−ｒ ３２ ”” ｒ！＋３− ｒ
ｓ４− ｒ３５−凡Ｌ ｌ３０− Ｉｎ１−”３２−３
Ｉｎ、−３Ｌ４−３ Ｉ３！ｌと各パラメータを選び
、また接合３０のリーク電流を考慮すると、Ｉ ｇ＠
＊ ’ ｇ２＜ ２■ｓｓ ｅＩｇ２＜２Ｉｓ２とＬ／
”＞ 広’／’ｆｌＩｌ 囲Ｋ Ｉ）ｋ −、） で本
回路は正しく動作する。
ｓ４− ｒ３５−凡Ｌ ｌ３０− Ｉｎ１−”３２−３
Ｉｎ、−３Ｌ４−３ Ｉ３！ｌと各パラメータを選び
、また接合３０のリーク電流を考慮すると、Ｉ ｇ＠
＊ ’ ｇ２＜ ２■ｓｓ ｅＩｇ２＜２Ｉｓ２とＬ／
”＞ 広’／’ｆｌＩｌ 囲Ｋ Ｉ）ｋ −、） で本
回路は正しく動作する。
上記の説明かられかるように本−１４ｊ・：１１例によ
れば入力データ゛１“に対応して出力線８７に出力が現
現われ、０＃に対応して出力線部に出力が現われ、その
出力状態を１サイクル中保持してオく１、双対信号保持
回路を実現できる。さらに本回路は抵抗体とジョセフソ
ン接合のみにより構成されており、小型化が可能である
事、磁束トラップにより誤動作する危険性がない事、磁
気結合する制御線が必要なため、製造工８を減らす事が
できる等の利点を有する。
れば入力データ゛１“に対応して出力線８７に出力が現
現われ、０＃に対応して出力線部に出力が現われ、その
出力状態を１サイクル中保持してオく１、双対信号保持
回路を実現できる。さらに本回路は抵抗体とジョセフソ
ン接合のみにより構成されており、小型化が可能である
事、磁束トラップにより誤動作する危険性がない事、磁
気結合する制御線が必要なため、製造工８を減らす事が
できる等の利点を有する。
第１図はゲート電流の時間変化を示しだもので０点から
０点までの間がデータを読みとる領域、◎の領域がデー
タを保持する領域を示す。 第２図は従来例を説明するための図で、０１，０２゜０
３、０４．０５は量子干渉型ゲート回路、ｏ６はジョセ
フソン接合、０７はドロッピング抵抗体、０８，０９は
出力線、】０は超電導ループの一部、１１はゲート電流
供給線、１２．１３．１４は負荷抵抗体である。 ２６、２７．２８．２９は抵抗体、３０．３１は負荷抵
抗体、３２、３３．３４はゲート電流供給線、３５は入
力線、３６．３７は出力線を示す。 第４図（ａ）（ｂ）は本発明の第Ｊ、第２．第３の発明
の一実施例に用いられるジョセフソン回路の等価回路を
示しだもので、（ｃ）ｆｄ）は該回路の制御特性である
。図において、４０．４Ｌ４２１はジョセフソン接合、
４３．４４は抵抗体、４５はゲート・「＋を流ｆ１↓給
線、４６は入力線、４７は出力線である。 第５図は本発明の第２の発明の一実ｉｔＵ例を説明する
だめの図で、刃はジョセフソン接合、５１．５２゜５３
、５４は第４図に示すジョセフソン回路、５．５．５６
゜５７、５８．は抵抗体、５９．６０は負荷抵抗体、６
１，６２゜６３はゲート電流供給線、６４は入力線、６
５，６６！／ｉ出力線、６７は遅延線である。 第６図は本発明の第３の発明の一実圃例を説明するだめ
の図で、７０．７１はジョセフソン接合、７２７３、７
４．７５は第４図に示すジョセフソン回路、７６７７、
７８．７９．８０は抵抗体８１．８２は負荷抵抗体、８
３゜８４．８５はゲート電流供給線、８６は入力線、８
７．８８オ １ 図 −５６２− 第２図 ７ 第３図 オ ４ 図 （０） （ｂ） （ｃ） （ｄ） 第５図 オ６図
０点までの間がデータを読みとる領域、◎の領域がデー
タを保持する領域を示す。 第２図は従来例を説明するための図で、０１，０２゜０
３、０４．０５は量子干渉型ゲート回路、ｏ６はジョセ
フソン接合、０７はドロッピング抵抗体、０８，０９は
出力線、】０は超電導ループの一部、１１はゲート電流
供給線、１２．１３．１４は負荷抵抗体である。 ２６、２７．２８．２９は抵抗体、３０．３１は負荷抵
抗体、３２、３３．３４はゲート電流供給線、３５は入
力線、３６．３７は出力線を示す。 第４図（ａ）（ｂ）は本発明の第Ｊ、第２．第３の発明
の一実施例に用いられるジョセフソン回路の等価回路を
示しだもので、（ｃ）ｆｄ）は該回路の制御特性である
。図において、４０．４Ｌ４２１はジョセフソン接合、
４３．４４は抵抗体、４５はゲート・「＋を流ｆ１↓給
線、４６は入力線、４７は出力線である。 第５図は本発明の第２の発明の一実ｉｔＵ例を説明する
だめの図で、刃はジョセフソン接合、５１．５２゜５３
、５４は第４図に示すジョセフソン回路、５．５．５６
゜５７、５８．は抵抗体、５９．６０は負荷抵抗体、６
１，６２゜６３はゲート電流供給線、６４は入力線、６
５，６６！／ｉ出力線、６７は遅延線である。 第６図は本発明の第３の発明の一実圃例を説明するだめ
の図で、７０．７１はジョセフソン接合、７２７３、７
４．７５は第４図に示すジョセフソン回路、７６７７、
７８．７９．８０は抵抗体８１．８２は負荷抵抗体、８
３゜８４．８５はゲート電流供給線、８６は入力線、８
７．８８オ １ 図 −５６２− 第２図 ７ 第３図 オ ４ 図 （０） （ｂ） （ｃ） （ｄ） 第５図 オ６図
Claims (1)
- 【特許請求の範囲】 １、単一もしくは複数個のジョセフソン接合、または複
数個の抵抗体と複数個のジョセフソン接合よりなるジョ
セフソン回路から構成された集積回路において第１のゲ
ート電流供給線には、第１のジョセフソン接合と第１の
抵抗体が並列に接続され、該第１のジョセフソン接合に
は第１のジョセフソン回路が直列に接続され、該第Ｊの
ジョセフソン回路の入力端子にはデータ入力線が接続さ
れ、第２のゲート電流供給線には第２のジョセフソン回
路が接続され、該第２の回路の出力端子には第１のデー
タ出力線が接続され、第３のゲート電流供給線には、第
３のジョセフソン回路と第２の抵抗体と第２のジョセフ
ソン接合が、直列に接続され上記第３のジョセフソン回
路の出力端子には第３の抵抗体が接続され、上記第２の
抵抗体と第２のジョセフソン接合との接続点には第２の
データ出力線が接続され、前記第１のジョセフソン回路
の出力端子は抵抗体を介して前記第２及び第３のジョセ
フソン回路の入力端子に並列に４８枕された事をフソン
接合よりガるジョセフソン回路から構成された集積回路
において、第１のゲート電流供給線には第１のジョセフ
ソン接合と第１の抵抗体が並列に接続され、該第１のジ
ョセフソン接合には第１のジョセフソン回路が直列に接
続され、該第１のジョセフソン回路の入力端子にはデー
タ入力線が接続され、上記第１の抵抗体には伸延線がＩ
Ｃｉタリに接続され、第２のゲー＋−＠流供給線には第
２のジョセフソン回路が接続され、該第２の回路の出力
端子には、第１のデータ出力線が接続され、第３のゲー
ト電流供給線には第３．第４のジョセフソン回路が直列
に接続され、第３のジョセフソン回路の出力端子には、
第２の抵抗体が接続さｙｔ、第４のジョセフソン回路の
出力端子には、第２のデータ出力線が接続され、前記第
１のジョセフソン回路の出力端子には抵抗を介して上記
第２と第３のジョセフソン回路の入力端子が並列に接続
され、前記遅延線には、８４のジョセフソン回路の入力
端子が接続された事を特徴とするジョセフソン双対信号
保持回路。 ３、単一もしくは複数個のジョセフソン接合、または複
数個の抵抗体と複数個のジョセフソン接合よりなるジョ
セフソン回路から構成された集積回路において第１のゲ
ート電流供給線には、第１の先セフソン接合と第１の、
ｔａ抗体が並列に接続され、２のゲート電流供給線には
第２のジョセフソン回路が接続され、該第２の回路の出
力端子には第１のデータ出力線が接続され、第３のゲー
ト電流供給線には第３のジョセフソン回路と第４のジョ
セフソン回路が直列に接続され、上記第３のジョセフソ
ン回路の出力端子には第２の抵抗体が接続され、第４の
ジョセフソン回路の出力端子には第２のデータ出力線が
接続され、前記第１のジョセフソン回路の出力端子には
第３及び第４の抵抗体を介して前記第２．第３のジョセ
フソン回路の入力端子に接続され、前記第１の抵抗体の
他端には第２のジョセフソン接合と第４の抵抗体が並列
に接続され、該第４の抵抗体の他端に第４のジョセフソ
ン回路の入力端子を接続した小金特徴とするジョセ・７
サン双対信号保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116346A JPS607692A (ja) | 1983-06-28 | 1983-06-28 | ジヨセフソン双対信号保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116346A JPS607692A (ja) | 1983-06-28 | 1983-06-28 | ジヨセフソン双対信号保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607692A true JPS607692A (ja) | 1985-01-16 |
| JPH0425639B2 JPH0425639B2 (ja) | 1992-05-01 |
Family
ID=14684671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58116346A Granted JPS607692A (ja) | 1983-06-28 | 1983-06-28 | ジヨセフソン双対信号保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607692A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230426A (ja) * | 1985-04-04 | 1986-10-14 | Agency Of Ind Science & Technol | ジヨセフソン直結型否定回路 |
| JPS61262321A (ja) * | 1985-05-16 | 1986-11-20 | Agency Of Ind Science & Technol | ジヨセフソン抵抗結合型否定回路 |
| JPS62139831A (ja) * | 1985-12-13 | 1987-06-23 | Daido Steel Co Ltd | 線材の製造方法 |
-
1983
- 1983-06-28 JP JP58116346A patent/JPS607692A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230426A (ja) * | 1985-04-04 | 1986-10-14 | Agency Of Ind Science & Technol | ジヨセフソン直結型否定回路 |
| JPH0257378B2 (ja) * | 1985-04-04 | 1990-12-04 | Kogyo Gijutsuin | |
| JPS61262321A (ja) * | 1985-05-16 | 1986-11-20 | Agency Of Ind Science & Technol | ジヨセフソン抵抗結合型否定回路 |
| JPS62139831A (ja) * | 1985-12-13 | 1987-06-23 | Daido Steel Co Ltd | 線材の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425639B2 (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| US3953749A (en) | Binary circuitry including switching elements utilizing superconductive tunneling effects | |
| US4591743A (en) | Temperature compensated current sensing circuit | |
| EP0366530B1 (en) | Josephson memory circuit | |
| JPS607692A (ja) | ジヨセフソン双対信号保持回路 | |
| EP0076160A2 (en) | Josephson-junction logic device | |
| EP0074666B1 (en) | Circuit utilizing josephson effect | |
| EP0066239B1 (en) | Pulse generation circuit using at least one josephson junction device | |
| US4413197A (en) | Four Josephson junction direct-coupled and gate circuit | |
| US3987309A (en) | Superconductive sensing circuit for providing improved signal-to-noise | |
| EP0087764B1 (en) | Josephson pulse generator of current injection type | |
| JPS5866419A (ja) | 超電導回路 | |
| JPH0230209B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| US4603265A (en) | Josephson device | |
| JPH0114730B2 (ja) | ||
| JPH047131B2 (ja) | ||
| JPH0226417B2 (ja) | ||
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0378008B2 (ja) | ||
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPH0646516B2 (ja) | ジヨセフソン素子を用いたデコ−ダ回路 | |
| JPH0157535B2 (ja) | ||
| JPS6141223A (ja) | 超伝導循環電流を用いたセルフリセット超伝導ル−プ回路 |