JPS61262321A - ジヨセフソン抵抗結合型否定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ジョセフソン論理回路やジョセフソン記憶回
路に用いられる否定回路に関するものである。

（従来技術とその問題点） ジョセフソン回路で論理回路を構成する場合、従来のシ
リコン技術を用いて論理回路を構成する場合と同様、否
定信号の発生は必要不可欠である。しかしながら、ジョ
セフソン論理回路は、信号増幅率が小さいのでラッチ動
作が主となり、否定回路を構成し難いという欠点があっ
た。

従来、入力信号の補信号を発生する回路として、昭和５
５年発行の雑誌アイ・ビー・エム・ジャーナル・オプ・
リサーチ・アンド・ディベロップメント（ＩＢＭＪｏｕ
ｒｎａｌ　ｏｆ　ｒｅｓｅａｒｃｈ　ａｎｄ　ｄｅｖｅ
ｌｏｐｍｅｎｔ）、第２４巻第２号第１３９頁に記載さ
れているタイムドインバータ回路゛や、昭和５４年発行
の雑誌アイ・イー・イー・イー・ジャーナル・オブ・ソ
リッド・ステイト・サーキット（ＩＥＥＥ　Ｊｏｕｒｎ
ａｌ　ｏｆ　５ｏｌｉｄ−ｓｔａｔｅ　ｃｉｒｃｕｉｔ
ｓ）第５Ｃ−１４巻第１１号第６９３頁に記載されてい
るフリップ・フロップ回前記インバータ回路は、第５図
に示すように、それぞれ２個のインダクタンス５１１〜
５１４と２個のジョセフソン接合素子５２１〜５２４か
らなる２接合スクイッド５０１．５０２をスイッチゲー
トとして２個直列に接続した回路である。２個の２接合
スクイッド５０１．５（）２には端子５４４を介してゲ
ート電流が注入されている。

否定を取りたいデータ信号は、端子５４１から第１の２
接合スクイッド５０１に与えられる。第２の２接合スク
イッド５０２には否定信号を発生させるタイミング信号
が端子５４２から入力される。出力信号は、負荷抵抗５
３２を介して出力端子５４３から取り出される。

インバーター回路は以下のように動作する。

１）データ信号″１′″が２接合スクイッド５０１に入
力され、２接合スクイッド５０１がスイッチしゲート電
流の大部分は負荷抵抗５３１に流入する。その後タイミ
ング信号が２接合スクイッド５０２に入力されても、２
接合スクイッド５０２にはゲート電流がほとんど流れて
いないので、２接合スクイッドはスイッチしない。従っ
て出力端子５４３には出力電流が現れていない。即ち°
゛Ｏ”が出力される。

２）データ信号゛０″が２接合スクイッド５０１に入力
される。この時、２接合スクイッド５０１はスイッチせ
ずゲート電流は、２接合スクイッド５０２に流れ続ける
。続いてタイミング信号が２接合スクイッド５０２に入
力されると、２接合スクイッド５０２はスイッチし、出
力端子５４３に出力電流即ち′１″が現われる。

以上のようにして、入力データ信号の補信号が発生され
る。

第６図は、従来のフリップフロップ回路を示したもので
ある。フリップフロップ回路は、インダクタンスとジョ
セフソン接合素子からなるスクイラドゲート６０１．６
０２と出力ループロ０３と予備ループ６０４とから構成
される。フリップフロップへ端子６１１から注入された
ゲート電流は、出力ループロ０３と予備ループ６０４へ
分流して流れる。予備ループ６０４へ流れている電流は
、セット端子６１２に入力されるセット信号によりスク
イラドゲート６０２をスイッチさせ、出力ループロ０３
へ流される。この状態を作った後、データ信号を端子６
１３から入力する。

データ信号が″１″の時スクイラドゲート６０１がスイ
ッチし、出力ループロ０３を流れていた電流は予備ルー
プ６０４へ戻される。このため、出力ループロ０３を流
れる電流はほぼ零となり、出力ループロ０３に、″０′
′が出力されたことになる。

一方、データ信号″０′′が端子６１３から入力された
時には、スクイラドゲート６０１の入力線には電流が流
れていないので、スクイラドゲート６０１はスイッチし
ない。従って、出力ループロ０３には、セット信号によ
って流されたゲート電流が流れ続ける。即ち、出カル−
１６０３に１”が出力されたことになる。

以上、従来の否定回路は、インダクタンスと１ジョセフ
ソン接合素子から構成されるスクイラドでスイッチゲー
トが構成されていた。従って、所望のインダクタンス値
を実現するために、否定回路の面積が小さくできないと
いう欠点があった。

即ち、スクイラドのインダクタンスをＬ、論理に用いる
ゲート電流値を■とすると、ＬＩ＝ΦＪ２ＣΦ。は磁束
量子を表わし、Φ。＝２．０７Ｘ１０−５ウエバである
）の関係がある。従って、消費電力を小さくするため、
論理電流Ｉを小さくするとＬがますます大きくなり、回
路面積の縮小化が一層困難になっていた。又、回路面積
の増大は、信号伝送時間の増大をもたらし、論理回路や
記憶回路の高速化の障害となっていた。

インダクタンスを除いて抵抗とジョセフソン接合素子の
みで構成される否定回路として、昭和５８年４月に発行
された昭和５８年度電子通信学会総合全国大会講演論文
集２分冊２、第２４８頁タイムドインバータＮＯＲ論理
回路が記載されている。

第７図は、従来のタイニドインバータＮＯＲ論理回路を
示したものである。この回路は、ジョセフソン接合素子
７０１〜７０７と、抵抗７１１〜７１８と、入力抵抗７
１９、７２０と、負荷抵抗７２１とから構成されている
。

データ信号は、データ信号入力端子７３１へ入力され、
タイミング信号は入力端子７３２へ入力される。

ゲート電流は端子７３４から注入される。

データ信号ｅｌｉｔｅが入力された場合の動作データ信
号°゛１′′が入力されるとジョセフソン接合素子７０
１．７０２が順次スイッチする。ジョセフソン接合素子
７０１．７０２のスイッチにより、ゲート電流は、ジョ
セフソン接合素子７０６へ流れ、ジョセフソン接合７０
６をスイッチさせる。ジョセフソン接合素子７０１、７
０２．７０６のスイッチにより、ゲート電流は、負荷抵
抗７２１へ流れ込み、ジョセフソン接合素子７０３〜７
０５に電流が流れなくなる。

データ信号より遅れて、タイミング信号が入力端子７３
２へ入力される。この時、ジョセフソン接合素子７０３
〜７０５にはゲート電流がほとんど流れていないので、
ジョセフソン接合素子７０３〜７０５はスイッチしない
。以上の動作により出力端子７３３には出力が現われて
いない。即ちデータ信号１１１９９の補信号″′０″が
出力される。

データ信号１１０１９が入力された場合の動作データ信
号ｔｅｏｔｔは、信号電流が零を意味する。

よって、データ信号ｆｌｏｓ５が入力端子７３１へ入力
されてもジョセフソン接合素子７０１〜７０５の状態は
変化しない。即ち、ジョセフソン接合素子７０１〜７０
５にはゲート電流が流れ続ける。

続いてタイミング信号が入力端子７３２に入力されると
ジョセフソン接合素子７０３〜７０５がスイッ゛子する
。ジョセフソン接合素子７０３〜７０５のスイッチによ
り、ゲート電流はジョセフソン接合素子７０６．７０７
へ流れ込み、両ゲートをスイッチさせる。ジョセフ′ト
Ｉン接合素子７０１〜７０７のスイッチにより、ゲート
電樟は出力端子７３３へ流れ、出力信号？＋１９１が得
られる。

槍ち、データ信号ｅｔＯｎの補信号“１″が出力される
。

しかし、従来のタイムドインバータＮＯＲ論理回路は、
ジョセフソン接合素子７０１．７０２とジョセフソン接
合素子７０３〜７０５の間にゲート電流分流用の抵抗７
１４〜７１６が用いられている。抵抗７１４〜７１６に
よりゲート電流は、ジョセフソン接合素子７０６を介し
て入力抵抗７１９へ分流される。この分流電流が入力端
子７３１からデータ信号源側に流出し、データ信号源の
動作に影響を及ぼし、誤動作させるという欠点があった
。

（発明の目的） 本発明の目的は、上記した従来のジョセフソン否定回路
の欠点を除き、面積の小型化を行い、よって、論理回路
や記憶回路の高速化が図れるジョセフソン抵抗結合型否
定回路を提供することにある。

（発明の構成） 本発明は、ゲート電流の注入端と注出端を有する少なく
とも１個のスイッチ用ジョセフソン接合素子と、一端が
前記注入端に接続され、他の一端が信号入力端に接続さ
れた入出力分離ジョセフソン、′ｌｉ＝合素子と、信号
入力端と接地との間に接続され未入力抵抗と、前記注入
端に接続された負荷抵抗北からジョセフソン論理回路を
構成し、前記ジョセフソン論理回路の第１．第２の２回
路を、第１のジョセフソン論理回路の前記注出端と第２
のジョセフソン論理回路の前記注入端を接続し、前記第
２のジョセフソン論理回路の前記注出端を接地して構成
したことを特徴とするジョセフソン抵抗結合型否定回路
である。

（構成の詳細な説明） 第１図に本発明の詳細な説明するためのジョセフソン抵
抗結合型否定回路の基本構成を示す。

本発明のジョセフソン抵抗結合型否定回路は、スイッチ
用ジョセフソン接合素子１０１，１０２が直列接続され
、スイッチ用ジョセフソン接合素子１０１のゲート電流
の注入端に入出力分離ジョセフソン接合素子１０３と入
力抵抗１１１が接続され、入力端子１２１からデータ信
号が入力される。抵抗１１３は負荷抵抗である。同様に
、スイッチ用ジョセフソン接合素子１０２のゲート電流
の注入端には、入出力分離ジョセフソン接合素子１０４
と入力抵抗１１２が接続される。タイミング信号は入力
端子１２２から入力される。出力信号は、負荷抵抗１１
４を介して出力端子１セ３から取出される。スイッチ用
ジョセフソン接合素子１０２のゲート電流の注出端は接
地されている。

ゲート電流は、端子１２４から、スイッチ用ジョセフソ
ン接合素子１０１の注入端へ供給される。

ここで、ジョセフソン接合素子１０１．１０３と抵抗１
１１、１１３が第１のジョセフソン論理回路を構成して
いる。同様に、ジョセフソン接合素子１０２．１０４と
抵抗１１２，１１４は、第２のジョセフソン論理回路を
構成構成する。第１のジョセフソン論理回路は、入力端
子１２１に入力されるデータ信号によってスイッチ“し
、第２のジョセフソン論理回路は、入力端子２２に入力
されるタイミング信号によってスイッチする。

（第１の実施例） 第１図に示したジョセフソン抵抗結合型否定回路は、そ
のまま本発明の第１の実施例として実際に動作する。以
下、第１図に基すいて、本実施例の回路動作を説明する
。

データ信号゛°１′”の補信号の発生：データ信号゛′
１”′が入力端子１２１に入力されると、スイッチ用ジ
ョセフソン接合素子１０１がスイッチする。ジョセフソ
ン接合素子１０１のスイッチにより、ゲート電流は入出
力分離ジョセフソン接合素子１０３の方へ流れ、ジョセ
フソン接合素子１０３をスイッチさせる。ジョセフソン
接合素子１０１．１０３のスイッチによりゲート電流の
大部分は負荷抵抗１１３へ流れる。従って、スイッチ用
ジョセフソン接合素子１０２を流れていた電流はほとん
ど零となる。

次に入力端子１２２からタイミング信号が入力される。

タイミング信号は、スイッチ用ジョセフソン破合素子１
０２へ流れ込むが、ジョセフソン接合素子１０２にはゲ
ート電流がほとんど流れていないのでスイ′ツチしない
。従って出力端子１２３には出力信号が・洩れない。即
ち入力データ゛′１”の否定であるデータ信号“０”′
が得られる。

デーダ°０″の補信号の発生：データ″′０″が入力端
子１２１に入力される。信号″′０′′は、入力電流が
零であることを意味する。よって、スイッチ用ジョセフ
ソ　−ン接合素子１０１は全く変化しない、即ちスイッ
チしない。よってゲート電流は、ジョセフソン接合素子
１０１からスイッチ用ジョセフソン接合素子１０２へ注
入され続ける。

次に入力端子１２２にタイミング信号が入力される。ス
イッチ用ジョセフソン接合素子１０２にはゲート電流が
流れているので、タイミング信号の流入によりジョセフ
ソン接合素子１０２はスイッチする。

ジョセフソン接合素子１０２のスイッチによりゲート電
流の大部分は、入出力分離ジョセフソン接合１０３゜１
０４へ分流される。ゲート電流の分流比は、入力抵抗１
１１．１１２の抵抗値ｒｌ、ｒ２と、タイミング信号の
電流値Ｉｔに依存する。入出力分離ジョセフソン接合素
子１０３、１０４の臨界電流値ａＩｏ、　ｂＩｏを、分
離されたゲート電流値以下に選ぶことにより、ジョセフ
ソン接合素子１０３．１０４がスイッチする。従ってゲ
ート電流源よ、負荷抵抗１１４と負荷抵抗１１３へ分流
して流れる。よって出力端子１２３には、データ信号″
′０”の否定で・ある信号ｎ１ｔｌが出力される。

以上のようにして、本実施例の回路は、入力端子１２１
に入力されるデータ信号の補信号を入力端子１２２に入
力されるタイミング信号で発生させ、出力端子１２３へ
出力する。

第２図は、スイッチ用ジョセフソン接合素子１０１゜１
０２の臨界電流値をＩｏとした時の、本実施例のしきい
値特性を示したものである。図の縦軸は、端子１２４に
注入されるゲート電流値Ｉｇを示し、横軸は、入力端子
１２２．１２１に入力されるタイミング信号の電流柱デ
ータ信号電流Ｉｄをそれぞれ示す。図において、ゲート
電流Ｉｇ、データ信号電流Ｉｄ、タイミング信号電流Ｉ
ｔともスイッチ用ジョセフソン接合素子１０１、１０２
の臨界電流値Ｉｏで規格化して示しである。

第２図（ａ）は、ゲート電流Ｉｇとタイミング信号電流
Ｉｔの関係、第２図（ｂ）は、ゲート電流Ｉｇとデータ
信号電流Ｉｄの関係をそれぞれ示している。

先ず、データ信号″０”′が入力された後、タイミング
信号が入力された時の動作しきい値を説明する。

しきい値２０１は、入出力分離ジョセフソン接合素子１
０４の臨界電流値ｂＩｏを示す。ｂＩｏ以上のタイミン
グ信号電流Ｉｔは、入出力分離ジョセフソン接合素子１
０４を介して、スイッチ用ジョセフソン接合素子１０２
の方へ注入されない。

しきい値２０２は、ゲート電流Ｉｇとタイミング信号Ｉ
ｔとが加算されて、スイッチ用ジョセフソン接合素子１
０２をスイッチさせるしきい値Ｉｇ＋Ｉｔ≧Ｉｏを示し
たものである。ｂＩｏ以上のＩｔはジョセフソン接合素
子１０２へ注入されないため、しきい値２０２は、しき
い値２０１との交点よりタイミング信号電流が大きい領
域Ｉｔ＞ｂＩｏで一定Ｉｇ≧（１−ｂ）Ｉｏとなる。

しきい値２０３は、スイッチ用ジョセフソン接合素子１
０２がスイッチした後、入出力分離ジョセフソン接合素
子１０３がスイッチするしきい値Ｉｇ　＋　Ｉｔ≧ａ（
１＋ｒｘ／ｒｓ＋）Ｉｏを示したものである。これは、
入力抵抗ｒｌ。

ｎ、ジョセフソン接合素子１０３の臨界電流値ａＩｏに
依存して変化する。

しきい値２０４は、最後に入出力分離ジョセフソン接合
１０４がスイッチするＩｇ≧ｂＩｏのしきい値を示した
ものである。なお、しきい値２０５は、ゲート電流のみ
でスイッチ用ジョセフソン接合素子１０１．１０２がス
イッチしない条件Ｉｇ　＜　Ｉｏを示したものである。

以上の条件式において、負荷抵抗１１３．１１４の抵抗
値ｒ３．　ｒ４及びジョセフソン接合素子１０１〜１０
４の非線形抵抗は、分流抵抗１１１．１１２の抵抗値ｒ
ｌ、ｒ２に対して十分大きいことを仮定し、簡単のため
計算式から省いである。より正確には、ｒｓ、　ｒ４と
非線形抵抗を考慮して各しきい値が求められる。

次にデータ信号１（１１９が入力端子１２１に入力され
た後、タイミング信号が入力された時の動作を説明する
。入出力分離ジョセフソン接合素子１０３の臨界電流値
をａＩｏとすると、しきい値２０１と同様のしきい値２
１１が得られる。

データ信号の電流Ｉｄによりスイッチ用ジョセフソン接
合素子１０１がスイッチするしきい値はＩｄ≦ａＩｏの
領域でＩｇ＋Ｉｄ＞Ｉｏ、　Ｉｄ＞ａＩｏの領域で一定
Ｉｇ≧（１−ａ）Ｉｏとなり、しきい値２１２が得られ
る。

続いて入出力分離ジョセフソン接合素子１０３がスイッ
チするしきい値は、ｈ　＞　ａＩｏでしきい値２１３と
なる。ジョセフソン接合素子１０１．１０３のスイッチ
によりゲート電流のほとんどは負荷抵抗１１３へ流れ、
ジョセフソン接合素子１０２．１０４はスイッチしない
。

ジョセフソン接合素子１０１に流れるゲート電流Ｉｇの
最大値はＩｇ＜ＩＯでありしきい値２０４と一致したし
きい値２１４が得られる。

以上、しきい値２０２〜２０５，２１２〜２１４に囲ま
れた、第２図の斜線の領域２２１．２２２が、本実施例
の動作領域となる。ここで、より正確に負荷抵抗ｒ３．
ｒ４、及びジョセフソン接合素子の非線形抵抗の効果を
考えると、動作領域２２１．２２２は多少縮小される。

特に問題になるのは、負荷抵抗ｒ３の効果である。負荷
抵抗ｒ３がＶｇ／Ｉｇ（Ｖｇは、ジョセフソン接合素子
のギャップ電圧）より大きく設定されると、Ｉｇ　−Ｖ
ｇ／ｒａがジョセフソン接合素子１０２へ漏れて来る。

この漏れ電流と、続いて入力されるタイミング信号電流
によって、スイッチ用ジョセフソン接合素子１０２がス
イッチしない条件は、Ｉｇ−Ｖｇ／ｒａ十Ｉｔ＜Ｉｏで
ある。しきい値２０６は、この条件Ｉｇ＋Ｉｔ＜Ｉｏ＋
Ｖｇ／ｒ３を示したものである。図において、しきい値
２０６としきい値２０１とは、Ｉｇ　＞　Ｉｏの領域で
交差している。ここで、しきい値２０１は、Ｉｔ　＞　
ｂＩｏの領域において、Ｉｔ＝ｂＩｏであることを示し
ているので、Ｉｔ＞ｂＩｏの領域のしきい値２０６は動
作特性に影響しない。

即ち、しきい値２０１としきい値２０４の交点に、しき
い値２０６を交わらせた時が、しきい値２０６が動作特
性に影響しない最大のｒｓを与える条件となる。従って
、負荷抵抗ｒ３をｒｓ＜Ｖｇ／ｂＩｏに設定することに
より、ジョセフソン接合素子１０２に対する前記の漏れ
電流の効果を除くことができる。なお、本実施例の回路
の動作特性を示した第２図（ａ）、　（ｂ）において、
ａ＝ｂと選ぶことにより、ゲート電流Ｉｇに対する動作
領域の一致が図られている。

以上、ジョセフソン接合素子４個と抵抗４個からなる最
も簡単な本実施例により、十分な動作領域をもって否定
信号の発生が行われる。本実施例により、回路素子数が
著しく少くされ、回路面積の縮小化が図られている。

（第２の実施例） スイッチ用ジョセフソン接合素子を２個並列接続した第
２の実施例を第３図に示す。

第１の論理回路のスイッチ用ジョセフソン接合素子３０
１．３０２は、抵抗３１１〜３１４を介して並列に接続
され、第２の論理回路の論理回路のスイッチ用ジョセフ
ソン接合素子３０３，３０４は抵抗３１４を介して並列
に接続されている。入出力分離ジョセフソン接合３０５
゜３０６、入力抵抗３１５．３１６、負荷抵抗３１７．
３１８は、第１の実施例と同一の働きをする。抵抗３１
１．３１２は、端子３２４から注入されるゲート電流Ｉ
ｇを、ジョセフソン接合素子３０１．３０２へ分流する
ための抵抗である。

本実施例の回路の動作のしきい値特性を第４図に示す。

第４図（ａ）は、タイミング信号が入力端子３２２に入
力された時のゲート電流Ｉｇとタイミング信号電流Ｉｔ
のしきい値特性で、第４図（ｂ）は、データ信号が入力
端子３２１に入力された時のゲート電流Ｉｇとデータ信
号電流Ｉｄのしきい値特性を示した図である。ここでス
イッチ用ジョセフソン接合素子３０１〜３０４の臨界電
流値は、全て■０に選びＩｇ、　Ｉｔ、　ＩｄはＩｏで
規格化して図に示しである。

先ず、データ信号″″０９１が入力された後タイミング
信号が入力された時の動作を説明する。

入出力分離ジョセフソン接合素子３０６の臨界電流値は
、ｂＩｏでしきい値４０１で示される。ゲート電流Ｉｇ
とタイミング信号電流Ｉｔとを加算して、スイッチ用ジ
ョセフソン接合素子３０３をスイッチさせるしきい値４
０２は、Ｉｔ≦ｂＩｏの領域でＩｇ／２　＋　Ｉｔ≧Ｉ
Ｏとなり、Ｉｔ＞ｂＩｏの領域で一定Ｉｇ≧２（１−ｂ
）Ｉｏとなる。ジョセフソン接合素子３０３がスイッチ
するとジョセフソン接合素子３０４は必ずスイッチする
。次に入出力分離ジョセフソン接合素子３０５がスイッ
チする条件は、第１の実施例と同じＩｇ＋Ｉｔ＞ａ（１
＋ｒｘ／ｒ２）Ｉｏとなり、しきい値４０３で示される
。最後に入出力分離ジョセフソン接合素子３０６がスイ
ッチする条件は、Ｉｇ≧ｂＩｏでしきい値４０４で示さ
れる。しきい値４０５は、ジョセフソン接合素子３０３
．３０４がゲート電流のみでスイッチしない条件Ｉｇ／
２　＜　Ｉｏである。なお、ここで、抵抗３１４の値は
、ジョセフソン接合素子３０３のスイッチによりジョセ
フソン接合素子３０１．３０２がスイッチしないような
小さな値が選ばれる。

次に、データ信号“１″が加えられた後タイミング信号
が入力された時の動作を説明する。この時の回路動作は
、第１の実施例と同一である。

しきい値４１１は、入出力分離ジョセフソン接合素子３
０５の臨界電流値ａＩｏを示す。しきい値４１２は、ス
イッチ用ジョセフソン接合素子３０１がスイッチする条
件を示し、Ｉｄ≦ａＩｏの領域でＩｇ／２　＋Ｉｄ≦Ｉ
ｏ、Ｉｄ＞ａＩｏの領域でＩｇ≧２（１−ａ）Ｉｏとな
る。しきい値４１３は、入出力分離ジョセフソン接合素
子３０５がスイッチする条件Ｉｇ≧ａＩｏを示し、しき
い値４１４は、スイッチ用ジョセフソン接合素子３０１
．３０２がゲート電流のみでスイッチしない条件Ｉｇ　
＜　２Ｉｏを示している。負荷抵抗ｒ３の効果により、
データ信号６１″が入力されてタイミング信号が入力さ
れた時スイッチ用ジョセフソン接合素子３０３がスイッ
チしない条件は、（Ｉｇ−Ｖｇ／ｒ３）Ｘｏ、５＋Ｉｔ
＜Ｉｏとなり第４図（ａ）のしきい値４０６で示される
。しきい値４０１としきい値４０５の交点に、この条件
のしきい値４０６を交差させた時の負荷抵抗ｒ３の値は
、ｒａ　＝　Ｖｇ／２ｂＩｏとなる。即ち、ｒｓ＜Ｖｇ
／２ｂＩ。

に選ぶことにより、負荷抵抗ｒ３の効果を除くことがで
きる。なお、抵抗３１１〜３１４は、入力抵抗ｒｌ、ｒ
２に比し十分小さく設定される。

以上、第２の実施例の回路の動作領域は、しきい値４０
２．４０５、しきい値４１２．４１４で囲まれた斜線で
示される領域４２１，４２２となる。本実施例において
は、しきい値４０３．４０４．４１３が動作領域にほと
んど影響していない。これは、スイッチ用ジョセフソン
接合素子を第２個差列的に接続し、許容最大ゲート電流
を２倍にしたことによる。本実施例は、第１の実施例よ
り動作領域が大幅に拡大されている。

以上本発明の回路は、スイッチ用ジョセフソン接合素子
が抵抗を間に介さずに接続されているので、ゲート電流
はデータ信号入力端子側へ流れない。よって、データ信
号を発生させている回路の動作に影響与えず、データ信
号を発生させている回路を誤動作させない。

第２の実施例におけるスイッチ用ジョセフソン接合素子
の並列個数を３個以上とした構成も本発明の他の実施例
として含まれる。

（発明の効果） 以上、本発明によれば、従来否定回路に用いられていた
インダクタンスを除いた否定回路が実現され、インダク
タンス値による回路面積が縮小できない欠点が除かれ、
回路の小型化が図れる。さらに回路の小型化による信号
伝送遅延の縮小により回路の高速化が図られる。従来の
磁界結合によるジョセフソン接合素子のスイッチの制御
を除くことにより、一層の高速化がはかれる。

【図面の簡単な説明】

第１図は、本発明の詳細な説明するための本発明の回路
の基本構成を示した図、第２図は第１の実施例の回路の
しきい値特性を示した図で、第２図（ａ）はタイミング
信号電流Ｉｔとゲート電流Ｉｇの関係、第２図（ｂ）は
データ信号電流Ｉｄとゲート電流Ｉｇの関係を示した図
、第３図は、本発明の第２の実施例を示した回路図、第
４図は、第２の実施例の回路のしきい値特性を示した図
で、第４図（ａ）はタイミング信号電流Ｉｔとゲート電
流Ｉｇの関係、第４図（ｂ）はデータ信号電流Ｉｄとゲ
ート電流Ｉｇの関係を示した図、第５図は、従来の２接
合スクイッドを用いたインバータ回路の回路図、第６図
は、従来のフリップフロップ回路を用いた否定回路の回
路図、第７図は従来のタイニドインバータＮＯＲ論理回
路の回路図である。 １０１、１０２・・・スイッチ用ジョセフソン接合素子
１０３、１０４・・・入出力分離ジョセフソン接合素子
１１１、１１２・・・入力抵抗　１１３．１１４・・・
負荷抵抗１２１・・・データ信号入力端子 １２２・・・タイミング信号入力端子　１２３・・・出
力端子Ｉｇ・・・ゲート電流Ｉｔ・・・タイミング信号
電流Ｉｄ・・・データ信号電流 Ｉｏ・・・スイッチ用ジョセフソン接合素子の臨界電流
値２０１〜２０６．２１１〜２１４・・・しきい値２２
１、２２２・・・動作領域 ３０１〜３０４・・・スイッチ用ジョセフソン接合素子
３０５、３０６・・・入出力分離ジョセフソン接合素子
３１１〜３１４・・・抵抗３１５．３１６・・・入力抵
抗３１７、３１８・・・負荷抵抗　３２１デ一タ信号入
力端子３２２・・・タイミング信号入力端子 ３２３・・・出力端子　４０１〜４０６．４１１〜４１
４・・・しきい値４２１．４２２・・・動作領域 ４０１〜４０４・・・スイッチ用ジョセフソン接合素子
４０５、４０６・・・入出力分離ジョセフソン接合素子
４１１〜４１６・・・抵抗４１７．４１８・・・入力抵
抗４１９、４２０・・・負荷抵抗　４２１・・・データ
信号入力端子４２２・・・タイミング信号入力端子　４
２３・・・出力端子５０１、５０２・・・２接合スクイ
ッド５１１〜５１４・・・インダクタンス ５２１〜５２４・・・ジョセフソン接合素子５３１、５
３２・・・負荷抵抗　５４１・・・データ信号入力端子
５４２・・・タイミング信号入力端子 ５４３・・・出力端子　６０１．６０２・・・スクイラ
ドゲート６０３・・・出力ループ　６０４・・・予備ル
ープ６１２・・・セット信号入力端子 ６１３・・・データ信号入力端子 ７０１〜７０７・・・ジョセフソン接合素子７１１〜７
１８・・・抵抗７１９．７２０・・・入力抵抗７２１、
７２２・・・負荷抵抗　７３１・・・データ信号入力端
子７３２・・・タイミング信号入力端子　７３３・・・
出力端子。 工票技術院長 第１図 ｔｏｔ、ｔｏＺ：スイ９千ｍジａｔフ’）ンＪ安合ｔｙ
１０３、＋０４　：　人士刀冷１娃シ１ｔフソン２１令
ｊ！５１寥ｊ　、　１１２　：入力１ら花 １１３、目４：負、ｌＩ聰抗 １２１　：　　ｆ’９Ａ’ｔｉ呵λａＳ＋１２２：　タ
イミンワ゛４’：″！ｉλ力ｆｌｌｈさ＋２３：士力満
） 第２図 Ｉｔ／Ｉ。 Ｉｒｔ／Ｉ。 Ｉ２：　　’）−ト隻’＝’ｌ　　　　　　　　　　　
　　２０１〜１０≦、ｌｌｌ−２１４：　Ｌシ１イ１ｆ
、：９（ミンワ゛イ盲号ｔＳｔｔ　　　　　２２＋、２
２２：動悸４９域ｌｄ；　テ°＝タ４官号電；乳 Ｉｏ二　　スイー・チ用’／”ｌ　ｆ！フソンＪ安＠′
ネＪの臨宥・奄シ次イ龜第３図 °）″ ３０１〜３０４　：　スイッナ用シ゛ａｔフソンオ妾４
ぐ紮）３０５、　ＪＯ乙　；　△士刀６積佳ジ’ｓｔフ
ソンオ妾台５）３１１〜３１４　：　ｌｊへ杭 ３４５、３１６　　：　　入力オａ才冗３１１、３１８
　　二　１；；］じ］ｍａ−二ｒＦ’＊３２Ｊ　：　　
Ｆ９４言’ｓ’Ｊ］１１１）３２２　：　タイミンク゛
４１号入力ｆＩ昂く）３２３　二　ｆ　力　ｆｒｌ！ｎ
） 兜　４−　図 ｏ　　　　　　　ｂ　　　　　ｔ、。 Ｉ　ｔ　／　Ｉ。 第　４　図 １１　二　ケ゛−トを漬 Ｉ６　：タイミンワ′イ言号電５ａ Ｉｄ：テ゛−９４官号電Σ危 工０　；スイ・ソチ用り仁フソンＪ安合゛木壬のσ品稈
１１；寅４赴ａｏｔ−１ａｏ７．　　ｔｎ〜４ｔ、ｓ　
　：　　二ｔ　　＝　い４４２１．４２２　：　置方４
乍冷１カうＪ第　５　図 ５ＣＢ、５０ｚ　：　　２２１合Ｘ７４．−、ド５１１
〜５１４　：　インタ゛クタンス５２１〜５Ｚ４：　　
ジ゛日せフソン撞＋−ｆＰ、）５３１．５３２　：　　
負荷ｊｌｆｆ。 ５４１：　テ°ゝタイＸ呵入力Ｊ島） ５４２　：　タイミンク゛化号λ力貞賄蛋５４３　；　
土ｊ３　立１１１ｎ） 項へ　　乙　　図 ６０１．６０２　　：　　入’７．（、ソト”７”−ト
ｂｏｏ：’ｒ：カルーア ６０４　：　　テ禰ルーフ゛

Claims (1)

【特許請求の範囲】
1. ゲート電流の注入端と注出端を有する少なくとも１個の
   スイッチ用ジョセフソン接合素子と、一端が前記注入端
   に接続され、他の一端が信号入力端に接続された入出力
   分離ジョセフソン接合素子と、信号入力端と接地との間
   に接続された入力抵抗と、前記注入端に接続された負荷
   抵抗とからなる第１と第２のジョセフソン論理回路を構
   成し、前記第１のジョセフソン論理回路の前記注出端と
   第２のジョセフソン論理回路の前記注入端を接続し、前
   記第２のジョセフソン論理回路の前記注出端を接地して
   構成したことを特徴とするジョセフソン抵抗結合型否定
   回路。