JPS5856374A - ジヨセフソン論理積装置 - Google Patents
ジヨセフソン論理積装置Info
- Publication number
- JPS5856374A JPS5856374A JP56153886A JP15388681A JPS5856374A JP S5856374 A JPS5856374 A JP S5856374A JP 56153886 A JP56153886 A JP 56153886A JP 15388681 A JP15388681 A JP 15388681A JP S5856374 A JPS5856374 A JP S5856374A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- input
- input signal
- loop
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002253 acid Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 13
- 238000010168 coupling process Methods 0.000 abstract description 13
- 238000005859 coupling reaction Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- ZFTFAPZRGNKQPU-UHFFFAOYSA-N dicarbonic acid Chemical compound OC(=O)OC(O)=O ZFTFAPZRGNKQPU-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000698 schizophrenic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジ曹セフノン論理素子に係シ、特に、入出力分
、離が確実な磁気結合で、かつ、動作ｆｆ −シン（余
、裕度）を大きくしたジ冒セフソン論理積装置に関する
。
、離が確実な磁気結合で、かつ、動作ｆｆ −シン（余
、裕度）を大きくしたジ冒セフソン論理積装置に関する
。
従来のノ冒セ７ソン論理積Ｃ−）としては、超電導ルー
プのインダクタンスと磁界結合する入力信号線を有する
磁界結合製論理装置（４！開５Ｏ−７５７６１）と、入
力電流を直接に量子干渉針ループに流し込む電流注入型
のジ冒セ７ソン・トンネリング回路（特開間第５４−１
２６９４号参照）が知られている。
プのインダクタンスと磁界結合する入力信号線を有する
磁界結合製論理装置（４！開５Ｏ−７５７６１）と、入
力電流を直接に量子干渉針ループに流し込む電流注入型
のジ冒セ７ソン・トンネリング回路（特開間第５４−１
２６９４号参照）が知られている。
磁界結合型論理装置は、入力信号線に入力電流を印加す
ることによシゾ冒セフソン接合の外部磁界を変化させ、
それによ）ジ■セ７ソン接合の臨界電流を変化せしめて
超電導状態から電圧状態に遷移させるものである。しか
しながら、従来の磁界結合型論理装置は、入力信号線が
超電導ループのインダクタンスの全体に対向して配置さ
れ、この入力信号線が同配置で多数設けられている。そ
のために臨界電流を越える点（しきい値）は単純にそれ
ぞれの入力信号線に与えられる入力電流の和で決まるの
で論理積動作としては超電導状態における入力電流の許
容範囲が小さい丸め、動作余裕度が小さいという問題が
ある。
ることによシゾ冒セフソン接合の外部磁界を変化させ、
それによ）ジ■セ７ソン接合の臨界電流を変化せしめて
超電導状態から電圧状態に遷移させるものである。しか
しながら、従来の磁界結合型論理装置は、入力信号線が
超電導ループのインダクタンスの全体に対向して配置さ
れ、この入力信号線が同配置で多数設けられている。そ
のために臨界電流を越える点（しきい値）は単純にそれ
ぞれの入力信号線に与えられる入力電流の和で決まるの
で論理積動作としては超電導状態における入力電流の許
容範囲が小さい丸め、動作余裕度が小さいという問題が
ある。
電流注入型のゾ冒セ７ソン・トンネリング回路は、着目
しているゾ曹セフノン素子に直接入力亀流を流し込み、
入力電流がしきい値を越えると超電導状態から電圧状Ｉ
ＩＩＫ遷移する椀象を利用するものである。この電流注
入１１ｒ−）は、しきい値が、単純に入力電流の和では
決まらず、それぞれの入力電流間の関係が非ｉＩＷであ
シ、従って超電導状態と電圧状態の境界が、ａＪ￥結合
型に比べて急峻であるので、動作余裕が改善されるが、
入出力の分離の九めの磁気結合回路等が必要であシ、従
りて装ｆ籾模が大きく高価格であるという四組がある。
しているゾ曹セフノン素子に直接入力亀流を流し込み、
入力電流がしきい値を越えると超電導状態から電圧状Ｉ
ＩＩＫ遷移する椀象を利用するものである。この電流注
入１１ｒ−）は、しきい値が、単純に入力電流の和では
決まらず、それぞれの入力電流間の関係が非ｉＩＷであ
シ、従って超電導状態と電圧状態の境界が、ａＪ￥結合
型に比べて急峻であるので、動作余裕が改善されるが、
入出力の分離の九めの磁気結合回路等が必要であシ、従
りて装ｆ籾模が大きく高価格であるという四組がある。
本発明の目的は、上述の従来技術における問題にかんが
み、３接合以上の量子、干渉型ジ■セ７ソン素子のルー
！毎に入力信号線路を設けるという構想に基づき、しき
い値を決める多数の入力電流間の関係を非線形な４のに
して入力信号の大きさに対する許容範囲を拡大すると共
にこれ自身が磁気結合であるために別の入出力分離用磁
気結合回路岬を不要にしたジ曹セ７ソン論理積装置を提
供することにある。
み、３接合以上の量子、干渉型ジ■セ７ソン素子のルー
！毎に入力信号線路を設けるという構想に基づき、しき
い値を決める多数の入力電流間の関係を非線形な４のに
して入力信号の大きさに対する許容範囲を拡大すると共
にこれ自身が磁気結合であるために別の入出力分離用磁
気結合回路岬を不要にしたジ曹セ７ソン論理積装置を提
供することにある。
１配ｌ的を達成するために、本発明によって提供される
ものは、３接合以上の磁界結合・量子干渉型ジ璽セフノ
ン素子において、一つのループだけに入力信号を与えた
際には入力信号に対する感度が低いことを利用し、入力
信号の大きさの許容゛範囲を広くする手段として量子干
渉量ジ冒セ７ソン素子の各々のループに磁界結合する入
力信号線路を設叶たジ冒セフソン論理積装置である。こ
の論理積装置は、入力信号線がループ０インダクタンス
の全体に対向して配置されている同一寸法の従来のジ■
セフソン論理和装置と入力信号レベルを勢しくできる。
ものは、３接合以上の磁界結合・量子干渉型ジ璽セフノ
ン素子において、一つのループだけに入力信号を与えた
際には入力信号に対する感度が低いことを利用し、入力
信号の大きさの許容゛範囲を広くする手段として量子干
渉量ジ冒セ７ソン素子の各々のループに磁界結合する入
力信号線路を設叶たジ冒セフソン論理積装置である。こ
の論理積装置は、入力信号線がループ０インダクタンス
の全体に対向して配置されている同一寸法の従来のジ■
セフソン論理和装置と入力信号レベルを勢しくできる。
以下、本発明の実施例を添附の図面に基づいて従来例と
対比しながら説明する。
対比しながら説明する。
ｊｌＩ１図は従来の３接合磁界結合型論理積ｒ−）の１
例を示す回路図である。第１図において、この論理積グ
ー）は、３つのジｌセフソン級合Ｊｓ−Ｊ、およびＪｌ
と、Ｊ、とＪ、の間のインダクタンスＬ＊ と、Ｊｍ
とＪ、の間のインダクタンスＬ、とを含んでいる。Ｊ
、〜Ｊ、とＬｌ ａＬＨを含む超電導ループｔ１のイン
ダクタンスＬ、およびり、の全体に対向して、仁れらの
インダクタンスＬ、、Ｌ、に磁気的に結合可能にインダ
クタンスＬ、、Ｌ、およびＬｍａＬ・が配置されている
。
例を示す回路図である。第１図において、この論理積グ
ー）は、３つのジｌセフソン級合Ｊｓ−Ｊ、およびＪｌ
と、Ｊ、とＪ、の間のインダクタンスＬ＊ と、Ｊｍ
とＪ、の間のインダクタンスＬ、とを含んでいる。Ｊ
、〜Ｊ、とＬｌ ａＬＨを含む超電導ループｔ１のイン
ダクタンスＬ、およびり、の全体に対向して、仁れらの
インダクタンスＬ、、Ｌ、に磁気的に結合可能にインダ
クタンスＬ、、Ｌ、およびＬｍａＬ・が配置されている
。
ルーｆｔ、内のインダクタンスＬ、とＬ會の間の点Ｂに
バイアス電流１ｂｉ）を供細され、インダクタンスＬ、
、Ｌ、およびＬｉ５Ｌ−・をそれぞれ含む入力信号線路
２および３に入力電流！、および夏、が供給される。入
力電流！Ａまｆｅは！、にょって、インダクタンスＬｓ
、Ｌ、またはＬｓｅＬ・に生じた磁界に超電導ループ
ｔ、が磁界結合することによシ、ジ■セフソン接合の臨
界電流！、。が変什する。
バイアス電流１ｂｉ）を供細され、インダクタンスＬ、
、Ｌ、およびＬｉ５Ｌ−・をそれぞれ含む入力信号線路
２および３に入力電流！、および夏、が供給される。入
力電流！Ａまｆｅは！、にょって、インダクタンスＬｓ
、Ｌ、またはＬｓｅＬ・に生じた磁界に超電導ループ
ｔ、が磁界結合することによシ、ジ■セフソン接合の臨
界電流！、。が変什する。
第１図の回路における入力電流Ｉと臨界電流！、の関係
は第３図（８）Ｋ示すようＫな）、論理積回路として使
用する場合には！□とＩ、が共に入力された時に臨界電
流ＩＩｎ、を越えるように設定する。
は第３図（８）Ｋ示すようＫな）、論理積回路として使
用する場合には！□とＩ、が共に入力された時に臨界電
流ＩＩｎ、を越えるように設定する。
この際、臨界電流を越える点（しきい値）を決める！、
と！、との関係は第３図（ｂ）に点線で示すように線形
になる。第１図および第３図において、１、＋１．≦Ｘ
ｍｏ のときは超電導状態であ）、出力端子４，５間
に電圧が発生しないが、ｒ、 ＋ 夏、 ＞ −０のと
きは電圧状態にスイッチングされて、出力端子４．５間
に電圧が得られる。
と！、との関係は第３図（ｂ）に点線で示すように線形
になる。第１図および第３図において、１、＋１．≦Ｘ
ｍｏ のときは超電導状態であ）、出力端子４，５間
に電圧が発生しないが、ｒ、 ＋ 夏、 ＞ −０のと
きは電圧状態にスイッチングされて、出力端子４．５間
に電圧が得られる。
菖１図の従来回路では、入力信号線路のインダクタンス
Ｌ、＃Ｌ４およびり、＃Ｌ＠社、超電導ルーｆｔ＠内の
インダクタンスＬ烏−Ｌｍ ト磁界結合するようＫなっ
ているので、後に詳述するように、入力電流に対する許
容範囲が狭く、例えば入力電流■、単独で電圧状態にス
イッチングする良めにはｗ、３図に示されるように！、
。以上であればよい。換言すれば、入力信号線路２ＫＩ
□。以上の電流が供給されるとジ冒セ７ソン素子は電圧
状態にスイッチングされてしまう、入力電流１．につい
ても同様に１！１゜以上の電流で容易に電圧状態にスイ
ッチングされる。
Ｌ、＃Ｌ４およびり、＃Ｌ＠社、超電導ルーｆｔ＠内の
インダクタンスＬ烏−Ｌｍ ト磁界結合するようＫなっ
ているので、後に詳述するように、入力電流に対する許
容範囲が狭く、例えば入力電流■、単独で電圧状態にス
イッチングする良めにはｗ、３図に示されるように！、
。以上であればよい。換言すれば、入力信号線路２ＫＩ
□。以上の電流が供給されるとジ冒セ７ソン素子は電圧
状態にスイッチングされてしまう、入力電流１．につい
ても同様に１！１゜以上の電流で容易に電圧状態にスイ
ッチングされる。
本発明はジ曹セフソン論理積装置における動作余裕度を
大きくするととを目的としておシ、その一実施例を第２
図に示す、第２図において、第１図と同一部分には同一
参照符号を付してあシ、第１図と異なるところは５Ｊｌ
ａＬ１ およびＪ、を含ｔｒループｔ８のインダクタン
スＬ、に対向して、かつ磁気的に結合１！ＩＪ能にイン
ダクタンスＬ、が配電されておシ％’倉＃ＬｌおよびＪ
ｌを含むルーフ′″１．０インダクタンスＬ、 Ｋ対向
して、磁気的に結合ｉｒｒ能にインダクタンスＬｓが配
置されていることである。インダクタンスＬ！を含む入
力信号線路６に入力電流！、を供給し、インダクタンス
Ｌ、を含む入力信号層路７に人力電流１．を供給するこ
とによ）、ジ習セ７ソン接合の臨界電流！、１が変化す
る。
大きくするととを目的としておシ、その一実施例を第２
図に示す、第２図において、第１図と同一部分には同一
参照符号を付してあシ、第１図と異なるところは５Ｊｌ
ａＬ１ およびＪ、を含ｔｒループｔ８のインダクタン
スＬ、に対向して、かつ磁気的に結合１！ＩＪ能にイン
ダクタンスＬ、が配電されておシ％’倉＃ＬｌおよびＪ
ｌを含むルーフ′″１．０インダクタンスＬ、 Ｋ対向
して、磁気的に結合ｉｒｒ能にインダクタンスＬｓが配
置されていることである。インダクタンスＬ！を含む入
力信号線路６に入力電流！、を供給し、インダクタンス
Ｌ、を含む入力信号層路７に人力電流１．を供給するこ
とによ）、ジ習セ７ソン接合の臨界電流！、１が変化す
る。
第２図の回路におけるしきい値を決める２つの入力電Ｒ
ＩＡと１１との関係は非線形であル、第３図に実線で示
す。第２図および第３図において、Ｉ、＋Ｉ、≦Ｉ−の
ときは超電導状態であシ、夏、＋Ｉ、）Ｉｍ、のときは
電圧状態である。［３図から明らかなように１第２図の
本発明実施例の回路において、入力電流！、まえは！、
単独で電圧状態にスイッチングするためＫは、それぞれ
！、。−まえは■１゜よ〕大きい電流！、ｔたは１１１
以上の電流を供給しなければならない。換言すれば、超
電導状態における入力電流１．の許容範囲が、！１１０
０とき、夏ＡＩ−ｔ、・だけ第１図の従来回路よシ大き
くなっている。入力電流！１の許容範囲も１．＝０のと
き、Ｉ、、−Ｉ、−だけ従来回路よシ大きくなっている
。このように、入力電流の許容電流が広がり九理由は、
第２図の回路において、インダクタンスＬ、がループｔ
、に含まれるインダクタンスＬＩにのみ対向して配置さ
れているため、インダクタンスし、に発生する磁界がル
ープ１．のインダクタンスＬ、に磁界結合して間接的に
ループｔ、に影響を与えてジ璽竜フソン素子をスイッチ
ングさせる六めには、入力信号線路６に従来よシ大電流
を流さなくてはならないからであシ、同様に１インダク
タンスし、がり、にのみ対向している丸め、スイッチン
グに大電流を要するからである。なお、第３図に示した
しきい値特性は、ジ冒セシソン接合Ｊｌ ｍ １．會
ａ ＪＨの臨界電流や、インダクタンスＬ＠ｍＬ＠の値
、およびバイアス電流Ｉ、の値によ）適切に設定できる
。
ＩＡと１１との関係は非線形であル、第３図に実線で示
す。第２図および第３図において、Ｉ、＋Ｉ、≦Ｉ−の
ときは超電導状態であシ、夏、＋Ｉ、）Ｉｍ、のときは
電圧状態である。［３図から明らかなように１第２図の
本発明実施例の回路において、入力電流！、まえは！、
単独で電圧状態にスイッチングするためＫは、それぞれ
！、。−まえは■１゜よ〕大きい電流！、ｔたは１１１
以上の電流を供給しなければならない。換言すれば、超
電導状態における入力電流１．の許容範囲が、！１１０
０とき、夏ＡＩ−ｔ、・だけ第１図の従来回路よシ大き
くなっている。入力電流！１の許容範囲も１．＝０のと
き、Ｉ、、−Ｉ、−だけ従来回路よシ大きくなっている
。このように、入力電流の許容電流が広がり九理由は、
第２図の回路において、インダクタンスＬ、がループｔ
、に含まれるインダクタンスＬＩにのみ対向して配置さ
れているため、インダクタンスし、に発生する磁界がル
ープ１．のインダクタンスＬ、に磁界結合して間接的に
ループｔ、に影響を与えてジ璽竜フソン素子をスイッチ
ングさせる六めには、入力信号線路６に従来よシ大電流
を流さなくてはならないからであシ、同様に１インダク
タンスし、がり、にのみ対向している丸め、スイッチン
グに大電流を要するからである。なお、第３図に示した
しきい値特性は、ジ冒セシソン接合Ｊｌ ｍ １．會
ａ ＪＨの臨界電流や、インダクタンスＬ＠ｍＬ＠の値
、およびバイアス電流Ｉ、の値によ）適切に設定できる
。
第４図は第２図に示し九実施例の回路を立体的に構成し
た場合の構造を示す平面図である。第４図において、鉛
系超電導材料の基部電極４００上に１図示しない酸化膜
を介して、鉛系超電導材料の対向電極４１が形成されて
お〕、これらの間の薄い酸化膜部分にジ雪セフソン接合
Ｊ１＃ＪｌおよびＪ、が形成されている。対向電極４１
はバイアス線路８に接続されている。入力信号線路６の
インダクタンスＬ！が、ジーセ７ソン接合Ｊ、およびＪ
、の間の対向電極４１のインダクタンスＬｌ （第４
図には表われていない）と対向するようＫして、入力信
号線路６が走行している。同様に、入力信号線路７のイ
ンダクタンスＬ、が、ゾ璽セ７ソン接合Ｊ、およびＪ、
の間の対向電極４１のインダクタンスＬ曾（同じく第４
図には表われていない）と対向するようにして、入力信
号線路７が走行している。この配置によ’）、Ｌｖ と
Ｌｌ ａ ＬＨとり、は直接磁界結合されないので入
力電流の許容範囲は大きくなる。
た場合の構造を示す平面図である。第４図において、鉛
系超電導材料の基部電極４００上に１図示しない酸化膜
を介して、鉛系超電導材料の対向電極４１が形成されて
お〕、これらの間の薄い酸化膜部分にジ雪セフソン接合
Ｊ１＃ＪｌおよびＪ、が形成されている。対向電極４１
はバイアス線路８に接続されている。入力信号線路６の
インダクタンスＬ！が、ジーセ７ソン接合Ｊ、およびＪ
、の間の対向電極４１のインダクタンスＬｌ （第４
図には表われていない）と対向するようＫして、入力信
号線路６が走行している。同様に、入力信号線路７のイ
ンダクタンスＬ、が、ゾ璽セ７ソン接合Ｊ、およびＪ、
の間の対向電極４１のインダクタンスＬ曾（同じく第４
図には表われていない）と対向するようにして、入力信
号線路７が走行している。この配置によ’）、Ｌｖ と
Ｌｌ ａ ＬＨとり、は直接磁界結合されないので入
力電流の許容範囲は大きくなる。
第５図祉本発８Ａの第２の実施例によるジ璽セフソン論
理積装置を示す回路図である。第２図に示し九実施例と
第５図との相違は、第２図においてはバイアス線路８が
インダクタンスＬ１ とり、の接続点Ｂ［接続されてい
るのに対し、１ｇ５図においては、２本のバイアス線路
９およびｌＯがインダクタンスＬ、の中間点Ｂ、および
インダクタンスＬ、の中間点Ｂ、に接続されていること
である。
理積装置を示す回路図である。第２図に示し九実施例と
第５図との相違は、第２図においてはバイアス線路８が
インダクタンスＬ１ とり、の接続点Ｂ［接続されてい
るのに対し、１ｇ５図においては、２本のバイアス線路
９およびｌＯがインダクタンスＬ、の中間点Ｂ、および
インダクタンスＬ、の中間点Ｂ、に接続されていること
である。
第５図の構成によっても、基本的な動作は第２図の装置
と同様である。
と同様である。
第６図祉第５図に示し九実施例の回路を平面的に構成し
た場合の構造を示す平面図である。第６図において、６
０は鉛系超電導材料の基部電極、６１は基部電極６０の
一部の上に図示しない酸化膜を介して形成された超電導
材料の対向電極である。基部電極６０と対向電極６１０
間の酸化膜の薄い部分にジ曹セフンン接合Ｊ、、Ｊ、お
よびＪ、が形成されている。対向電極６１の両側を走行
している基部電極はインダクタンスし、およびし、を構
成している。インダクタンスＬ、およびり、の中央部に
バイアス線路９およびｌＯが接続されている。入力信号
ｌｌｉ路６および７はそれぞれ、インダクタンスＬ１お
よびり、に磁界結合可能なように対向して走行している
。
た場合の構造を示す平面図である。第６図において、６
０は鉛系超電導材料の基部電極、６１は基部電極６０の
一部の上に図示しない酸化膜を介して形成された超電導
材料の対向電極である。基部電極６０と対向電極６１０
間の酸化膜の薄い部分にジ曹セフンン接合Ｊ、、Ｊ、お
よびＪ、が形成されている。対向電極６１の両側を走行
している基部電極はインダクタンスし、およびし、を構
成している。インダクタンスＬ、およびり、の中央部に
バイアス線路９およびｌＯが接続されている。入力信号
ｌｌｉ路６および７はそれぞれ、インダクタンスＬ１お
よびり、に磁界結合可能なように対向して走行している
。
第６図かられかるように１ インダクタンスＬマとＬ＊
＃１ｌｌｉれているので、インダクタンスＬ、とり、が
直接磁界結合する仁とはない。Ｌ・とり。
＃１ｌｌｉれているので、インダクタンスＬ、とり、が
直接磁界結合する仁とはない。Ｌ・とり。
Ｋついても同様に、Ｌ・とＬｌが直接磁界結合しない。
従りて、第５図および第６図に示した装置によりても、
入力電流の許容範囲がＭ１図の従来例と比べて大きくな
る。なお、第２図、第５図で示し九回路は立体的構成、
平面的構成のどちらでも実現できる。
入力電流の許容範囲がＭ１図の従来例と比べて大きくな
る。なお、第２図、第５図で示し九回路は立体的構成、
平面的構成のどちらでも実現できる。
第７図は本発明の第３の実施例を示す４接合ジーセ７ソ
ン論理積装置を示す回路図である。８７図において、４
つのジ冒セ７ソン接合Ｊ、〜Ｊ。
ン論理積装置を示す回路図である。８７図において、４
つのジ冒セ７ソン接合Ｊ、〜Ｊ。
が超電導ルーズｔ、 Ｋ含まれており、Ｊｌ とＪ。
の間、Ｊ、とＪ、の間、およびＪｌ とＪ４の間のイン
ダクタンスＪ ＠ Ｌｍ 、およびり、のそれぞれ対
向して、３本の入力信号線路６，７．１１のインダクタ
ンスＬ４＊Ｌ＠ａＬ−が配置されている。バイアス線路
はＬｌａＬｌおよびｔ、＝の中央部に接続されている。
ダクタンスＪ ＠ Ｌｍ 、およびり、のそれぞれ対
向して、３本の入力信号線路６，７．１１のインダクタ
ンスＬ４＊Ｌ＠ａＬ−が配置されている。バイアス線路
はＬｌａＬｌおよびｔ、＝の中央部に接続されている。
第７図の回路構成によ多入力電流の許容範囲が広い３人
カッ曹セ７ソン論理積ｒ−）が得られることは、前述の
実施例の説明から容易に理解できるであろう。
カッ曹セ７ソン論理積ｒ−）が得られることは、前述の
実施例の説明から容易に理解できるであろう。
さらに多入力の論理積装置にする六めＫは、多接合の量
子干渉型ジ冒セフノン素子の各々のルーｆｌｌｃ入力信
号線路のインダクタンスを対向して配置すればよい。
子干渉型ジ冒セフノン素子の各々のルーｆｌｌｃ入力信
号線路のインダクタンスを対向して配置すればよい。
以上の駈明から明らかなように、本発明によれば、多接
合量子干渉型ジ璽セフソン素子の各ルー！に対向して入
力信号線路を別々に配置したので、一本の入力信号線路
に従来よシ大電流を流さない限シ、スイッチングが生じ
ず、従うて、入力信号の大きさに対す之許容範囲が広く
なるという効果が得られるとともに、この効果を磁界結
合型論理装置によ如実現したことによシ、別の入出力分
離用磁気結合回路が不要となる。
合量子干渉型ジ璽セフソン素子の各ルー！に対向して入
力信号線路を別々に配置したので、一本の入力信号線路
に従来よシ大電流を流さない限シ、スイッチングが生じ
ず、従うて、入力信号の大きさに対す之許容範囲が広く
なるという効果が得られるとともに、この効果を磁界結
合型論理装置によ如実現したことによシ、別の入出力分
離用磁気結合回路が不要となる。
第１図は従来の３１ａ合ジ璽セフソン論１１［＃ダート
の１例を示す回路図、第２図は本発明の一実施例による
３接合ジ冒セフノン論理積？−）を示す回路図、第３図
線第１図および第２図の回路における入力電流と臨界電
流の関係を示すしきい値特性図、第４図は第２図の回路
の構造を示す平面図、第５図は本発明の第２の実施例に
よる３接合ジ冒セ７ソン論理積ｅ−）を示す回路図、第
６図は第５図の回路の構造を示す平面図、そして第７図
は本発明の第３の実施例による４接合ゾ璽七７ンン論理
積ダートを示す回路図である。 図において、’ｓ＊Ａ置 、ｔ、は超電導ルー／、Ｊｓ
ｅＪ＊、Ｊｌ ｅＪ４はジ冒セ７ソン接合、Ｌ、
、Ｌ、け超電導ルーズ内のインダクタンス、６．７．１
１は入力信号線路、Ｌ、、Ｌ、、Ｌ・は入力信号線路の
インダクタンス、４０．６０は基部電極、４１．６１は
対向電極である。 第１図 ７！１ 第２図 第４図 第 ５図 第６図 ＩＰＪ７図 手続補正書 昭和５７年 １１月 ２日 ＝許庁長官若杉和夫殿 五、事件の表示 昭和５６年 特許願 第１５３８８６号発明の名称 ジ■セ７ソンＭ理槓装置 補正をする者 事件との関係 特許出願人 名称 Ｃ５２２）富士通株式会社 代理人 ５、補正の対象 （１） 明細書の「特許請求の範Ｈ」の徊（２）明細
書の「発明の詳細な説明」の禰６、補正の内容 （１） 明細書の！￥１許請求の範囲の欄を別紙の通
９桶正する０ （２）明細書第４負第１行から第７行の［３寮合以上の
・・・・・・ジ冒セ７ソン論理槓装置でめる」を「２つ
のジ１セフノン素子と、該ジ、セフンン素子間に配置さ
れたインタ”クタンスとを含む超電導ループを會少なく
とも２つ縦続接続し、少なくとも２つの論理入力信号＠
を、向記インダクタンスに独立に対応して、磁気的に結
合可能に配電し、＃記ジ曹セフンン累子関の端子電圧を
出力とすること１に特徴とするジ曹セ７ソン論理槓！１
ＩＰＡ補正する。 ７、＆附書類の目録
の１例を示す回路図、第２図は本発明の一実施例による
３接合ジ冒セフノン論理積？−）を示す回路図、第３図
線第１図および第２図の回路における入力電流と臨界電
流の関係を示すしきい値特性図、第４図は第２図の回路
の構造を示す平面図、第５図は本発明の第２の実施例に
よる３接合ジ冒セ７ソン論理積ｅ−）を示す回路図、第
６図は第５図の回路の構造を示す平面図、そして第７図
は本発明の第３の実施例による４接合ゾ璽七７ンン論理
積ダートを示す回路図である。 図において、’ｓ＊Ａ置 、ｔ、は超電導ルー／、Ｊｓ
ｅＪ＊、Ｊｌ ｅＪ４はジ冒セ７ソン接合、Ｌ、
、Ｌ、け超電導ルーズ内のインダクタンス、６．７．１
１は入力信号線路、Ｌ、、Ｌ、、Ｌ・は入力信号線路の
インダクタンス、４０．６０は基部電極、４１．６１は
対向電極である。 第１図 ７！１ 第２図 第４図 第 ５図 第６図 ＩＰＪ７図 手続補正書 昭和５７年 １１月 ２日 ＝許庁長官若杉和夫殿 五、事件の表示 昭和５６年 特許願 第１５３８８６号発明の名称 ジ■セ７ソンＭ理槓装置 補正をする者 事件との関係 特許出願人 名称 Ｃ５２２）富士通株式会社 代理人 ５、補正の対象 （１） 明細書の「特許請求の範Ｈ」の徊（２）明細
書の「発明の詳細な説明」の禰６、補正の内容 （１） 明細書の！￥１許請求の範囲の欄を別紙の通
９桶正する０ （２）明細書第４負第１行から第７行の［３寮合以上の
・・・・・・ジ冒セ７ソン論理槓装置でめる」を「２つ
のジ１セフノン素子と、該ジ、セフンン素子間に配置さ
れたインタ”クタンスとを含む超電導ループを會少なく
とも２つ縦続接続し、少なくとも２つの論理入力信号＠
を、向記インダクタンスに独立に対応して、磁気的に結
合可能に配電し、＃記ジ曹セフンン累子関の端子電圧を
出力とすること１に特徴とするジ曹セ７ソン論理槓！１
ＩＰＡ補正する。 ７、＆附書類の目録
Claims (1)
- １、少なくとも２つの超電導ルー！、該超電導ループの
各々に含まれる少なくとも２つのジ璽セフソン接合、お
よび、＃ジ曹セ７ンン接合の間のインダクタンスを具備
する多接合の量、子干渉型ジ璽セフソン累子において、
該超電導ループの各々に含まれる該インダクタンスと磁
気的に結合可能なように、入力信号線路を骸超電導ルー
プ毎の酸インダクタンスに対向して配置したことを％像
とするジ冒セフソン論理積装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153886A JPS5856374A (ja) | 1981-09-30 | 1981-09-30 | ジヨセフソン論理積装置 |
| DE8282305157T DE3270651D1 (en) | 1981-09-30 | 1982-09-29 | Josephson-junction logic device |
| EP82305157A EP0076160B1 (en) | 1981-09-30 | 1982-09-29 | Josephson-junction logic device |
| US06/917,313 US4710651A (en) | 1981-09-30 | 1986-10-10 | Josephson-junction logic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153886A JPS5856374A (ja) | 1981-09-30 | 1981-09-30 | ジヨセフソン論理積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856374A true JPS5856374A (ja) | 1983-04-04 |
Family
ID=15572257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153886A Pending JPS5856374A (ja) | 1981-09-30 | 1981-09-30 | ジヨセフソン論理積装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4710651A (ja) |
| EP (1) | EP0076160B1 (ja) |
| JP (1) | JPS5856374A (ja) |
| DE (1) | DE3270651D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61229376A (ja) * | 1985-04-04 | 1986-10-13 | Agency Of Ind Science & Technol | ジヨセフソン量子干渉計 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019818A (en) * | 1989-08-24 | 1991-05-28 | Trw Inc. | Superconducting analog-to-digital converter with grounded four-junction squid bidirectional counter |
| US5012243A (en) * | 1989-08-24 | 1991-04-30 | Trw Inc. | Superconducting analog-to-digital converter with floating four-junction squid bidirectional counter |
| US5326986A (en) * | 1991-03-05 | 1994-07-05 | University Of Houston - University Park | Parallel N-junction superconducting interferometer with enhanced flux-to-voltage transfer function |
| JPH04290276A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | 超伝導装置 |
| US5266844A (en) * | 1991-07-15 | 1993-11-30 | Hewlett-Packard Company | Timing discriminator circuit and method for determining the arrival order of input signals |
| US5334884A (en) * | 1991-07-23 | 1994-08-02 | International Business Machines Corporation | Three junction squid mixer |
| JP3655753B2 (ja) * | 1998-10-07 | 2005-06-02 | 日本電気株式会社 | 超伝導電流計測回路とそれを用いた電流計測装置 |
| US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
| US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
| US10488469B2 (en) * | 2017-06-05 | 2019-11-26 | The Regents Of The University Of California | Magnetic flux control in superconducting devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978351A (en) * | 1975-06-30 | 1976-08-31 | International Business Machines Corporation | Quantum interference josephson logic devices |
| US4117354A (en) * | 1977-06-30 | 1978-09-26 | International Business Machines Corporation | Two-part current injection interferometer amplifiers and logic circuits |
| US4149097A (en) * | 1977-12-30 | 1979-04-10 | International Business Machines Corporation | Waveform transition sensitive Josephson junction circuit having sense bus and logic applications |
-
1981
- 1981-09-30 JP JP56153886A patent/JPS5856374A/ja active Pending
-
1982
- 1982-09-29 EP EP82305157A patent/EP0076160B1/en not_active Expired
- 1982-09-29 DE DE8282305157T patent/DE3270651D1/de not_active Expired
-
1986
- 1986-10-10 US US06/917,313 patent/US4710651A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61229376A (ja) * | 1985-04-04 | 1986-10-13 | Agency Of Ind Science & Technol | ジヨセフソン量子干渉計 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0076160B1 (en) | 1986-04-16 |
| US4710651A (en) | 1987-12-01 |
| DE3270651D1 (en) | 1986-05-22 |
| EP0076160A3 (en) | 1983-09-07 |
| EP0076160A2 (en) | 1983-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5856374A (ja) | ジヨセフソン論理積装置 | |
| JPS6010451B2 (ja) | ジヨゼフソン効果を利用したスイツチング回路 | |
| US3843895A (en) | Two-way or circuit using josephson tunnelling technology | |
| US4672244A (en) | Josephson logic integrated circuit | |
| JPS59139728A (ja) | 超伝導磁束量子論理回路 | |
| EP0069534B1 (en) | Superconducting logic circuit | |
| US4538077A (en) | Circuit utilizing Josephson effect | |
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| EP0138126A2 (en) | Logic circuit with low power structure | |
| JPS6157738B2 (ja) | ||
| JP2838979B2 (ja) | 超伝導回路 | |
| JPH0199479A (ja) | Ｄｃ・ａｃ変換装置 | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPS622732B2 (ja) | ||
| JPS60125018A (ja) | 超伝導論理ゲ−ト | |
| DE19741483C2 (de) | Supraleitende Single-Flux-Quantum-Schnittstellen-Schaltung zur Umwandlung einer "Return-to-Zero"-Signaldarstellung in eine "Non-Return-to-Zero"-Signaldarstellung | |
| JPH0563554A (ja) | 超伝導集積回路 | |
| JPH05191252A (ja) | ジョセフソン極性切換型駆動回路 | |
| Fujimaki et al. | Variable threshold logic with superconducting quantum interferometers | |
| JPH0515055A (ja) | 限流器 | |
| JPH0334868B2 (ja) | ||
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPS63124585A (ja) | 磁界結合型ジヨセフソン集積回路 | |
| JPS6258724A (ja) | ジヨセフソン効果を用いたゲ−ト回路 | |
| JPH047132B2 (ja) |