JPS5856374A - ジヨセフソン論理積装置 - Google Patents

ジヨセフソン論理積装置

Info

Publication number
JPS5856374A
JPS5856374A JP56153886A JP15388681A JPS5856374A JP S5856374 A JPS5856374 A JP S5856374A JP 56153886 A JP56153886 A JP 56153886A JP 15388681 A JP15388681 A JP 15388681A JP S5856374 A JPS5856374 A JP S5856374A
Authority
JP
Japan
Prior art keywords
inductance
input
input signal
loop
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56153886A
Other languages
English (en)
Inventor
Hideo Suzuki
秀雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56153886A priority Critical patent/JPS5856374A/ja
Priority to DE8282305157T priority patent/DE3270651D1/de
Priority to EP82305157A priority patent/EP0076160B1/en
Publication of JPS5856374A publication Critical patent/JPS5856374A/ja
Priority to US06/917,313 priority patent/US4710651A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はジ曹セフノン論理素子に係シ、特に、入出力分
、離が確実な磁気結合で、かつ、動作ff −シン(余
、裕度)を大きくしたジ冒セフソン論理積装置に関する
従来のノ冒セ7ソン論理積C−)としては、超電導ルー
プのインダクタンスと磁界結合する入力信号線を有する
磁界結合製論理装置(4!開5O−75761)と、入
力電流を直接に量子干渉針ループに流し込む電流注入型
のジ冒セ7ソン・トンネリング回路(特開間第54−1
2694号参照)が知られている。
磁界結合型論理装置は、入力信号線に入力電流を印加す
ることによシゾ冒セフソン接合の外部磁界を変化させ、
それによ)ジ■セ7ソン接合の臨界電流を変化せしめて
超電導状態から電圧状態に遷移させるものである。しか
しながら、従来の磁界結合型論理装置は、入力信号線が
超電導ループのインダクタンスの全体に対向して配置さ
れ、この入力信号線が同配置で多数設けられている。そ
のために臨界電流を越える点(しきい値)は単純にそれ
ぞれの入力信号線に与えられる入力電流の和で決まるの
で論理積動作としては超電導状態における入力電流の許
容範囲が小さい丸め、動作余裕度が小さいという問題が
ある。
電流注入型のゾ冒セ7ソン・トンネリング回路は、着目
しているゾ曹セフノン素子に直接入力亀流を流し込み、
入力電流がしきい値を越えると超電導状態から電圧状I
IIK遷移する椀象を利用するものである。この電流注
入11r−)は、しきい値が、単純に入力電流の和では
決まらず、それぞれの入力電流間の関係が非iIWであ
シ、従って超電導状態と電圧状態の境界が、aJ¥結合
型に比べて急峻であるので、動作余裕が改善されるが、
入出力の分離の九めの磁気結合回路等が必要であシ、従
りて装f籾模が大きく高価格であるという四組がある。
本発明の目的は、上述の従来技術における問題にかんが
み、3接合以上の量子、干渉型ジ■セ7ソン素子のルー
!毎に入力信号線路を設けるという構想に基づき、しき
い値を決める多数の入力電流間の関係を非線形な4のに
して入力信号の大きさに対する許容範囲を拡大すると共
にこれ自身が磁気結合であるために別の入出力分離用磁
気結合回路岬を不要にしたジ曹セ7ソン論理積装置を提
供することにある。
1配l的を達成するために、本発明によって提供される
ものは、3接合以上の磁界結合・量子干渉型ジ璽セフノ
ン素子において、一つのループだけに入力信号を与えた
際には入力信号に対する感度が低いことを利用し、入力
信号の大きさの許容゛範囲を広くする手段として量子干
渉量ジ冒セ7ソン素子の各々のループに磁界結合する入
力信号線路を設叶たジ冒セフソン論理積装置である。こ
の論理積装置は、入力信号線がループ0インダクタンス
の全体に対向して配置されている同一寸法の従来のジ■
セフソン論理和装置と入力信号レベルを勢しくできる。
以下、本発明の実施例を添附の図面に基づいて従来例と
対比しながら説明する。
jlI1図は従来の3接合磁界結合型論理積r−)の1
例を示す回路図である。第1図において、この論理積グ
ー)は、3つのジlセフソン級合Js−J、およびJl
と、J、とJ、の間のインダクタンスL*  と、Jm
 とJ、の間のインダクタンスL、とを含んでいる。J
、〜J、とLl aLHを含む超電導ループt1のイン
ダクタンスL、およびり、の全体に対向して、仁れらの
インダクタンスL、、L、に磁気的に結合可能にインダ
クタンスL、、L、およびLmaL・が配置されている
ルーft、内のインダクタンスL、とL會の間の点Bに
バイアス電流1bi)を供細され、インダクタンスL、
、L、およびLi5L−・をそれぞれ含む入力信号線路
2および3に入力電流!、および夏、が供給される。入
力電流!Aまfeは!、にょって、インダクタンスLs
 、L、またはLseL・に生じた磁界に超電導ループ
t、が磁界結合することによシ、ジ■セフソン接合の臨
界電流!、。が変什する。
第1図の回路における入力電流Iと臨界電流!、の関係
は第3図(8)K示すようKな)、論理積回路として使
用する場合には!□とI、が共に入力された時に臨界電
流IIn、を越えるように設定する。
この際、臨界電流を越える点(しきい値)を決める!、
と!、との関係は第3図(b)に点線で示すように線形
になる。第1図および第3図において、1、+1.≦X
mo  のときは超電導状態であ)、出力端子4,5間
に電圧が発生しないが、r、 + 夏、 > −0のと
きは電圧状態にスイッチングされて、出力端子4.5間
に電圧が得られる。
菖1図の従来回路では、入力信号線路のインダクタンス
L、#L4およびり、#L@社、超電導ルーft@内の
インダクタンスL烏−Lm ト磁界結合するようKなっ
ているので、後に詳述するように、入力電流に対する許
容範囲が狭く、例えば入力電流■、単独で電圧状態にス
イッチングする良めにはw、3図に示されるように!、
。以上であればよい。換言すれば、入力信号線路2KI
□。以上の電流が供給されるとジ冒セ7ソン素子は電圧
状態にスイッチングされてしまう、入力電流1.につい
ても同様に1!1゜以上の電流で容易に電圧状態にスイ
ッチングされる。
本発明はジ曹セフソン論理積装置における動作余裕度を
大きくするととを目的としておシ、その一実施例を第2
図に示す、第2図において、第1図と同一部分には同一
参照符号を付してあシ、第1図と異なるところは5Jl
aL1 およびJ、を含trループt8のインダクタン
スL、に対向して、かつ磁気的に結合1!IJ能にイン
ダクタンスL、が配電されておシ%’倉#LlおよびJ
lを含むルーフ′″1.0インダクタンスL、 K対向
して、磁気的に結合irr能にインダクタンスLsが配
置されていることである。インダクタンスL!を含む入
力信号線路6に入力電流!、を供給し、インダクタンス
L、を含む入力信号層路7に人力電流1.を供給するこ
とによ)、ジ習セ7ソン接合の臨界電流!、1が変化す
る。
第2図の回路におけるしきい値を決める2つの入力電R
IAと11との関係は非線形であル、第3図に実線で示
す。第2図および第3図において、I、+I、≦I−の
ときは超電導状態であシ、夏、+I、)Im、のときは
電圧状態である。[3図から明らかなように1第2図の
本発明実施例の回路において、入力電流!、まえは!、
単独で電圧状態にスイッチングするためKは、それぞれ
!、。−まえは■1゜よ〕大きい電流!、tたは111
以上の電流を供給しなければならない。換言すれば、超
電導状態における入力電流1.の許容範囲が、!110
0とき、夏AI−t、・だけ第1図の従来回路よシ大き
くなっている。入力電流!1の許容範囲も1.=0のと
き、I、、−I、−だけ従来回路よシ大きくなっている
。このように、入力電流の許容電流が広がり九理由は、
第2図の回路において、インダクタンスL、がループt
、に含まれるインダクタンスLIにのみ対向して配置さ
れているため、インダクタンスし、に発生する磁界がル
ープ1.のインダクタンスL、に磁界結合して間接的に
ループt、に影響を与えてジ璽竜フソン素子をスイッチ
ングさせる六めには、入力信号線路6に従来よシ大電流
を流さなくてはならないからであシ、同様に1インダク
タンスし、がり、にのみ対向している丸め、スイッチン
グに大電流を要するからである。なお、第3図に示した
しきい値特性は、ジ冒セシソン接合Jl  m 1.會
a JHの臨界電流や、インダクタンスL@mL@の値
、およびバイアス電流I、の値によ)適切に設定できる
第4図は第2図に示し九実施例の回路を立体的に構成し
た場合の構造を示す平面図である。第4図において、鉛
系超電導材料の基部電極400上に1図示しない酸化膜
を介して、鉛系超電導材料の対向電極41が形成されて
お〕、これらの間の薄い酸化膜部分にジ雪セフソン接合
J1#JlおよびJ、が形成されている。対向電極41
はバイアス線路8に接続されている。入力信号線路6の
インダクタンスL!が、ジーセ7ソン接合J、およびJ
、の間の対向電極41のインダクタンスLl  (第4
図には表われていない)と対向するようKして、入力信
号線路6が走行している。同様に、入力信号線路7のイ
ンダクタンスL、が、ゾ璽セ7ソン接合J、およびJ、
の間の対向電極41のインダクタンスL曾(同じく第4
図には表われていない)と対向するようにして、入力信
号線路7が走行している。この配置によ’)、Lv と
Ll  a LHとり、は直接磁界結合されないので入
力電流の許容範囲は大きくなる。
第5図祉本発8Aの第2の実施例によるジ璽セフソン論
理積装置を示す回路図である。第2図に示し九実施例と
第5図との相違は、第2図においてはバイアス線路8が
インダクタンスL1 とり、の接続点B[接続されてい
るのに対し、1g5図においては、2本のバイアス線路
9およびlOがインダクタンスL、の中間点B、および
インダクタンスL、の中間点B、に接続されていること
である。
第5図の構成によっても、基本的な動作は第2図の装置
と同様である。
第6図祉第5図に示し九実施例の回路を平面的に構成し
た場合の構造を示す平面図である。第6図において、6
0は鉛系超電導材料の基部電極、61は基部電極60の
一部の上に図示しない酸化膜を介して形成された超電導
材料の対向電極である。基部電極60と対向電極610
間の酸化膜の薄い部分にジ曹セフンン接合J、、J、お
よびJ、が形成されている。対向電極61の両側を走行
している基部電極はインダクタンスし、およびし、を構
成している。インダクタンスL、およびり、の中央部に
バイアス線路9およびlOが接続されている。入力信号
lli路6および7はそれぞれ、インダクタンスL1お
よびり、に磁界結合可能なように対向して走行している
第6図かられかるように1 インダクタンスLマとL*
#1lliれているので、インダクタンスL、とり、が
直接磁界結合する仁とはない。L・とり。
Kついても同様に、L・とLlが直接磁界結合しない。
従りて、第5図および第6図に示した装置によりても、
入力電流の許容範囲がM1図の従来例と比べて大きくな
る。なお、第2図、第5図で示し九回路は立体的構成、
平面的構成のどちらでも実現できる。
第7図は本発明の第3の実施例を示す4接合ジーセ7ソ
ン論理積装置を示す回路図である。87図において、4
つのジ冒セ7ソン接合J、〜J。
が超電導ルーズt、 K含まれており、Jl とJ。
の間、J、とJ、の間、およびJl とJ4の間のイン
ダクタンスJ  @ Lm 、およびり、のそれぞれ対
向して、3本の入力信号線路6,7.11のインダクタ
ンスL4*L@aL−が配置されている。バイアス線路
はLlaLlおよびt、=の中央部に接続されている。
第7図の回路構成によ多入力電流の許容範囲が広い3人
カッ曹セ7ソン論理積r−)が得られることは、前述の
実施例の説明から容易に理解できるであろう。
さらに多入力の論理積装置にする六めKは、多接合の量
子干渉型ジ冒セフノン素子の各々のルーfllc入力信
号線路のインダクタンスを対向して配置すればよい。
以上の駈明から明らかなように、本発明によれば、多接
合量子干渉型ジ璽セフソン素子の各ルー!に対向して入
力信号線路を別々に配置したので、一本の入力信号線路
に従来よシ大電流を流さない限シ、スイッチングが生じ
ず、従うて、入力信号の大きさに対す之許容範囲が広く
なるという効果が得られるとともに、この効果を磁界結
合型論理装置によ如実現したことによシ、別の入出力分
離用磁気結合回路が不要となる。
【図面の簡単な説明】
第1図は従来の31a合ジ璽セフソン論11[#ダート
の1例を示す回路図、第2図は本発明の一実施例による
3接合ジ冒セフノン論理積?−)を示す回路図、第3図
線第1図および第2図の回路における入力電流と臨界電
流の関係を示すしきい値特性図、第4図は第2図の回路
の構造を示す平面図、第5図は本発明の第2の実施例に
よる3接合ジ冒セ7ソン論理積e−)を示す回路図、第
6図は第5図の回路の構造を示す平面図、そして第7図
は本発明の第3の実施例による4接合ゾ璽七7ンン論理
積ダートを示す回路図である。 図において、’s*A置 、t、は超電導ルー/、Js
  eJ*、Jl  eJ4はジ冒セ7ソン接合、L、
、L、け超電導ルーズ内のインダクタンス、6.7.1
1は入力信号線路、L、、L、、L・は入力信号線路の
インダクタンス、40.60は基部電極、41.61は
対向電極である。 第1図 7!1 第2図 第4図 第 5図 第6図 IPJ7図 手続補正書 昭和57年 11月 2日 =許庁長官若杉和夫殿 五、事件の表示 昭和56年 特許願  第153886号発明の名称 ジ■セ7ソンM理槓装置 補正をする者 事件との関係  特許出願人 名称 C522)富士通株式会社 代理人 5、補正の対象 (1)  明細書の「特許請求の範H」の徊(2)明細
書の「発明の詳細な説明」の禰6、補正の内容 (1)  明細書の!¥1許請求の範囲の欄を別紙の通
9桶正する0 (2)明細書第4負第1行から第7行の[3寮合以上の
・・・・・・ジ冒セ7ソン論理槓装置でめる」を「2つ
のジ1セフノン素子と、該ジ、セフンン素子間に配置さ
れたインタ”クタンスとを含む超電導ループを會少なく
とも2つ縦続接続し、少なくとも2つの論理入力信号@
を、向記インダクタンスに独立に対応して、磁気的に結
合可能に配電し、#記ジ曹セフンン累子関の端子電圧を
出力とすること1に特徴とするジ曹セ7ソン論理槓!1
IPA補正する。 7、&附書類の目録

Claims (1)

    【特許請求の範囲】
  1. 1、少なくとも2つの超電導ルー!、該超電導ループの
    各々に含まれる少なくとも2つのジ璽セフソン接合、お
    よび、#ジ曹セ7ンン接合の間のインダクタンスを具備
    する多接合の量、子干渉型ジ璽セフソン累子において、
    該超電導ループの各々に含まれる該インダクタンスと磁
    気的に結合可能なように、入力信号線路を骸超電導ルー
    プ毎の酸インダクタンスに対向して配置したことを%像
    とするジ冒セフソン論理積装置。
JP56153886A 1981-09-30 1981-09-30 ジヨセフソン論理積装置 Pending JPS5856374A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56153886A JPS5856374A (ja) 1981-09-30 1981-09-30 ジヨセフソン論理積装置
DE8282305157T DE3270651D1 (en) 1981-09-30 1982-09-29 Josephson-junction logic device
EP82305157A EP0076160B1 (en) 1981-09-30 1982-09-29 Josephson-junction logic device
US06/917,313 US4710651A (en) 1981-09-30 1986-10-10 Josephson-junction logic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56153886A JPS5856374A (ja) 1981-09-30 1981-09-30 ジヨセフソン論理積装置

Publications (1)

Publication Number Publication Date
JPS5856374A true JPS5856374A (ja) 1983-04-04

Family

ID=15572257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56153886A Pending JPS5856374A (ja) 1981-09-30 1981-09-30 ジヨセフソン論理積装置

Country Status (4)

Country Link
US (1) US4710651A (ja)
EP (1) EP0076160B1 (ja)
JP (1) JPS5856374A (ja)
DE (1) DE3270651D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229376A (ja) * 1985-04-04 1986-10-13 Agency Of Ind Science & Technol ジヨセフソン量子干渉計

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019818A (en) * 1989-08-24 1991-05-28 Trw Inc. Superconducting analog-to-digital converter with grounded four-junction squid bidirectional counter
US5012243A (en) * 1989-08-24 1991-04-30 Trw Inc. Superconducting analog-to-digital converter with floating four-junction squid bidirectional counter
US5326986A (en) * 1991-03-05 1994-07-05 University Of Houston - University Park Parallel N-junction superconducting interferometer with enhanced flux-to-voltage transfer function
JPH04290276A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd 超伝導装置
US5266844A (en) * 1991-07-15 1993-11-30 Hewlett-Packard Company Timing discriminator circuit and method for determining the arrival order of input signals
US5334884A (en) * 1991-07-23 1994-08-02 International Business Machines Corporation Three junction squid mixer
JP3655753B2 (ja) * 1998-10-07 2005-06-02 日本電気株式会社 超伝導電流計測回路とそれを用いた電流計測装置
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit
US10488469B2 (en) * 2017-06-05 2019-11-26 The Regents Of The University Of California Magnetic flux control in superconducting devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978351A (en) * 1975-06-30 1976-08-31 International Business Machines Corporation Quantum interference josephson logic devices
US4117354A (en) * 1977-06-30 1978-09-26 International Business Machines Corporation Two-part current injection interferometer amplifiers and logic circuits
US4149097A (en) * 1977-12-30 1979-04-10 International Business Machines Corporation Waveform transition sensitive Josephson junction circuit having sense bus and logic applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229376A (ja) * 1985-04-04 1986-10-13 Agency Of Ind Science & Technol ジヨセフソン量子干渉計

Also Published As

Publication number Publication date
EP0076160B1 (en) 1986-04-16
US4710651A (en) 1987-12-01
DE3270651D1 (en) 1986-05-22
EP0076160A3 (en) 1983-09-07
EP0076160A2 (en) 1983-04-06

Similar Documents

Publication Publication Date Title
JPS5856374A (ja) ジヨセフソン論理積装置
JPS6010451B2 (ja) ジヨゼフソン効果を利用したスイツチング回路
US3843895A (en) Two-way or circuit using josephson tunnelling technology
US4672244A (en) Josephson logic integrated circuit
JPS59139728A (ja) 超伝導磁束量子論理回路
EP0069534B1 (en) Superconducting logic circuit
US4538077A (en) Circuit utilizing Josephson effect
JP2550587B2 (ja) ジヨセフソンゲ−ト
EP0138126A2 (en) Logic circuit with low power structure
JPS6157738B2 (ja)
JP2838979B2 (ja) 超伝導回路
JPH0199479A (ja) Dc・ac変換装置
JP2674652B2 (ja) ジョセフソン論理セルゲート
JPS622732B2 (ja)
JPS60125018A (ja) 超伝導論理ゲ−ト
DE19741483C2 (de) Supraleitende Single-Flux-Quantum-Schnittstellen-Schaltung zur Umwandlung einer "Return-to-Zero"-Signaldarstellung in eine "Non-Return-to-Zero"-Signaldarstellung
JPH0563554A (ja) 超伝導集積回路
JPH05191252A (ja) ジョセフソン極性切換型駆動回路
Fujimaki et al. Variable threshold logic with superconducting quantum interferometers
JPH0515055A (ja) 限流器
JPH0334868B2 (ja)
JPS6053966B2 (ja) ジョセフソン論理ゲ−ト
JPS63124585A (ja) 磁界結合型ジヨセフソン集積回路
JPS6258724A (ja) ジヨセフソン効果を用いたゲ−ト回路
JPH047132B2 (ja)