JPH0157535B2 - - Google Patents

Info

Publication number
JPH0157535B2
JPH0157535B2 JP12852583A JP12852583A JPH0157535B2 JP H0157535 B2 JPH0157535 B2 JP H0157535B2 JP 12852583 A JP12852583 A JP 12852583A JP 12852583 A JP12852583 A JP 12852583A JP H0157535 B2 JPH0157535 B2 JP H0157535B2
Authority
JP
Japan
Prior art keywords
josephson
logic circuit
bias current
superconducting logic
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12852583A
Other languages
English (en)
Other versions
JPS6020636A (ja
Inventor
Takuji Nakanishi
Kazunori Myahara
Shuichi Fujita
Hajime Yamada
Masashi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP12852583A priority Critical patent/JPS6020636A/ja
Publication of JPS6020636A publication Critical patent/JPS6020636A/ja
Publication of JPH0157535B2 publication Critical patent/JPH0157535B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、ジヨセフソン素子を含んで構成され
たジヨセフソン超伝導論理回路を有する超伝導論
理回路に関する。
従来、ジヨセフソン素子を含んで構成されたジ
ヨセフソン超伝導論理回路を有し、そのジヨセフ
ソン超伝導論理回路を順次ラツチングモードで論
理動作させるために、そのジヨセフソン超伝導論
理回路を、ラツチングモードで各論理動作が終了
する毎に、初期状態にリセツトさせる必要があ
る、という超伝導論理回路が提案されている。
このようなジヨセフソン超伝導論理回路をリセ
ツトさせる必要がある超伝導論理回路の場合、そ
のジヨセフソン超伝導論理回路を初期状態にリセ
ツトさせるためには、ジヨセフソン超伝導論理回
路のバイアス電流路の入力側に通ずる直流バイア
ス電流を、零または零に近い値にする必要があ
る。
従来の上述したジヨセフソン超伝導論理回路を
リセツトさせる必要がある超伝導論理回路におい
ては、そのジヨセフソン超伝導論理回路の直流バ
イアス電流路が、交流バイアス電源に接続され、
その交流バイアス電源からの交流バイアス電流が
零または零に近い値を必ずとることを利用し、ジ
ヨセフソン超伝導論理回路を初期状態にリセツト
させる構成を有しているのを普通としていた。
しかしながら、このような構成を有する従来の
超伝導論理回路の場合、交流バイアス電源を必要
とし、その構成が複雑化するので、超伝導論理回
路が複雑大型化する、などの欠点を有していた。
また、上述した構成を有する従来の超伝導論理
回路の場合、そのジヨセフソン超伝導論理回路
を、交流バイアス電流によつて初期状態にリセツ
トさせるときに、ジヨセフソン超伝導論理回路
に、パンチスルーによる誤動作が生じ易い、など
の欠点を有していた。
よつて、本発明は、上述した欠点のない新規
な、ジヨセフソン素子を含んで構成されたジヨセ
フソン超伝導論理回路を有する超伝導論理回路を
提案せんとするもので、以下詳述するところから
明らかとなるであろう。
まず、第1図を伴なつて本願第1番目の発明に
よる超伝導論理回路の実施例を述べるに、次の構
成を有する。
すなわち、論理信号源1に接続された制御線2
と、負荷3に接続された出力線4と、バイアス電
流路5とを有し、且つジヨセフソン素子を含んで
構成された、それ自体は公知の種々の型のジヨセ
フソン超伝導論理回路6を有する。
そして、ジヨセフソン超伝導論理回路6のバイ
アス電流路5が、リセツト信号源7に接続された
制御線8を有し且つジヨセフソン素子を含んで構
成されたそれ自体は公知の種々の型のジヨセフソ
ンゲート9を通じて、直流バイアス電源10に接
続されている。
この場合、ジヨセフソン超伝導論理回路6のバ
イアス電流路5と、ジヨセフソンゲート9との間
に、相互干渉防止用抵抗11を介挿させるのを可
とする。
また、上述したジヨセフソンゲート9と並列
に、インダクタ12を介して、ジヨセフソンゲー
ト9と同様の、リセツト信号源7に接続された制
御線13を有し且つジヨセフソン素子を含んで構
成されたそれ自体は公知の種々の型のジヨセフソ
ンゲート14が接続されている。
さらに、上述したジヨセフソン超伝導論理回路
6のバイアス電流路5と上述したジヨセフソンゲ
ート9との直列回路と並列に、側路用抵抗15が
接続されている。
以上が、本願第1番目の発明による超伝導論理
回路の実施例の構成である。
このような構成を有する本願第1番目の発明に
よる超伝導論理回路によれば、次に述べる動作が
得られる。
すなわち、いま、ジヨセフソンゲート9及び1
4がともにオン状態にあり、そして、ジヨセフソ
ンゲート9には直流バイアス電源10からの直流
バイアス電流が流れているが、ジヨセフソンゲー
ト14には直流バイアス電源10からの直流バイ
アス電流が流れておらず、よつて、ジヨセフソン
超伝導論理回路6のバイアス電流路5に、ジヨセ
フソンゲート9を介して、直流バイアス電源10
からの直流バイアス電流が流れており、しかしな
がら、ジヨセフソン超伝導論理回路6の出力線4
に、負荷3に通ずる出力電流を供給していない、
という状態を、ジヨセフソン超伝導論理回路6の
初期状態と称するとき、そのようなジヨセフソン
超伝導論理回路6の初期状態から、ジヨセフソン
超伝導論理回路6の制御線2に、論理信号源1か
らの論理信号を供給させれば、ジヨセフソン超伝
導論理回路6が論理動作し、いままでジヨセフソ
ン超伝導論理回路6のバイアス電流路5に流れて
いた直流バイアス電流が、バイアス電流路5の入
力側を通り、次で出力線4を通じて負荷3に流れ
る態様で、ジヨセフソン超伝導論理回路6の出力
線4に、負荷3に通ずる出力電流を供給する。
従つて、ジヨセフソン超伝導論理回路6が、ラ
ツチングモードでの論理動作を行う。
ところで、ジヨセフソン超伝導論理回路6が、
このようにラツチングモードでの論理動作を行な
えば、ジヨセフソン超伝導論理回路6のバイアス
電流路5には、いままで流れていた直流バイアス
電流が流れなくなる。
従つて、上述したラツチングモードでの論理動
作が行われて後、それと同様の、次のラツチング
モードでの論理動作を行わせるためには、ジヨセ
フソン超伝導論理回路6を、そのバイアス電流路
5に直流バイアス電流を流している状態にリセツ
トさせる必要がある。
第1図に示す本願第1番目の発明による超伝導
論理回路によれば、ジヨセフソン超伝導論理回路
6を、次のようにして、そのバイアス電流路5に
直流バイアス電流を流している状態にリセツトさ
せることができる。
すなわち、まず、ジヨセフソンゲート9の制御
線8に、リセツト信号源7からのリセツト信号を
供給させる。
しかるときは、ジヨセフソンゲート9がオン状
態からオフ状態に転移し、このため、いままで、
ジヨセフソンゲート9を通じてジヨセフソン超伝
導論理回路6のバイアス電流路5の入力側に流れ
ていた直流バイアス電流が、零または零に近い値
になり、よつて、いままで、出力線4を通じて負
荷3に流れていた出力電流が流れなくなるととも
に、ジヨセフソン超伝導論理回路6がリセツトさ
れ、爾後、ジヨセフソン超伝導論理回路6が、そ
のバイアス電流路5に直流バイアス電流を流し得
る状態になる。
そして、この場合、いままでジヨセフソンゲー
ト9に流れていた直流バイアス電流が、インダク
タ12を介し、次いで、ジヨセフソンゲート14
を介して、ジヨセフソン超伝導論理回路6のバイ
アス電流路5に流れんとするが、まず、インダク
タ12が過渡的に大きなインピーダンスを呈する
ことから、直流バイアス電源10からの直流バイ
アス電流のほとんど全てが、側路用抵抗15に流
れ、次いで、インダクタ12が過渡的な大きなイ
ンピーダンスから時間とともに徐々に小さくなる
インピーダンスを呈することになることから、側
路用抵抗15に流れていた直流バイアス電流が、
インダクタ12を介し、次でジヨセフソンゲート
14を介して、ジヨセフソン超伝導論理回路6の
バイアス電流路5に流れる。
このため、ジヨセフソンゲート9に対する直流
バイアス電源10からの直流バイアス電流が、零
または零に近い値になるので、ジヨセフソンゲー
ト9が、オス状態からオン状態に復帰し、直流バ
イアス電流を流し得る状態に復帰する。しかしな
がら、この場合、ジヨセフソンゲート9がオン状
態に復帰しても、直流バイアス電源10からの直
流バイアス電流が、インダクタ12を介し、次で
ジヨセフソンゲート14を介して、ジヨセフソン
超伝導論理回路6のバイアス電流路5に流れてい
る状態が得られているので、直流バイアス電源1
0からの直流バイアス電流は、ジヨセフソンゲー
ト9には流れない。
次に、ジヨセフソンゲート14の制御線13
に、リセツト信号源7からのリセツト信号を供給
する。
しかるときは、ジヨセフソンゲート14がオン
状態からオフ状態に転移し、このため、いままで
インダクタ12を介し、次いでジヨセフソンゲー
ト14を介して、ジヨセフソン超伝導論理回路6
のバイアス電流路5に流れていた直流バイアス電
流のほとんど全てが、ジヨセフソンゲート9に流
れることになる。
このため、ジヨセフソンゲート14がオフ状態
からオン状態に復帰する。しかしながら、この場
合、ジヨセフソンゲート14がオン状態に復帰し
ても、直流バイアス電源10からの直流バイアス
電流が、ジヨセフソンゲート9を介して、ジヨセ
フソン超伝導論理回路6のバイアス電流路5に流
れている状態が得られているので、直流バイアス
電源10からの直流バイアス電流は、ジヨセフソ
ンゲート14には流れない。
以上のようにして、ジヨセフソン超伝導論理回
路6が、上述した初期状態にリセツトされ、従つ
て、ジヨセフソン超伝導論理回路6が、そのバイ
アス電流路5に直流バイアス電流を流している状
態にリセツトされる。
よつて、以下、上述した論理動作の場合と同様
の論理動作を順次繰返し行い得る。
上述したところから明らかなように、第1図に
示す本願第1番目の発明による超伝導論理回路に
よれば、ジヨセフソン超伝導論理回路6を、上述
した初期状態からラツチングモードで動作させて
後、リセツト信号源7からのリセツト信号をジヨ
セフソンゲート9とジヨセフソンゲート14とに
順次各別に供給させることによつて、ジヨセフソ
ン超伝導論理回路6が再度ラツチングモードで論
理動作させることができるように、上述した初期
状態にリセツトさせることができる。従つて、ジ
ヨセフソン超伝導論理回路6に、上述した初期状
態からのラツチングモードでの論理動作を順次行
わせることができる。
そして、ジヨセフソン超伝導論理回路6を、ラ
ツチングモードで論理動作させて後、上述した初
期状態にリセツトさせるのを、冒頭で上述した従
来の超伝導論理回路の場合のように交流バイアス
電源を用いる、ということなしに、ジヨセフソン
超伝導論理回路6をラツチングモードで論理動作
させるための直流バイアス電源10を利用して行
なわせることができるので、冒頭で上述した従来
の超伝導論理回路に伴なう欠点を有しない。
また、第1図に示す本願第1番目の発明による
超伝導論理回路の場合、図示のように、ジヨセフ
ソン超伝導論理回路6のバイアス電流路5と、ジ
ヨセフソンゲート9との間に、相互干渉防止用抵
抗11を介挿させれば、上述したジヨセフソン超
伝導論理回路6を上述した初期状態にリセツトさ
せるのを、より確実、安定に行わせることができ
る。
なお、第1図に示す本願第1番目の発明による
超伝導論理回路において、ジヨセフソンゲート9
と並列に、インダクタ12を介して、ジヨセフソ
ンゲート14を接続しているのは、次の理由から
である。
すなわち、もし、ジヨセフソンゲート14及び
インダクタ12が省略させていることを除いて、
第1図に示す本願第1番目の発明による超伝導論
理回路と同様の構成を有する超伝導回路の場合
は、ジヨセフソン超伝導論理回路6の直流バイア
ス電流路5にジヨセフソンゲート9を介して直流
バイアス電流が流れているという初期状態から、
ジヨセフソン超伝導論理回路6の制御線2に論理
信号源1からの論理信号を供給させれば、ジヨセ
フソン超伝導論理回路6をラツチングモードで論
理動作させることができ、また、その状態から、
ジヨセフソンゲート9の制御線8にリセツト信号
源7からのリセツト信号を供給させれば、ジヨセ
フソンゲート9がオン状態からオフ状態に転移
し、このため、いままでジヨセフソン超伝導論理
回路6に流れていた直流バイアス電流が側路用抵
抗15に流れ、ジヨセフソン超伝導論理回路6に
対する直流バイアス電流がなくなるので、ジヨセ
フソン超伝導論理回路6が、リセツトされ、爾
後、そのバイアス電流路5に直流バイアス電流を
流し得る状態になる。しかしながら、そのとき、
ジヨセフソンゲート9に対する直流バイアス電源
10からの直流バイアス電流が存在しているの
で、ジヨセフソンゲート9はオフ状態からオン状
態に復帰せず、よつて、側路用抵抗15に直流バ
イアス電流が流れている状態が継続し、よつて、
ジヨセフソン超伝導論理回路6を、次のラツチン
グモードでの論理動作が行えるように、その直流
バイアス電流路5に直流バイアス電流を流してい
る初期状態にさせることができない。
これに対し、本願第1番目の発明による超伝導
論理回路の場合、上述したように、リセツト信号
によつてジヨセフソンゲート9がオン状態からオ
フ状態に転移し、ジヨセフソン超伝導論理回路6
がその直流バイアス電流路5に直流バイアス電流
を流し得る状態になつてから、ジヨセフソンゲー
ト9と並列に接続されているジヨセフソンゲート
14に直流バイアス電源10からの直流バイアス
電流が流れ、このため、ジヨセフソンゲート9に
対する直流バイアス電源10からの直流バイアス
電流が存在しなくなるので、ジヨセフソンゲート
9がオフ状態からオン状態に復帰し、よつて、次
に、上述したように、ジヨセフソンゲート14の
制御線13にリセツト信号を供給させることによ
つて、ジヨセフソン超伝導論理回路6を、次のラ
ツチングモード論理動作が行えるように、その直
流バイアス電流路5に直流バイアス電流を流して
いる初期状態にさせることができる。
以上から、本願第1番目の発明による超伝導論
理回路において、ジヨセフソンゲート9と並列
に、インダクタ12を介して、ジヨセフソンゲー
ト14を接続している理由が明らかであろう。
次に、第2図を伴なつて、本願第2番目の発明
による超伝導論理回路の実施例を述べよう。
第2図において、第1図との対応部分には同一
符号を付して詳細説明を省略する。
第2図に示す本願第2番目の発明による超伝導
論理回路は、第1図で上述した本願第1番目の発
明による超伝導論理回路において、そのジヨセフ
ソンゲート9と並列にインダクタ12を介して接
続されているジヨセフソンゲート14が、そのジ
ヨセフソンゲート14を、ジヨセフソン超伝導論
理回路6のバイアス電流路5側として、ジヨセフ
ソンゲート9と並列にインダクタ12を介して接
続されているものとして、ジヨセフソン超伝導論
理回路6のバイアス電流路5とジヨセフソンゲー
ト14との直列回路と並列に、側路用抵抗15と
同様の側路用抵抗16が接続されていることを除
いて、第1図で上述した本願第1番目の発明によ
る超伝導論理回路と同様の構成を有する。
以上が、本願第2番目の発明による超伝導論理
回路の構成である。
このような本願第2番目の発明による超伝導論
理回路によれば、次の動作が得られる。
すなわち、いま、第1図に示す本願第1番目の
発明による超伝導論理回路の場合で上述したと同
様のジヨセフソン超伝導論理回路6の初期状態
を、ジヨセフソン超伝導論理回路6の第1の初期
状態と称し、また、ジヨセフソンゲート9及び1
4がともにオン状態にあり、しかしながら、第1
の初期状態の場合とは逆に、ジヨセフソンゲート
14には直流バイアス電源10からの直流バイア
ス電流が流れているが、ジヨセフソンゲート9に
は直流バイアス電源10からの直流バイアス電流
が流れておらず、よつて、ジヨセフソン超伝導論
理回路6のバイアス電流路5に、ジヨセフソンゲ
ート14を介して、直流バイアス電源10からの
直流バイアス電流が流れており、しかしながら、
ジヨセフソン超伝導論理回路6の出力線4に負荷
3に通ずる出力電流を供給していない、という状
態を、ジヨセフソン超伝導論理回路6の第2の初
期状態と称するとき、まず、ジヨセフソン超伝導
論理回路6の上述した第1の初期状態から、ジヨ
セフソン超伝導論理回路6の制御線2に、第1図
で上述した本願第1番目の発明による超伝導論理
回路の場合と同様に、論理信号源1からの論理信
号を、第1回目の論理信号として供給させれば、
第1図で上述した本願第1番目の発明による超伝
導論理回路の場合と同様に、ジヨセフソン超伝導
論理回路6が論理動作し、いままでジヨセフソン
超伝導論理回路6のバイアス電流路5に流れてい
た直流バイアス電流が、バイアス電流路5の入力
側を通り、次で出力線4を通じて負荷3に流れる
態様で、ジヨセフソン超伝導論理回路6の出力線
4に、負荷3に通ずる出力電流を供給する。
従つて、第1図で上述した本願第1番目の発明
による超伝導論理回路の場合と同様に、ジヨセフ
ソン超伝導論理回路6が、ラツチングモードでの
論理動作を、第1回目の論理動作として行う。
ところで、ジヨセフソン超伝導論理回路6が、
このようにラツチングモードでの第1回目の論理
動作を行なえば、第1図で上述した本願第1番目
の発明による超伝導論理回路の場合で上述したと
同様に、ジヨセフソン超伝導論理回路6のバイア
ス電流路5には、いままで流れていた直流バイア
ス電流が流れなくなるので、上述したラツチング
モードでの第1回目の論理動作が行われて後、そ
れと同様の、次のラツチングモードでの第2回目
の論理動作を行わせるためには、ジヨセフソン超
伝導論理回路6を、そのバイアス電流路5に直流
バイアス電流を流している状態にリセツトさせる
必要がある。
第2図に示す本願第2番目の発明による超伝導
論理回路によれば、第1図で上述した本願第1番
目の発明による超伝導論理回路の場合と同様に、
ジヨセフソンゲート9の制御線8に、リセツト信
号源7からのリセツト信号を供給させる。
しかるときは、第1図で上述した本願第1番目
の発明による超伝導論理回路の場合と同様に、ジ
ヨセフソンゲート9がオン状態からオフ状態に転
移し、このため、いままで、ジヨセフソンゲート
9を通じてジヨセフソン超伝導論理回路6のバイ
アス電流路5の入力側に流れていた直流バイアス
電流が、零または零に近い値になり、よつて、い
ままで、出力線4を通じて負荷3に流れていた出
力電流が流れなくなるとともに、ジヨセフソン超
伝導論理回路6がリセツトされ、爾後、ジヨセフ
ソン超伝導論理回路6が、そのバイアス電流路5
に直流バイアス電流を流し得る状態になる。
そして、この場合、第1図で上述した本願第1
番目の発明による超伝導論理回路の場合と同様
に、いままでジヨセフソンゲート9に流れていた
直流バイアス電流が、インダクタ12を介し、次
で、ジヨセフソンゲート14を介してジヨセフソ
ン超伝導論理回路6のバイアス電流路5に流れん
とするが、まず、インダクタ12が過渡的に大き
なインピーダンスを呈することから、直流バイア
ス電源10からの直流バイアス電流のほとんど全
てが、側路用抵抗15に流れ、次で、インダクタ
12が過渡的に大きなインピーダンスから時間と
ともに徐々に小さくなるインピーダンスを呈する
ことになることから、側路用抵抗15に流れてい
た直流バイアス電流が、インダクタ12を介し、
次でジヨセフソンゲート14を介して、ジヨセフ
ソン超伝導論理回路6のバイアス電流路5に流れ
る。
このため、第1図で上述した本願第1番目の発
明による超伝導論理回路の場合と同様に、ジヨセ
フソンゲート9に対する直流バイアス源10から
の直流バイアス電流が、零または零に近い値にな
るので、ジヨセフソンゲート9が、オフ状態から
オン状態に復帰し、直流バイアス電流を流し得る
状態に復帰する。しかしながら、この場合、第1
図で上述した本願第1番目の発明による超伝導論
理回路の場合と同様に、ジヨセフソンゲート9が
オン状態に復帰しても、直流バイアス電源10か
らの直流バイアス電流のほとんど全てが、インダ
クタ12を介し、次でジヨセフソンゲート14を
通じて、ジヨセフソン超伝導論理回路6のバイア
ス電流路5に流れている状態が得られているの
で、直流バイアス電源10からの直流バイアス電
流は、ジヨセフソンゲート9には流れない。
以上のようにして、ジヨセフソン超伝導論理回
路6が、上述した第2の初期状態にリセツトさ
れ、従つて、ジヨセフソン超伝導論理回路6が、
そのバイアス電流路5に直流バイアス電流を流し
ている状態にリセツトされる。
次に、このようにして、ジヨセフソン超伝導論
理回路6が第2の初期状態にリセツトされている
状態から、ジヨセフソン超伝導論理回路6の制御
線2に、論理信号源1からの論理信号を第2回目
の論理信号として供給させれば、上述した第1回
目の論理動作の場合と同様に、ジヨセフソン超伝
導論理回路6が論理動作し、いままでジヨセフソ
ン超伝導論理回路6のバイアス電流路5に流れて
いた直流バイアス電流が、バイアス電流路5の入
力側を通り、次で出力線4を通じて負荷3に流れ
る態様で、ジヨセフソン超伝導論理回路6の出力
線4に、負荷3に通ずる出力電流を供給し、よつ
て、ジヨセフソン超伝導論理回路6が、上述した
第1回目の論理動作の場合と同様のラツチングモ
ードでの論理動作を、第2回目の論理動作として
行う。
ところで、ジヨセフソン超伝導論理回路6が、
このようにラツチングモードでの第2回目の論理
動作を行なえば、ジヨセフソン超伝導論理回路6
のバイアス電流路5には、いままで流れていた直
流バイアス電流が流れなくなる。
従つて、上述したラツチングモードでの第2回
目の論理動作が行われて後、それと同様の、次の
ラツチングモードでの第3回目の論理動作を行わ
せるためには、上述した第1回目の論理動作を行
わせて後第2の初期状態にリセツトさせた場合と
同様に、ジヨセフソン超伝導論理回路6を、その
バイアス電流路5に直流バイアス電流が流れてい
る状態にリセツトさせる必要がある。
第2図に示す本願第2番目の発明による超伝導
論理回路によれば、上述した第1回目の論理動作
を行わせて後第2の初期状態にリセツトさせた場
合とは逆に、ジヨセフソンゲート14の制御線1
3に、リセツト信号源7からのリセツト信号を供
給させる。
しかるときは、ジヨセフソンゲート14がオン
状態からオフ状態に転移し、このため、いまま
で、ジヨセフソンゲート14を通じてジヨセフソ
ン超伝導論理回路6のバイアス電流路5の入力側
に流れていた直流バイアス電流が、零または零に
近い値になり、よつて、いままで、出力線4を通
じて負荷3に流れていた出力電流が流れなくなる
とともに、ジヨセフソン超伝導論理回路6がリセ
ツトされ、爾後、ジヨセフソン超伝導論理回路6
が、そのバイアス電流路5に直流バイアス電流を
流し得る状態になる。
そして、この場合、過渡的にみて、いままでイ
ンダクタ12を通つて、まさにジヨセフソンゲー
ト14に流れんとしていた直流バイアス電流路の
ほとんど全てが、側路用抵抗16に流れ、また、
インダクタ12が過渡的に大きなインピーダンス
を呈することから、直流バイアス電源10からの
直流バイアス電流が、インダクタ12を通つてジ
ヨセフソンゲート14側に流れんとするのが阻止
され、直流バイアス電源10からの直流バイアス
電流のほとんど全てが、ジヨセフソンゲート9を
通り、次で、ジヨセフソン超伝導論理回路6のバ
イアス電流路5に流れる。
このため、ジヨセフソンゲート14に対する直
流バイアス電源10からの直流バイアス電流が零
または零に近い値になるので、ジヨセフソンゲー
ト14が、オフ状態からオン状態に復帰し、直流
バイアス電流を流し得る状態に復帰する。しかし
ながら、この場合、ジヨセフソンゲート14がオ
ン状態に復帰しても、直流バイアス電源10から
の直流バイアス電流のほとんど全てが、ジヨセフ
ソンゲート9を通じて、ジヨセフソン超伝導論理
回路6のバイアス電流路5に流れている状態にな
つているので、直流バイアス電源10からの直流
バイアス電流は、ジヨセフソンゲート14には流
れない。
以上のようにして、ジヨセフソン超伝導論理回
路6が、上述した第1の初期状態にリセツトさ
れ、従つて、ジヨセフソン超伝導論理回路6が、
そのバイアス電流路5に直流バイアス電流を流し
ている状態にリセツトされる。
よつて、以下、上述した第1回目の論理動作の
場合と同様の論理動作と、上述した第2回目の論
理動作の場合と同様の論理動作とを繰返して行な
わせることができる。
上述したところから明らかなように、第2図に
示す本願第2番目の発明による超伝導論理回路に
よれば、ジヨセフソン超伝導論理回路6を、上述
した第1の初期状態からラツチングモードで論理
動作させて後、リセツト信号源7からのリセツト
信号をジヨセフソンゲート9に供給させることに
よつて、ジヨセフソン超伝導論理回路6を上述し
た第2の初期状態にリセツトさせることができ、
また、次にジヨセフソン超伝導論理回路6を、第
2の初期状態からラツチングモードで論理動作さ
せて後、リセツト信号源7からのリセツト信号を
ジヨセフソンゲート14に供給させることによつ
て、ジヨセフソン超伝導論理回路6を、上述した
第1の初期状態にリセツトさせることができる。
従つて、ジヨセフソン超伝導論理回路6を、第1
の初期状態からのラツチングモードでの論理動作
と第2の初期状態からのラツチングモードでの論
理動作とを順次繰返し行わせることができる。
そして、ジヨセフソン超伝導論理回路6を、第
1の初期状態からラツチングモードで論理動作さ
せて後上述した第2の初期状態にリセツトさせる
ことと、第2の初期状態からラツチングモードで
論理動作させて後第1の初期状態にリセツトさせ
ることとを、第1図で上述した本願第1番目の発
明による超伝導論理回路の場合と同様に、冒頭で
上述した従来の超伝導論理回路の場合のように交
流バイアス電源を用いる、ということなしに、ジ
ヨセフソン超伝導論理回路6をラツチングモード
で論理動作させぬための直流バイアス電源10を
利用して、行なわせることができるので、第1図
で上述した本願第1番目の発明による超伝導論理
回路の場合と同様に、冒頭で上述した従来の超伝
導論理回路に伴なう欠点を有しない。
また、第2図に示す本願第2番目の発明による
超伝導論理回路の場合も、第1図で上述した本願
第1番目の発明による超伝導論理回路の場合と同
様に且つ図示のように、ジヨセフソン超伝導論理
回路6のバイアス電流路5と、ジヨセフソンゲー
ト9との間に、相互干渉防止用抵抗11を介挿さ
せれば、ジヨセフソン超伝導論理回路6を上述し
た第1及び第2の初期状態に各別にリセツトさせ
るのを、より確実、安定に行わせることができ
る。
なお、第2図に示す本願第2番目の発明による
超伝導論理回路において、ジヨセフソンゲート9
と並列に、インダクタ12を介してジヨセフソン
ゲート14を接続しているのは、次の理由からで
ある。
すなわち、もし、ジヨセフソンゲート14及び
インダクタ12が省略されている。(この場合、
当然側路用抵抗16も省略されている)ことを除
いて、第2図に示す本願第2番目の発明による超
伝導論理回路と同様の構成を有する超伝導論理回
路の場合は、ジヨセフソン超伝導論理回路6の直
流バイアス電流路5にジヨセフソンゲート9を介
して直流バイアス電流電流が流れているという第
1の初期状態から、ジヨセフソン超伝導論理回路
6の制御線2に論理信号源1からの第1回目の論
理信号を供給させれば、ジヨセフソン超伝導論理
回路6を、ラツチングモードで第1回目の論理動
作させることができ、また、その状態から、ジヨ
セフソンゲート9の制御線8にリセツト信号源7
からのリセツト信号を供給させれば、ジヨセフソ
ンゲート9がオン状態からオフ状態に転移し、こ
のため、いままでジヨセフソン超伝導論理回路6
に流れていた直流バイスイ電流が側路用抵抗15
に流れ、ジヨセフソン超伝導論理回路6に対する
直流バイアス電流がなくなるので、ジヨセフソン
超伝導論理回路6がリセツトされ、爾後、そのバ
イアス電流路5に直流バイアス電流を流し得る状
態になる。しかしながら、このとき、ジヨセフソ
ンゲート9に対する、直流バイアス電源10から
の直流バイアス電流が存在しているので、ジヨセ
フソンゲート9はオフ状態からオン状態に復帰せ
ず、よつて、側路用抵抗15に直流バイアス電流
が流れている状態が継続し、よつて、ジヨセフソ
ン超伝導論理回路6を、次のラツチングモードで
の第2回目の論理動作が行えるように、その直流
バイアス電流路5に直流バイアス電流が流れてい
る初期状態にさせることができないものである。
これに対し、第2図に示す本願第3番目の発明
による超伝導論理回路の場合、上述したように、
リセツト信号によつてジヨセフソンゲート9がオ
ン状態からオフ状態に転移し、ジヨセフソン超伝
導論理回路6がその直流バイアス電流路5に直流
バイアス電流を流し得る状態になつてから、ジヨ
セフソンゲート9と並列に接続されているジヨセ
フソンゲート14に、直流バイアス電源10から
の直流バイアス電流が流れ(なお、ジヨセフソン
超伝導論理回路6の直流バイアス電流路5にジヨ
セフソンゲート14との直列回路と並列に側路用
抵抗16が接続されているが、この場合、ジヨセ
フソンゲート14がオン状態にあるので、側路用
抵抗16には直流バイアス電流はほとんど流れな
い。)、ジヨセフソンゲート9に対する直流バイア
ス電源10からの直流バイアス電流が存在しなく
なるので、ジヨセフソンゲート9がオフ状態から
オン状態に復帰する。よつて、ジヨセフソン超伝
導論理回路を、第2回目の論理動作が行えるよう
に上述した第2の初期状態にさせることができ
る。
以上から、第2図に示す本願第2番目の発明に
よる超伝導論理回路において、ジヨセフソンゲー
ト9と並列に、インダクタ12を介して、ジヨセ
フソンゲート14を接続している理由が明らかで
あろう。
また、第2図に示す本願第2番目の発明による
超伝導論理回路において、ジヨセフソン超伝導論
理回路6の直流バイアス電流路5とジヨセフソン
ゲート14との直列回路と並列に、側路用抵抗1
6を接続しているのは、次の理由があるからであ
る。
すなわち、もし、側路用抵抗16が省略されて
いることを除いて、第2図に示す本願第2番目の
発明による超伝導論理回路と同様の超伝導論理回
路の場合は、ジヨセフソン超伝導論理回路6を第
2の初期状態から第2回目の論理動作をさせて
後、ジヨセフソンゲート14の制御線13にリセ
ツト信号を供給させてジヨセフソン超伝導論理回
路を第1の初期状態にさせるときに、過渡的にみ
て、いままでインダクタ12を通つて、まさにジ
ヨセフソンゲート14に流れんとしていた直流バ
イアス電流が、なんら側路されずに、ジヨセフソ
ンゲート14に対する直流バイアス電流として存
在しているので、このときインダクタ12が過渡
的に大きなインピーダンスを呈して直流バイアス
電源10からの直流バイアス電流がインダクタ1
2を通つてジヨセフソンゲート14側に流れんと
するのが阻止されても、ジヨセフソンゲート14
がオフ状態からオン状態に転移せず、よつてジヨ
セフソンゲート9を介してジヨセフソン超伝導論
理回路6に直流バイアス電流を流している状態、
すなわちジヨセフソン超伝導論理回路6の第1の
初期状態にならない、という誤動作を生ずるおそ
れを有している。
これに対し、第2図に示す本願第2番目の発明
による超伝導論理回路の場合、上述したように、
ジヨセフソン超伝導論理回路6を第2の初期状態
から第2回目の論理動作をさせて後、ジヨセフソ
ンゲート14の制御線13にリセツト信号を供給
させてジヨセフソン超伝導論理回路を第1の初期
状態にさせるときに、過渡的にみて、いままでイ
ンダクタ12を通つて、まさにジヨセフソンゲー
ト14に流れんとしていた直流バイアス電流のほ
とんど全てが、側路用抵抗16に流れるので、こ
のときにインダクタ12が過渡的に大きなインピ
ーダンスを呈して、直流バイアス電源10からの
直流バイアス電流がインダクタ12を通つてジヨ
セフソンゲート14側に流れんとするのを阻止し
ていることと相俟つて、ジヨセフソンゲート14
に対する直流バイアス電流が零または零に近い値
になり、よつて、ジヨセフソンゲート14が、オ
フ状態からオン状態に復帰し、直流バイアス電流
を流し得る状態に復帰し、しかしながら、ジヨセ
フソンゲート14がこのようにオン状態に復帰し
ても、直流バイアス電源10からの直流バイアス
電流のほとんど全てが、ジヨセフソンゲート9を
通じて、ジヨセフソン超伝導論理回路6のバイア
ス電流路5に流れている状態になつているので、
ジヨセフソンゲート14には、直流バイアス電流
が流れず、よつて、第1の初期状態になる。
以上から、第2図に示す本願第2番目の発明に
おいて、ジヨセフソン超伝導論理回路6の直流バ
イアス電流路5とジヨセフソンゲート14との直
列回路と並列に、側路用抵抗16を接続している
理由が明らかであろう。
【図面の簡単な説明】
第1図は、本願第1番目の発明による超伝導論
理回路の実施例を示す接続図である。第2図は、
本願第2番目の発明による超伝導論理回路の実施
例を示す接続図である。 1……論理信号源、2……制御線、3……負
荷、4……出力線、5……バイアス電流路、6…
…ジヨセフソン超伝導論理回路、7……リセツト
信号源、8……制御線、9……ジヨセフソンゲー
ト、10……直流バイアス電源、12……インダ
クタ、13……制御線、14……ジヨセフソンゲ
ート、15,16……側路用抵抗。

Claims (1)

  1. 【特許請求の範囲】 1 ジヨセフソン素子を含んで構成されたジヨセ
    フソン超伝導論理回路を有し、 上記ジヨセフソン超伝導論理回路のバイアス電
    流路が、ジヨセフソン素子を含んで構成された第
    1のジヨセフソンゲートを通じて、直流バイアス
    電源に接続され、 上記第1のジヨセフソンゲートと並列に、イン
    ダクタを介して、ジヨセフソン素子を含んで構成
    された第2のジヨセフソンゲートが接続され、 上記ジヨセフソン超伝導論理回路のバイアス電
    流路と上記第1のジヨセフソンゲートとの直列回
    路と並列に、第1の側路用抵抗が接続されている
    ことを特徴とする超伝導論理回路。 2 ジヨセフソン素子を含んで構成されたジヨセ
    フソン超伝導論理回路を有し、 上記ジヨセフソン超伝導論理回路のバイアス電
    流路が、ジヨセフソン素子を含んで構成された第
    1のジヨセフソンを通じて、直流バイアス電源に
    接続され、 上記第1のジヨセフソンゲートと並列に、イン
    ダクタを介して、ジヨセフソン素子を含んで構成
    された第2のジヨセフソンゲートが、当該第2の
    ジヨセフソンゲートを上記バイアス電流路側にし
    た関係で、接続され、 上記ジヨセフソン超伝導論理回路バイアス電流
    路と上記第1のジヨセフソンゲートとの直列回路
    と並列に、第1の側路用抵抗が接続され、 上記ジヨセフソン超伝導論理回路のバイアス電
    流路と上記第2のジヨセフソンゲートとの直列回
    路と並列に、第2の側路用抵抗が接続されている
    ことを特徴とする超伝導論理回路。
JP12852583A 1983-07-14 1983-07-14 超伝導論理回路 Granted JPS6020636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12852583A JPS6020636A (ja) 1983-07-14 1983-07-14 超伝導論理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12852583A JPS6020636A (ja) 1983-07-14 1983-07-14 超伝導論理回路

Publications (2)

Publication Number Publication Date
JPS6020636A JPS6020636A (ja) 1985-02-01
JPH0157535B2 true JPH0157535B2 (ja) 1989-12-06

Family

ID=14986896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12852583A Granted JPS6020636A (ja) 1983-07-14 1983-07-14 超伝導論理回路

Country Status (1)

Country Link
JP (1) JPS6020636A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0656951B2 (ja) * 1983-10-07 1994-07-27 富士通株式会社 ジョセフソン論理回路

Also Published As

Publication number Publication date
JPS6020636A (ja) 1985-02-01

Similar Documents

Publication Publication Date Title
JPH0157535B2 (ja)
US4413196A (en) Three Josephson junction direct coupled isolation circuit
EP0069534A2 (en) Superconducting logic circuit
JPH0515085B2 (ja)
JPH0136199B2 (ja)
JPS607692A (ja) ジヨセフソン双対信号保持回路
JPS648493B2 (ja)
JPS5866419A (ja) 超電導回路
JPS64850B2 (ja)
JPS59167124A (ja) 超電導排他論理和回路
JPH047130B2 (ja)
JPH043131B2 (ja)
JPH0143399B2 (ja)
JPS63156422A (ja) 双方向入出力回路
JPH01314011A (ja) 超電導スレーブフリップフロップ
JPH0460373B2 (ja)
JPS60254917A (ja) ジヨセフソン自己ゲ−ト回路
JPS59191938A (ja) ジヨセフソン効果を用いた電流注入型否定信号発生回路
JPH0425640B2 (ja)
JPH0230613B2 (ja) Chodendokairoyorrsfuritsupufurotsupukairo
JPH01125115A (ja) 超電導回路
JPS58103235A (ja) 電流注入形超伝導論理回路
JPH0218619B2 (ja)
JPS6167317A (ja) ジヨセフソンパルス発生回路
JPH0517727B2 (ja)