JPS6167317A - ジヨセフソンパルス発生回路 - Google Patents

ジヨセフソンパルス発生回路

Info

Publication number
JPS6167317A
JPS6167317A JP19037384A JP19037384A JPS6167317A JP S6167317 A JPS6167317 A JP S6167317A JP 19037384 A JP19037384 A JP 19037384A JP 19037384 A JP19037384 A JP 19037384A JP S6167317 A JPS6167317 A JP S6167317A
Authority
JP
Japan
Prior art keywords
line
josephson
control
bias current
current line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19037384A
Other languages
English (en)
Other versions
JPS648492B2 (ja
Inventor
Takuji Nakanishi
中西 卓二
Haruo Yoshikiyo
吉清 治夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19037384A priority Critical patent/JPS6167317A/ja
Publication of JPS6167317A publication Critical patent/JPS6167317A/ja
Publication of JPS648492B2 publication Critical patent/JPS648492B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パルス入力電流から、それに比し幅狭のパル
ス出力電流を発生さゼる、ジョセフソン接合素子を用い
てjl、S成されたジョセフソンパルス発生回路に関す
る。
従来の技術 このようなジョセフソンパルス発生回路として、従来、
第1図を伴なって次に)ホベる構成を有するものが提案
されている。
すなわち、バイアス電流線1に介挿され且つ制ロロ電流
線2が結合し、バイアス電流!!1の両端間で零電圧状
態または有電圧状態をとる制御線付ジョセフソンゲート
回路Q1を有する。
また、バイアス電流線1に介挿され且つ制御電流線2及
び2′が結合し、バイアス電流線1の両端間で零電圧状
態または有電圧状態をとる制御線付ジョセフソンゲート
回路Q2を有する。
さらに、ジョセフソン接合素子、または制御線付ジョセ
フソングー1−回路Q1またはQ2と同様の制御線付ジ
ョセフソンゲート回路Q3を有する。なお、以下、制御
線(qジョセフソング−1へ回路Q2と同様の制御線付
ジョセフソンゲート回路Q3を有するものとする。
また、インダクタLを有づる。
さらに、負荷M1とを有する。
この負荷M1は、外部バイアス電流線10に介挿された
バイアス電流線1に介挿され且つ1111りD電流線2
が結合し、バイアス電流線1の両端間で右電圧状態また
は右電圧状態をとる制御線付ジョセフソンゲート回路Q
5の制御電流線2と、抵抗R1との直列回路でなる。
しかして、制御線付ジョセフソンゲート回路Q1のバイ
アス電流線が、外部バイアス電流線5に介挿されている
また、制御線付ジョセフソンゲート回路Q1のバイアス
電流線1の両端が、インダクタLを介して、制御線イ」
ジョセフソンゲート回路Q2のバイアス電流線1の両端
に接続されでいる。
さらに、制り0線イ・]ジョセフソングー1へ回路Q1
のバイアス電流線1の両端間に、制御線(司ジョレフソ
ンゲート回路Q3のバイアス電流線1を介して、臼1M
M1が接続されている。
また、制御線付ジョセフソンゲート回路Q1及びQ2の
制衛1電流線2が、直列に接(り、さマ′とて、パルス
入力電流線6に介挿されている。
さらに、制御線1月ジョロフソング−1へ回路Q2の制
御電流線2′が、外部制御電流線7に介挿されている。
以上が、従来提案されているジョセフソンパルス発生回
路の構成である。
このJ、う<k 44成をイ1づるジョヒフソンパルス
発生回路によれば、次に述べる動作が(qられる。
すなわち、外部制f11電流線7に制御7II電流IC
を供給し、よって、制御線イ」ジョセフソンゲート回路
Q2の制御電流線2′に制御電流ICを供給している状
態で、外部バイアス電流線5に第2図Aに示すように、
バイアス電流[bを供給する。
しかるときは、制御線付ジョセフソングート回路Q2の
バイアス電流I21を含む電流路には、インダクタLが
介挿され、また、制OII線付ジョヒフソンゲート回路
Q3のバイアス電流線1を含む電流路には負荷Mが介挿
されているので、バイアス電流1bがほとんど制御線付
ジョセフソンゲート回路Q1のバイアス電流線1に流れ
る。
このような状態で、パルス入力電流線6に、第2図Bに
示すように1時点t1. t2・・・・・・・・・での
パルス電流でなるパルス入力電流11を供給する。
しかるときは、そのパルス人力電流Iiが、制(2Il
線イ1シ−ルフソング−1・回路Q1の制611電流線
2にrQれ、このため、制御線付ジョセフソンゲート回
路Q1が零電圧状態から右電圧状態に転移し、制御線付
ジョセフソンゲート回路Q1のバイアス電流線1の両端
間に有電圧状態かえられる。
このように制御線付ジョセフソンゲート回路1のバイア
ス電流線1の両端間に有電圧状態がqられれば、制御線
付ジョセフソンゲート回路Q1のバイアス電流線1を含
む゛電流路にインダクタが介挿されているので、バイア
ス電流1bが、制御線付ジョセフソンゲート回路Q3の
バイアス電流線1を通じて負荷M1に流れる。このため
、制(II線釘付ジョセフソングー1回路Q3が零電圧
状態から有電圧状態に転移し、いままで、負荷M1に流
れていた電流が流れなくなる。
よって、負荷M1に、第2図Cに示すように、パルス出
力電流IOが得られる。
また、このように制御線付ジョセフソンゲート回路Q3
が零電圧状態から有電圧状態に転移す゛れば、いままで
、負荷M1に流れていたバイアス電流1bが、インダク
タLを介して制御線付ジョセフソンゲート回路Q2のバ
イアス電流線1に流れる。
しかしながら、このとぎ、制御線付ジョセフソンゲート
回路Q2の制(III流線2に、パルス入力電流線6か
ら、パルス入力電流Jiが供給されている。一方、制御
線寸ジョセフソンゲート回路Q2の制御電流線2′に、
制御電流1cが供給されている。このため、制御線付ジ
ョセフソンゲート回路Q2は零電圧状態を保っている。
このような状態で、いままでパルス入力電流線6に供給
されていたパルス入力電流[iがなくなれば、制御線付
ジョセフソンゲート回路Q2の制1lTI電流線2′に
は制go電流1cが供給されているが、制御線付ジョセ
フソンゲート回路Q2の制御電流線2にはなんら電流が
、供給さ゛れていないので、制御線付ジョセフソングル
ト回路Q2が零電圧状態から右電圧状態に転移し、制御
線付ジョセフソングー1・回路Q2のバイアス電流I!
21の両端間に有電圧状態が19られる。
このため、いままで、制御線(qジコはフソンゲー1〜
回路Q2のバイアス電流線1に流れていたバイアス電流
1 bが、制御2+1線(」ジョセフソンゲート回路Q
1のバイアス電流線1に流れる。
このようにして、外部バイアス電流線5にバイアス電流
IBを1バ給したときと同じ状態に復帰する。
」ニ述したように、第1図に示り°従来のジ=+ pフ
ソンパルス発生回路によれば、外部制憤り電流線7に制
御電流1cを供給している状態で、外部バイアス電流線
5にバイアス電流[bをttt給し、次で、パルス入力
電流線6にパルス人力′市流■iを供給することによっ
て、負荷M1にパルス入力電流11に比し幅狭のパルス
出力電流を得ることができる。
発明が解決しようどする問題点 しかしながら、第1図に示づ従来のジ:Jl?フソンバ
ルス発生回路の場合、バイアス電流1bが負荷M1に流
れて後、制60線付ジョセフソンゲート回路Q2が零電
圧状態から有電圧状態に転移し、これにbとずき、バイ
アス電流Ibが制御線付ジョセフソンゲート回路Q2の
バイアス電流線1にインダクタLを介して流れるとき、
イ制御線付ジョセフソンゲート回路Q2の制御2Ill
電流線2に、パルス入力電流線6からのパルス入力電流
1iが供給されていることによって、制御線付ジョセフ
ソンゲート回路Q2が零電圧状態から有電圧状態に転移
することで、上述した動作が正常に行なわれる。
そして、この場合、パルス入力電流1iは、予定のレベ
ルを有している必要がある。
このため、第1図に示す従来のジョセフソンパルス発生
回路の場合、パルス入力電流線6に供給するパルス入力
電流1iが、第2図Bに示すように、台形波を有してい
なければならず、任意の波形を有している場合は、上述
した正常の動作が保てないおそれを有する、という欠点
を有していた。
また、外部制御電流線7を設置1、それにi+’l i
ll電流ICを供給するにうにしくfLノれば、従って
、ジョごフソンパルス発生回路が仝休として複雑になる
、という欠点を有していた。
問題を解決するための手段 よって、本発明は、上述した欠点のない、新規なジョセ
フソンパルス発生回路を捉稟ぜんどするものである。
本発明によるジョセフソンパルス発生回路は、第1図で
上述した従来のジョセフソンパルス発生回路の場合と同
様に、バイアス電流線に介挿され且つ制御電流線が結合
し、バイアス電流線の両端間で零電圧状態または右電圧
状態をとる第1及び第2の制御線付ジョセフソンゲート
回路と、 第1のジョセフソン接合素子、またはバイアス電流線に
介挿され且つ制御電流線が結合し、バイアス電流線の両
端間で零電圧状態または右電圧状態をとる第3の制御線
付ジョセフソンゲート回路と、 インダクタと、 第1の負荷とを有し、 上記第1の制御線付ジョセフソンゲート回路のバイアス
電流線が、外部バイアス電流線に介挿され、 上記第1の制御線付ジョセフソンゲート回路のバイアス
電流線の両端が、上記インダクタを介して、上記第2の
制御ll材付ジョセフソンゲート回路バイアス電流線の
両端に接続され、上記第1の制御線付ジョセフソンゲー
ト回路のバイアス電流線の両端間に、上記第1のジョセ
フソン接合素子または上記第3の制御線付ジョセフソン
ゲート回路のバイアス電流線を介して、上記第1の負荷
が接続され、 上記第1及び第2の制御線付ジョセフソンゲート回路の
制御電流線が、直列に接続されて、パルス入力電流線に
介挿されているジョセフソンパルス発生回路において、 という構成を有する。
しかしながら、本発明によるジョセフソンパルス発生回
路は、このような構成を有づるジョセフソンパルス発生
回路において、第2のジョセフソン接合素子、またはバ
イアス電流線に介挿され且つ制御電流線が結合し、バイ
アス電流線の両端間で1Ill lit電流または有電
圧状態をとる第4の制御線付ジョセフソンゲート回路と
、第2の負荷とを有し、 上記第1の制御線付ジョピフソング−1・回路のバイア
ス電流線の両端間に、上記第2のジョセフソン接合素子
または上記第4のdial (211線付ジヨセフソン
グー1・回路のバイアス電流線と、上記インダクタとを
介して、上記第2の負荷が1シ続されていることを特徴
どするジョセフソンパルス発生回路。
という構成を右Jる。
作   用 このような本発明によるジョセフソンパルス発生回路に
よれば、第1図で上述した従来のジョセフソンパルス発
生回路の場合と同tXに、外部バイアス電流線にバイア
ス電流を供給した状態で、パルス入ノj電流線にパルス
入力電流を供給することによって、それに比幅狭のパル
ス出力電流が第1及び第2の負荷で18られる。
しかしながら、本発明によるジョセフソンパルス発生回
路の場合、パルス入力電流線に供給されるパルス入力電
流が台形波を有していなくても、任意波形を有している
場合でも、正常の動作が得られて、パルス出力電流が得
られる。
また、この場合、第1図で上述した従来のジョセフソン
パルス発生回路の場合のように、外部側ta電流線を設
け、それの制御2Il電流を供給しておく必要がない。
本発明の効果 よって、本発明によるジョセフソンパルス発生回路によ
れば、任意の波形を有するパルス入力電流であっても、
それに比し幅狭のパルス出力電流を、簡易な構成で、得
ることができる、という効果を有する。
及fL[uユ 第3図は、本発明によるジョセフソンパルス発生回路の
第′1の実施例を示す。
第3図において、第1図との対応部分には同一符号を付
し゛CC詳説説明省略づる。
第3図に示す本発明によるジョセフソンパルス発生回路
は、次の事項を除いC1第1子図で上述した従来のジョ
セフソンパルス発生回路と同様の構成を有する。
?Iなわ)う、制御線例ジョヒフソングート回路Q2に
おいて、その制御電流FA2’が省略されている。これ
に応じて、外部制御電流線7が省略されている。
また、制御線イ1ジョセフソングー1−回路Q5が、i
++I ill電流線2の外、他の制御I電流線2′を
何している。
さらに、ジョセフソン接合素子、またはバイアス電流線
1に介挿され且つ制御電流線2が結合し、バイアス電流
線1の両端間で零電圧状態または右電圧状態をとる、制
御22 (’Iジ:]セフソンゲーI・回路Q3と同様
の制御線イ」ジ」ヒフソング−1−回路Q4.またはジ
ョセフソン接合素子を有する。なお、以下制御I線付ジ
ョセフソンゲート回路Q4を有するものにとする。
なおざらに、負荷M2を有する。
この負荷M2は、制御線付ジョセフソンゲート回路Q5
の制御]電流線2と、抵抗R2どの直列回路でなる。
しかして、制御ig線釘付ジョセフソンゲート路Q1の
バイアス電流1o1の両端間に、制御線付ジョセフソン
ゲート回路Q4のバイアス電流線1と、インダクタLと
を介して、負荷M2が接続されている。
以上が、本発明によるジョセフソンパルス発生回路の第
1の実施例の構成である。
このような構成を有する本発明によるジョセフソンパル
ス発生回路によれば、次に述べる+)1作が(りられる
すなわら、外部制御電流線8及び9に、制御電流1rを
供給し、よって、制御線付ジョはフソンゲート回路Q3
及びQ4の制wJ電流線2にa+’l in雷流Jcを
供給している状態で、該部バイアス電流線5に、M4図
Aに示すように、バイアス電流1bを供給する。
しかるときは、制御線付ジ:J12フソンゲート回路Q
2及びQ4のバイアス電流線1を含む電流路にインダク
タLが介挿され、また、制皿線付ジョセフソンゲート回
路Q3のバイアス電流線1を含む電流路には負荷M1が
介挿され一〇いるので、バイアス電流Ibがほとんど制
御211I2付ジヨセフソングー]・回路Q1のバイア
ス電流線1に流れる。
このような状態で、パルス入力電流線6に、第2図に示
すように、時点t1. t2・・・・・・・・・でのパ
ルス電流でなるパルス入力電流Jiを1ハ給する。
しかるときは、そのパルス入力電流1rが、制御線付ジ
ョセフソンゲート回路Q1の制御電流線2に流れ、この
ため、制御線1ζ[ジ」レフソング−1〜回路Q1のバ
イアス電流tQ1の両端間に右電圧状ずぶが1qられる
このように、a、111211線付ジョゼフンング−1
−回路Q1のバイアス電流線1の両端間に右電圧状態が
4!Iられれぼ、1111 l2Il線(=Jジョレフ
ソングー1へ回路Q2及びC4のバイアス電流線1を会
む電流路にインダクタLが介挿されているので、バイア
ス電流rbが、制御粉付ジョはフソンゲート回路Q3の
バイアス電流線1を負荷M1に流れる。
、このため、制御線付ジョセフソンゲート回路Q3が零
電圧状態から有電圧状態に転移し、いままで、負荷M1
に流れていた電流が流れなくなる。よって、負荷M1に
、第2図Cに示すように、パルス出力電流IOが、パル
ス入力電流[iの時点t1でのパルス電流にもとずき、
時点t1から得られる。
また、このように制御Il線付ジョセフソンゲート回路
Q3が零電圧状態から有電圧状態に転移ずれば、いまま
で、負荷M1に流れていたバイアス電流1bが、インダ
クタLを介して制御線付ジョセフソンゲート回路Q2の
バイアス電流線1に流れる。
この場合、制御線付ジョセフソンゲート回路Q4のバイ
アス電流線1を含む電流路にta、Q何M2か介挿され
ているので、バイアス電流Ibは、制御線イ」ジ」ヒフ
ソングート回路Q 4のバイアス電流線1に流れない。
また、このように制御線付ジョセフソンゲート回路Q2
のバイアス電流線にバイアス電流[bが流れる前に、パ
ルス入力電流liの11.1点口でのパルス電流は、得
られなくkつでいる。モ゛[つで、制御Il線1」ジョ
セフソンゲート回路Q2は零電圧状態を保っている。
さらに、このように、パス入力電流1iが(3jられな
くなっているため、制御線f=Jジョセフソンゲート回
路Q1が右電圧状態から零電圧状態に復帰している。こ
のため、制御線付ジョセフソンゲート回路Q 1及びC
2のバイアス電流線1とインダクタLとを含む超伝導ル
ープが形成されている。
そして、その超伝導ループに、、1.l1120線付ジ
ョセフソンゲート回路Q2のバイアス電流線1に流れた
バイアス電流1bが、制tfll!!J付ジョセフソン
ゲート回路Q1のバイアス電流線1に、逆方向に流れる
。よって、制御線付ジョセフソンゲート回路Q2のバイ
アス電流線1に、外部バイアス電流線5に供給されるバ
イアス電流[bのほとんど全てが流れていることになる
このような状態で、パルス入力電流線6に、パルス入力
電流1iの次のパルス電流が時点t2か619られれば
、それが制御線付ジョセフソンゲート回路Q2の制御電
流FA2に供給されるので、制御線付ジョセフソンゲー
ト回路Q2が零電圧状態から有電圧状態に転移する。
このように制御線付ジョセフソンゲート回路Q2が零電
圧状態から有電圧状態に転移すれば、いままで、制御線
付ジョセフソンゲート回路Q2のバイアス電流線1に流
れていたバイアス電流1bが、制御線付ジョセフソンゲ
ート回路Q4のバイアス電流線1を通じて負荷M2に流
れる。
このため、制御線付ジョセフソンゲート回路Q4が零電
圧状態から有電圧状態に転移し、いままで、負荷M2に
流れていたバイアス電流1bが流れなくなる。
よって、負荷M2に、第4図に示すように、パルス出力
電流Jo’ が得られる。
また、このように制御線1」ジョセフソングー1−回路
Q3が零電圧状態から有電圧状態に転移すれれば、いま
まC1負荷M2に流れていたバイアス電流rbが、制御
線付ジョセフソンゲート回路Q1のバイアス電流線1に
流れる。
このようにして、外部バイアス電流線5にバイアス電流
1bを供給したときと同じ状態にiり帰覆る。
−1−述したJ、うに、第3図に示す本発明によるジョ
セフソンパルス発生回路によれば、外部バイアス電流線
5にバイアス電流1bを供給し、次で、パルス入力電流
線6にパルス入力電流[rを順次供給することによって
、fi 前M 1に、第1、第3・・・・・・・・・番
目のパルス入力電流11にもとずくそれらに比し幅狭の
パルス出力電流IOを順次111ることができ、また、
負荷M 2に、第2、第4・・・・・・・・・番目のパ
ルス入力電流1iLこもとずくそれらに比し幅狭のパル
ス出力電流IO′を順次19ることができる。
したがつ、第3図に示す本発明によるジョセフソンパル
ス発生回路によれば、第1図で上述したと同様に、パル
ス入力電流rit、:’bとずき、それに比し幅狭のパ
ルス出力電流IO及びIO′を発生させることができる
しかしながら、この場合、パルス入力電流11が台形波
でなくても、任意の波形を有している場合でも、正常の
動作が1qられる。
なJ3、この場合、制御線付ジョセフソンゲート回路Q
5は、奇数番目ののパルス入力電流11にもとずくパル
ス出力電流1oによっても、また、偶数番目のパルス入
力電流11にもとすくパルス出力電流IO′によっても
、零電圧状態から有電圧状態に転移する!1!lJ作を
行う。
実施例2 第5図は、本発明に派の第2の実施例を示す。
第5図において、第3図との対応部分には同−符号をr
−I L、て訂1111説明を省略り−る、。
第5図に示づ本発明によるジョゼフソンパルス発生回路
は、次の事項を除いて、第3図で上述した本発明による
派と同様の(1゛τ1成を右する。
すなわら、制御線付ジョセフソンゲート回路Q5におい
て、その抵抗R2どともに負荷M2をd11成している
制御電流¥A2′が省112!され、これに応じて、(
′″l荷M2だけで(14成されている。
以上が、本発明によるジョセフソンパルス発生回路に第
2の実施例の構成である。
このような構成を右り゛る本発明にJ:るジョセフソン
パルス発生回路によれば、それが上司術した事項を除い
て、第3図で上述した本発明によるジョセフソンパルス
発生回路の構成と同様であるので、詳細説明は省略する
が、第3図で上述した本発明によるジョセフソンパルス
発生回路と同様の作用、効果が1qられる。ただし、こ
の場合、制御線付ジョセフソングー1−回路Q5には、
奇数番目のパルス入力電流riにもとずき得られるパル
ス出力電流1oのみによってi、11120電流から有
電圧状態に転移する動作を行う。
【図面の簡単な説明】
第1図は、従来のジョセフソンパルス発生回路を示す接
続図である。 第2図は、その動作の説明に供する波形図である。 第3図は、本発明によるジョセフソンパルス発生回路の
第1の実施例を示す接続図である。 第4図は、その動作の説明に供する波形図である。 第5図は、本発明によるジョセフソンパルス発生回路の
第2の実施例を示す接続図である。 1・・・・・・・・・・・・・・・バイアス電流線2.
2・・・・・・・・・制御電流線 5・・・・・・・・・・・・・・・外部バイアス電流線
6・・・・・・・・・・・・・・・パルス入力電流線7
・・・・・・・・・・・・・・・外部制御電流線Q1〜
Q5・・・・・・制御線付ジョセフソンゲート回路 R1,R2・・・・・・抵抗

Claims (1)

  1. 【特許請求の範囲】 1、バイアス電流線に介挿され且つ制御電流線が結合し
    、バイアス電流線の両端間で零電圧状態または有電圧状
    態をとる第1及び第2の制御線付ジョセフソンゲート回
    路と、 第1のジョセフソン接合素子、またはバイ アス電流線に介挿され且つ制御電流線が結合し、バイア
    ス電流線の両端間で零電圧状態または有電圧状態をとる
    第3の制御線付ジョセフソンゲート回路と、 インダクタと、 第1の負荷とを有し、 上記第1の制御線付ジョセフソンゲート回 路のバイアス電流線が、外部バイアス電流線に介挿され
    、 上記第1の制御線付ジョセフソンゲート回 路のバイアス電流線の両端が、上記インダクタを介して
    、上記第2の制御線付ジョセフソンゲート回路のバイア
    ス電流線の両端に接続され、 上記第1の制御線付ジョセフソンゲート回 路のバイアス電流線の両端間に、上記第1のジョセフソ
    ン接合素子または上記第3の制御線付ジョセフソンゲー
    ト回路のバイアス電流線を介して、上記第1の負荷が接
    続され、 上記第1及び第2の制御線付ジョセフソン ゲート回路の制御電流線が、直列に接続されて、パルス
    入力電流線に介挿されているジョセフソンパルス発生回
    路において、 第2のジョセフソン接合素子、またはバイ アス電流線に介挿され且つ制御電流線が結合し、バイア
    ス電流線の両端間で制御電流または有電圧状態をとる第
    4の制御線付ジョセフソンゲート回路と、 第2の負荷とを有し、 上記第1の制御線付ジョセフソンゲート回 路のバイアス電流線の両端間に、上記第2のジョセフソ
    ン接合素子または上記第4の制御線付ジョセフソンゲー
    ト回路のバイアス電流線と、上記インダクタとを介して
    、上記第2の負荷が接続されていることを特徴とするジ
    ョセフソンパルス発生回路。 2、特許請求の範囲第1項記載のジョセフソンパルス発
    生回路において、 上記第1の負荷が、外部バイアス電流線に 介挿されたバイアス電流線に介挿され且つ2つの制御電
    流線が結合し、バイアス電流線の両端間で零電圧状態ま
    たは有電圧状態をとる第5の制御線付ジョセフソンゲー
    ト回路の2つの制御電流線の一方と、第1の抵抗との直
    列回路でなり、 上記第2の負荷が、上記第5の制御線付ジ ョセフソンゲート回路の2つの制御電流線の他方と、第
    2の抵抗との直列回路でなることを特徴とするジョセフ
    ソンパルス発生回路。 3、特許請求の範囲第1項記載のジョセフソンパルス発
    生回路において、 上記第1の負荷が、外部バイアス電流線に 介挿されたバイアス電流線に介挿され且つバイアス電流
    線が結合し、バイアス電流線の両端間で零電圧状態また
    は有電圧状態をとる第5の制御線付ジョセフソンゲート
    回路のバイアス電流線と、第1の抵抗との直列回路でな
    り、 上記第2の負荷が、第2の抵抗でなること を特徴とするジョセフソンパルス発生回路。
JP19037384A 1984-09-11 1984-09-11 ジヨセフソンパルス発生回路 Granted JPS6167317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19037384A JPS6167317A (ja) 1984-09-11 1984-09-11 ジヨセフソンパルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19037384A JPS6167317A (ja) 1984-09-11 1984-09-11 ジヨセフソンパルス発生回路

Publications (2)

Publication Number Publication Date
JPS6167317A true JPS6167317A (ja) 1986-04-07
JPS648492B2 JPS648492B2 (ja) 1989-02-14

Family

ID=16257095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19037384A Granted JPS6167317A (ja) 1984-09-11 1984-09-11 ジヨセフソンパルス発生回路

Country Status (1)

Country Link
JP (1) JPS6167317A (ja)

Also Published As

Publication number Publication date
JPS648492B2 (ja) 1989-02-14

Similar Documents

Publication Publication Date Title
JP2971066B1 (ja) 超電導単一磁束量子論理回路
US2966598A (en) Superconductor circuits
JPS6167317A (ja) ジヨセフソンパルス発生回路
US4459495A (en) Josephson current regulator
JPH0136199B2 (ja)
JPS5866419A (ja) 超電導回路
JP2711017B2 (ja) 超電導双方向2進カウンタ及び超電導アナログデジタル変換器
JPS58103224A (ja) 超伝導タイミング信号形成回路
JPS6360928B2 (ja)
JPS6322645B2 (ja)
JPH0310199B2 (ja)
JPH0223033B2 (ja)
JP2675090B2 (ja) 超伝導回路用電源のレギュレータ装置
JPH01125115A (ja) 超電導回路
JPH0517727B2 (ja)
JPS61129921A (ja) 超伝導電源回路
JPH0563968B2 (ja)
JPH0218619B2 (ja)
JPH012416A (ja) 超伝導論理ゲ−ト回路
JPH01125104A (ja) 超電導発振回路
JPH0368478B2 (ja)
JPH0157535B2 (ja)
JPS58147238A (ja) ジヨセフソン論理回路
JPS60254912A (ja) ジヨセフソンラツチ回路
JPS6094530A (ja) ジヨセフソン電流極性切替回路