JPS58147238A - ジヨセフソン論理回路 - Google Patents
ジヨセフソン論理回路Info
- Publication number
- JPS58147238A JPS58147238A JP3001182A JP3001182A JPS58147238A JP S58147238 A JPS58147238 A JP S58147238A JP 3001182 A JP3001182 A JP 3001182A JP 3001182 A JP3001182 A JP 3001182A JP S58147238 A JPS58147238 A JP S58147238A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- current
- magnetically coupled
- josephson element
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌ）発明の技術分野
本発明は論理回路に係り、特に磁界結合ジョセフソン素
子を論理素子としたジョセフソン論理回路に関する。
子を論理素子としたジョセフソン論理回路に関する。
２）技術の背景
ジョセフソン素子は超伝導におけるトンネル効果を応用
した素子である。このジョセフソン素子の特徴は流れる
電流と端子に発生する電圧の関係はヒステリシスを有し
ていることである。ジョセフソン素子に電流を流した場
合、その電流が素子固有の臨界電流値より、少ない時に
は端子に発生する電圧は零であり、電流が臨界電流値よ
り太き（なったときには端子に電圧が発生する。この状
態すなわち、電圧が発生した状態はその素子に流れる電
流がほぼ零とならない限り保たれる。換言すると、素子
に流れる電流がほぼ零の時にこの状態はりセントされる
。
した素子である。このジョセフソン素子の特徴は流れる
電流と端子に発生する電圧の関係はヒステリシスを有し
ていることである。ジョセフソン素子に電流を流した場
合、その電流が素子固有の臨界電流値より、少ない時に
は端子に発生する電圧は零であり、電流が臨界電流値よ
り太き（なったときには端子に電圧が発生する。この状
態すなわち、電圧が発生した状態はその素子に流れる電
流がほぼ零とならない限り保たれる。換言すると、素子
に流れる電流がほぼ零の時にこの状態はりセントされる
。
ジョセフソン素子は他にもう一つの特徴を有している。
その特徴とは外部磁界によって臨界電流値が変化するこ
とである。この特徴を利用した素子として、磁界結合ジ
ョセフソン素子がある。この素子はジョセフソン素子の
近傍に入力信号線を配置したものであり、入力信号線に
流れる電流によってジョセフソン素子のヒステリシス特
性が変化し、電流状態（電流が流れても端子電圧は零）
から電圧状態（電流が流れると端子に電圧が発生）にス
イッチする。
とである。この特徴を利用した素子として、磁界結合ジ
ョセフソン素子がある。この素子はジョセフソン素子の
近傍に入力信号線を配置したものであり、入力信号線に
流れる電流によってジョセフソン素子のヒステリシス特
性が変化し、電流状態（電流が流れても端子電圧は零）
から電圧状態（電流が流れると端子に電圧が発生）にス
イッチする。
３）従来技術と問題点
磁界結合ジョセフソン素子はスイッチする機能から論理
素子として用いられている。第１図は従来の論理回路を
示す。磁界結合ジョセフソン素子Ｊ１のバイアス端子ば
負荷抵抗Ｒと並列に接続され、その一端は接地されてい
る。
素子として用いられている。第１図は従来の論理回路を
示す。磁界結合ジョセフソン素子Ｊ１のバイアス端子ば
負荷抵抗Ｒと並列に接続され、その一端は接地されてい
る。
第２図は前述の動作を示す電圧電流特性である。
Ａ点は電流ＩＢ を示し、直線Ｒ４は抵抗Ｒの負荷特性
、曲線Ｊｔ は磁界結合ジョセフソン素子の特性曲線で
ある。Ｂ点は電圧状態における動作点を示している。
、曲線Ｊｔ は磁界結合ジョセフソン素子の特性曲線で
ある。Ｂ点は電圧状態における動作点を示している。
次に信号入力端子Ｃに電流■。を流すと臨界電流値（第
２図り点）は小さくなり、矢印Ｅ方向に移動する。ここ
で、磁界結合ジ、ロセフソン素子の臨界電流値（Ｄ点）
が回路に流れる電流ＩＢ（Ａ点）より小くなると、磁界
結合ジョセフソン素子Ｊ１は電圧状態となり、動作点は
Ｂ点に移動する。
２図り点）は小さくなり、矢印Ｅ方向に移動する。ここ
で、磁界結合ジ、ロセフソン素子の臨界電流値（Ｄ点）
が回路に流れる電流ＩＢ（Ａ点）より小くなると、磁界
結合ジョセフソン素子Ｊ１は電圧状態となり、動作点は
Ｂ点に移動する。
前述の動作によりジョセフソン素子は論理素子として動
作する。
作する。
従来ジョセフソン論理回路における負荷素子は前述の如
く抵抗である。この負荷素子には金−インジウム（Ａｕ
ｌｎ２）が一般的に用いられているが、抵抗値の大きい
負荷の場合には抵抗面積が大きくなってしまっていた。
く抵抗である。この負荷素子には金−インジウム（Ａｕ
ｌｎ２）が一般的に用いられているが、抵抗値の大きい
負荷の場合には抵抗面積が大きくなってしまっていた。
そのため、高密度のジョセフソン論理素子を得ることは
できながった。
できながった。
４）発明の目的
本発明は前記問題点を解決するものであり、その目的は
ジョセフソン素子を用いた論理回路の高密度集積化を可
能にするジョセフソン論理素子を提供することにある。
ジョセフソン素子を用いた論理回路の高密度集積化を可
能にするジョセフソン論理素子を提供することにある。
５）発明の構成
本発明の特徴とするところは磁界結合ジョセフソン素子
と負荷回路を有する論理回路において、該負荷回路はジ
ョセフソン素子からなり、該ジョセフソン素子の臨界電
流値は前記磁界結合ジョセフソン素子の臨界電流値と異
なることを特徴としたジョセフソン論理回路にある。
と負荷回路を有する論理回路において、該負荷回路はジ
ョセフソン素子からなり、該ジョセフソン素子の臨界電
流値は前記磁界結合ジョセフソン素子の臨界電流値と異
なることを特徴としたジョセフソン論理回路にある。
６）発明の実施例
以下、図面を用いて本発明の詳細な説明する。
第３図は本発明の第１の実施例である。磁界結合ジョセ
フソン素子Ｊ１とジ９セフソン素子Ｊ２は並列に接続さ
れており、その一端は電流源に他端は接地されている。
フソン素子Ｊ１とジ９セフソン素子Ｊ２は並列に接続さ
れており、その一端は電流源に他端は接地されている。
第４図は前述の本発明の第１の実施例の動作点を示す特
性曲線である。
性曲線である。
横軸は電圧、縦軸は電流であり、曲線几 は磁界結合ジ
ョセフソン素子の特性曲線１曲線Ｊ４ ’は磁界結合
ジョセフソン素子Ｊ１より負荷側すなわちジ９セフソン
素子Ｊ２を見た負荷曲線である。
ョセフソン素子の特性曲線１曲線Ｊ４ ’は磁界結合
ジョセフソン素子Ｊ１より負荷側すなわちジ９セフソン
素子Ｊ２を見た負荷曲線である。
この回路に電流Ｉ−を流したときの動作点はＡ点である
。この状態のときに入力信号線（ｃに電流を流すと磁界
結合ジョセフソン素子ＪＩの臨界電流値は低下し、磁界
結合ジョセフソン素子Ｊ１は電圧状態となり、電流は、
ジョセフソンＪ２に流れる。このときジョセフソン素子
Ｊ２の臨界電流値をあらかじめ回路に流す電流Ｉ［１よ
り小さい値に設定しておくと、ジョセフソン素子Ｊ２も
電圧状態となり、動作点はＢ点に移動する。これらの動
作点すなわちＡ点、Ｂ点は前述の抵抗負荷としたときの
動作点と同じである。換言すれば、Ａ点とＢ点以外の動
作点は存在しないから、ジョセフソン素子を負荷素子と
して用いても抵抗負荷と同様の動作をする。さらに本発
明の論理回路は従来５ＱＵＩＤ型ジヨセフソン素子で問
題となっていたレゾナンス状態へのスイッチを避けるこ
とができる。
。この状態のときに入力信号線（ｃに電流を流すと磁界
結合ジョセフソン素子ＪＩの臨界電流値は低下し、磁界
結合ジョセフソン素子Ｊ１は電圧状態となり、電流は、
ジョセフソンＪ２に流れる。このときジョセフソン素子
Ｊ２の臨界電流値をあらかじめ回路に流す電流Ｉ［１よ
り小さい値に設定しておくと、ジョセフソン素子Ｊ２も
電圧状態となり、動作点はＢ点に移動する。これらの動
作点すなわちＡ点、Ｂ点は前述の抵抗負荷としたときの
動作点と同じである。換言すれば、Ａ点とＢ点以外の動
作点は存在しないから、ジョセフソン素子を負荷素子と
して用いても抵抗負荷と同様の動作をする。さらに本発
明の論理回路は従来５ＱＵＩＤ型ジヨセフソン素子で問
題となっていたレゾナンス状態へのスイッチを避けるこ
とができる。
第５図は本発明の第２の実施例である。第１の実施例の
負荷素子はジョセフソン素子Ｊ２であったが、第２の実
施例では磁界結合ジョセフソン素子Ｊ２′を用いている
。回路的には前述の素子が異なっただけである。
負荷素子はジョセフソン素子Ｊ２であったが、第２の実
施例では磁界結合ジョセフソン素子Ｊ２′を用いている
。回路的には前述の素子が異なっただけである。
磁界結合ジョセフソン菓子Ｊ２′の入力信号綿には常に
電流を流し、臨界電流を抑制しておく。
電流を流し、臨界電流を抑制しておく。
動作に関しては第４図に示した動作点で動作する。
前述の本発明の第１の実施例では回路に流れる電流をオ
フとした場合、磁界結合ジョセフソン素子Ｊ１とジョセ
フソン素子Ｊ２とによって形成された閉ループに電流が
流れる場合があった。その電流値は各ジョセフソンＪ２
、Ｊ！の臨界電流より少ないので、永久電流となってい
た。本発明の第２の実施例では磁界接合ジョセフソン素
子を常に人力信号電流によって臨界電流を抑制するよう
にするので永久電流が少なくなる。
フとした場合、磁界結合ジョセフソン素子Ｊ１とジョセ
フソン素子Ｊ２とによって形成された閉ループに電流が
流れる場合があった。その電流値は各ジョセフソンＪ２
、Ｊ！の臨界電流より少ないので、永久電流となってい
た。本発明の第２の実施例では磁界接合ジョセフソン素
子を常に人力信号電流によって臨界電流を抑制するよう
にするので永久電流が少なくなる。
第６図は本発明の第３の実施例であり、前述の本発明の
第２の実施例の磁界結合ジョセフソン素子Ｊ２’の入力
信号線に常に流す電流にバイアス電流すなわち電流Ｉｎ
を用いた場合である。電流源に磁界結合ジョセフソン素
子Ｊ２”の入力信号線の一端が接続され、他が並列に接
続された磁界結合ジロセフソン素子Ｊｌ、Ｊ２”の一端
に接続されている。
第２の実施例の磁界結合ジョセフソン素子Ｊ２’の入力
信号線に常に流す電流にバイアス電流すなわち電流Ｉｎ
を用いた場合である。電流源に磁界結合ジョセフソン素
子Ｊ２”の入力信号線の一端が接続され、他が並列に接
続された磁界結合ジロセフソン素子Ｊｌ、Ｊ２”の一端
に接続されている。
第７図は本発明の第４の実施例である。本発明の第１の
実施例では、永久電流が流れるが、第４の実施例では磁
界結合ジョセフソン素子Ｊ２に直列に抵抗ＲＬを挿入し
て永久電流が流れるのを防止している。
実施例では、永久電流が流れるが、第４の実施例では磁
界結合ジョセフソン素子Ｊ２に直列に抵抗ＲＬを挿入し
て永久電流が流れるのを防止している。
前述の本発明の実施例では負荷素子すなわちジ層セフソ
ン素子や磁界結合ジョセフソン素子によって動作点Ｂが
決っていた。この動作点は第８図に示す１作曲線より明
らかなようにスイッチング用すなわち磁界結合ジョセフ
ソン素子Ｊ１のジャンクション面積及びギヤツブ電圧を
変える（第８図曲線Ｊ ｔｏ）ことにより負荷に流れる
電流を調整することができる。
ン素子や磁界結合ジョセフソン素子によって動作点Ｂが
決っていた。この動作点は第８図に示す１作曲線より明
らかなようにスイッチング用すなわち磁界結合ジョセフ
ソン素子Ｊ１のジャンクション面積及びギヤツブ電圧を
変える（第８図曲線Ｊ ｔｏ）ことにより負荷に流れる
電流を調整することができる。
７）発明の効果
以上述べたように、本発明は従来の抵抗負荷の代わりに
ジ９セフソン素子を用いたことにより、高密度集積ジョ
セフソン論理回路を可能とした。
ジ９セフソン素子を用いたことにより、高密度集積ジョ
セフソン論理回路を可能とした。
さらに負橋にジジセフソン素子と直列に抵抗を用いるこ
とによって、発生する永久電流を防止する機能も有し、
電流転送の確実性を高めている。
とによって、発生する永久電流を防止する機能も有し、
電流転送の確実性を高めている。
第１図は従来のジョセフソン論理回路図、第２図は従来
のジョセフソン論理回路の動作を示す特性並びに負荷曲
線図、第３図、第５図、第６図。 第７図は本発明の第１〜第４の実施例のジョセフソン論
理回路、第４図、第８図は本発明の動作を示す特性なら
びに負荷曲線図をそれぞれ示す。 Ｊ ＋ 、Ｊ ２ ’・・・磁界結合ジョセフソン素子
、Ｊ２・・・ジッセフソン素子、ＲＬ ・・・抵抗。 特許出願人 富士通株式会社 第１図 第２図 第 ３０ 第４図 Ｊｔ’ 篤 ５ 図 第 ７ 品 窮 ８ 図 ２２２
のジョセフソン論理回路の動作を示す特性並びに負荷曲
線図、第３図、第５図、第６図。 第７図は本発明の第１〜第４の実施例のジョセフソン論
理回路、第４図、第８図は本発明の動作を示す特性なら
びに負荷曲線図をそれぞれ示す。 Ｊ ＋ 、Ｊ ２ ’・・・磁界結合ジョセフソン素子
、Ｊ２・・・ジッセフソン素子、ＲＬ ・・・抵抗。 特許出願人 富士通株式会社 第１図 第２図 第 ３０ 第４図 Ｊｔ’ 篤 ５ 図 第 ７ 品 窮 ８ 図 ２２２
Claims (1)
- 【特許請求の範囲】 １）磁界結合ジョセフソン素子と負荷回路を有する論理
回路において、該負荷回路はジョセフソン素子と抵抗の
直列接続からなり、該抵抗によって永久電流を防止する
ことを特徴としたジョセフソン論理回路。 ２）磁界結合ジョセフソン素子と負荷回路を有する論理
回路において、該負荷回路はジョセフソン素子からなり
、該ジョセフソン素子のギャップ電圧は前記磁界結合ジ
ョセフソン素子のギャップ電圧と翼なることを特徴とし
たジョセフソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001182A JPS58147238A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001182A JPS58147238A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147238A true JPS58147238A (ja) | 1983-09-02 |
| JPH047131B2 JPH047131B2 (ja) | 1992-02-10 |
Family
ID=12291921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001182A Granted JPS58147238A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212212A (ja) * | 1985-07-10 | 1987-01-21 | Hitachi Ltd | 超電導回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558828A (en) * | 1978-07-05 | 1980-01-22 | Hitachi Ltd | Flock size determining device |
| JPS5721131A (en) * | 1980-07-15 | 1982-02-03 | Fujitsu Ltd | Josephson logical gate |
| JPS5733490A (en) * | 1980-08-06 | 1982-02-23 | Ibm | Superconductive latch circuit |
-
1982
- 1982-02-26 JP JP3001182A patent/JPS58147238A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558828A (en) * | 1978-07-05 | 1980-01-22 | Hitachi Ltd | Flock size determining device |
| JPS5721131A (en) * | 1980-07-15 | 1982-02-03 | Fujitsu Ltd | Josephson logical gate |
| JPS5733490A (en) * | 1980-08-06 | 1982-02-23 | Ibm | Superconductive latch circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212212A (ja) * | 1985-07-10 | 1987-01-21 | Hitachi Ltd | 超電導回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH047131B2 (ja) | 1992-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010451B2 (ja) | ジヨゼフソン効果を利用したスイツチング回路 | |
| US4611132A (en) | Circuit utilizing Josephson effect | |
| JPS58147238A (ja) | ジヨセフソン論理回路 | |
| US4538077A (en) | Circuit utilizing Josephson effect | |
| JPH023326B2 (ja) | ||
| JPH0425639B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| SU1113889A1 (ru) | Переключатель тока | |
| JPS6157738B2 (ja) | ||
| JPS60125018A (ja) | 超伝導論理ゲ−ト | |
| JPH047132B2 (ja) | ||
| JPS6347286B2 (ja) | ||
| JPH012416A (ja) | 超伝導論理ゲ−ト回路 | |
| JPS60260225A (ja) | ジヨセフソン論理和回路 | |
| JPS59103430A (ja) | ジヨセフソン回路 | |
| JPS59191938A (ja) | ジヨセフソン効果を用いた電流注入型否定信号発生回路 | |
| JPS6157739B2 (ja) | ||
| JPS59188235A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| JPH03198387A (ja) | 超伝導回路 | |
| JPS6367773B2 (ja) | ||
| JPH0546111B2 (ja) | ||
| JPS60254912A (ja) | ジヨセフソンラツチ回路 | |
| JPS58115934A (ja) | 超伝導論理回路 |