JPS58115934A - 超伝導論理回路 - Google Patents
超伝導論理回路Info
- Publication number
- JPS58115934A JPS58115934A JP21080581A JP21080581A JPS58115934A JP S58115934 A JPS58115934 A JP S58115934A JP 21080581 A JP21080581 A JP 21080581A JP 21080581 A JP21080581 A JP 21080581A JP S58115934 A JPS58115934 A JP S58115934A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- gate circuit
- signal
- current
- logic gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフリップ７０ツブと同様の記憶機能を有する超
伝導論理回路に関する。
伝導論理回路に関する。
この種超伝導論理回路として、従来、磁気結合形超伝導
論理ゲート回路を用いて構成されたものが種々提案され
ているが、複雑、大型化したり、動作速度が遅かったり
、大なる電力消費を伴なったり、動作マージンが狭かっ
たりし、何れも十分満足し得ないという欠点を有してい
４− た。
論理ゲート回路を用いて構成されたものが種々提案され
ているが、複雑、大型化したり、動作速度が遅かったり
、大なる電力消費を伴なったり、動作マージンが狭かっ
たりし、何れも十分満足し得ないという欠点を有してい
４− た。
依って本発明は、−［述せる欠点のない新規なこの種超
伝導論理回路を提案せんとするもので、以下詳述する所
より明らかとなるであろう。
伝導論理回路を提案せんとするもので、以下詳述する所
より明らかとなるであろう。
第１図は、本願第１番目の発明による超伝導論理回路の
一例を示し、第１及び第２の信号入力端子Ｔ１及び信号
入力端子Ｔ２と、信号出力端子ＴＯと、バイアス信号端
子ＴＢとを有する。
一例を示し、第１及び第２の信号入力端子Ｔ１及び信号
入力端子Ｔ２と、信号出力端子ＴＯと、バイアス信号端
子ＴＢとを有する。
又信号入力端Ｈ８と信号出力端ＨＯと、バイアス信号端
ＨＢと、それ等信号入力端Ｈ８，信号出力端ＨＯ及びバ
イアス信号端ＨＢに対して共通なバイアス信号端１１Ｂ
とを有する第１及び第２の電流注入形超伝導論理ゲート
回路（以下簡単の為にゲート回路Ｇ１及びゲート回路Ｇ
２と称す）とを有する。
ＨＢと、それ等信号入力端Ｈ８，信号出力端ＨＯ及びバ
イアス信号端ＨＢに対して共通なバイアス信号端１１Ｂ
とを有する第１及び第２の電流注入形超伝導論理ゲート
回路（以下簡単の為にゲート回路Ｇ１及びゲート回路Ｇ
２と称す）とを有する。
この場合ゲート回路Ｇ１及びゲート回路Ｇ２の夫々は、
ゲート回路Ｇ１及びゲート回路Ｇ２の夫々内に、バイア
ス信号端）１Ｂ及び共通端ＨＣを通ってバイアス信号電
流を流し得且Ｈ８及びＨＣを通って信号入力電流が流れ
得る第１の状態を採り、又第１の状態より、ゲート回路
Ｇ１及びゲート回路Ｇ２の夫々内のバイアス信号端１−
１１’３及び共通端トＩＣを通ってバイアス入力電流を
供給した場合、第１の状態がゲート回路Ｇ１及びゲート
回路Ｇ２の夫々内にバイアス信号端１−ＩＢ及び共通端
１−１０を通ってバイアス信号電流を流している第２の
状態に転換し、その第２の状態がバイアス信号電流の供
給を断としない限り継続し、更に第２の状態より、ゲー
ト回路Ｇ１及びゲート回路Ｇ２の夫々内に信号入力端１
−ＩＳ及び共通端ＨＣを通って信号入力電流を供給した
場合、第２の状態が信号出力電流を信号出力端１−１０
を通ってゲート回路Ｇ１及びゲート回路Ｇ２の夫々外に
導出する第３の状態に転換し、その第３の状態が信号入
力電流の供給を断としても継続し、尚更に第３の状態よ
り、信号入力電流の供給の断の状態で、信号出力端ＨＯ
及び共通端ＨＣ間に外部より所定値以下の電圧が印加さ
れた場合、第３の状態に転換する機能を有するものであ
る。
ゲート回路Ｇ１及びゲート回路Ｇ２の夫々内に、バイア
ス信号端）１Ｂ及び共通端ＨＣを通ってバイアス信号電
流を流し得且Ｈ８及びＨＣを通って信号入力電流が流れ
得る第１の状態を採り、又第１の状態より、ゲート回路
Ｇ１及びゲート回路Ｇ２の夫々内のバイアス信号端１−
１１’３及び共通端トＩＣを通ってバイアス入力電流を
供給した場合、第１の状態がゲート回路Ｇ１及びゲート
回路Ｇ２の夫々内にバイアス信号端１−ＩＢ及び共通端
１−１０を通ってバイアス信号電流を流している第２の
状態に転換し、その第２の状態がバイアス信号電流の供
給を断としない限り継続し、更に第２の状態より、ゲー
ト回路Ｇ１及びゲート回路Ｇ２の夫々内に信号入力端１
−ＩＳ及び共通端ＨＣを通って信号入力電流を供給した
場合、第２の状態が信号出力電流を信号出力端１−１０
を通ってゲート回路Ｇ１及びゲート回路Ｇ２の夫々外に
導出する第３の状態に転換し、その第３の状態が信号入
力電流の供給を断としても継続し、尚更に第３の状態よ
り、信号入力電流の供給の断の状態で、信号出力端ＨＯ
及び共通端ＨＣ間に外部より所定値以下の電圧が印加さ
れた場合、第３の状態に転換する機能を有するものであ
る。
この場合ゲート回路Ｇ１及びゲート回路Ｇ２としては、
従来提案されている種々の構成のものを用い得るも、例
えば第２図に示すごとき、バイアス信号端ＨＢ及び共通
端１−Ｉ ０間に、ジョセフソン接合Ｊ１及びジョセフ
ソン接合Ｊ２が夫々インダクタＬ１及びインダクタ１−
２を介して、インダクタ１−１及びインダクタし２側を
共にバイアス信号端ＨＢ側として接続され、然してジョ
セフソン接合Ｊ１及びインダクタ［１の接続中点が信号
入力端Ｈ８に、ジョセフソン接合Ｊ２及びインダクタＬ
２の接続中点が信号出力端ＨＯに接続されてなる構成を
有するものを適用し得る。
従来提案されている種々の構成のものを用い得るも、例
えば第２図に示すごとき、バイアス信号端ＨＢ及び共通
端１−Ｉ ０間に、ジョセフソン接合Ｊ１及びジョセフ
ソン接合Ｊ２が夫々インダクタＬ１及びインダクタ１−
２を介して、インダクタ１−１及びインダクタし２側を
共にバイアス信号端ＨＢ側として接続され、然してジョ
セフソン接合Ｊ１及びインダクタ［１の接続中点が信号
入力端Ｈ８に、ジョセフソン接合Ｊ２及びインダクタＬ
２の接続中点が信号出力端ＨＯに接続されてなる構成を
有するものを適用し得る。
尚第２図に示すゲート回路Ｇ１及びゲート回路Ｇ２の構
成の場合、ジョセフソン接合Ｊ１及びジョセフソン接合
Ｊ２が共に超伝導状態にあることを以って前述せる第１
の状態を採るものである。また、斯るＩ第１の状態より
、バイアス信号端ト１Ｂ及び共通端ＨＣを介してゲート
回路Ｇ１及びゲート回路Ｇ２の夫々にバイアス信号７− 電流を供給した場合、そのバイアス信号電流がインダク
タＬ１及びインダクタＬ２を夫々介してジョセフソン接
合Ｊ１及びジョセフソン接合Ｊ２に流れ、次で共通端Ｈ
Ｃを流れることを以って前述せる第２の状態を採るもの
である。更に、断る第２の状態より、信号入力＠Ｈ８及
び共通端ＩＩ Ｃを介してゲート回路Ｇ１及びゲート回
路Ｇ２の夫々に信号入力電流を供給した場合、その信号
入力電流の一部がジョセフソン接合Ｊ１に第２の状態に
於けるバイアス信号電流に重畳して流れ、他部がインダ
クタＬ １及びインダクタＬ２を介してジョセフソン接
合Ｊ２に同様に第２の状態に於けるバイアス信号電流に
重畳して流れ、これによりジョセフソン接合Ｊ１及びジ
ョセフソン接合Ｊ２の双方が有電圧状態（高抵抗状態）
になり、この為信号出力端１−１０及び共通端トＩＣ間
に負荷が接続されていれば、信号出力電流が信号出力端
１−ＩＱを通って負荷に供給されることを以って前述せ
る第３の状態を採るものである。又斯る第３の状態より
、上述−８＝ せる信号入力電流の供給を断とした状態で、信号出力端
１−１０及び共通端１−ＩＣ間に外部より上述せるジョ
セフソン接合Ｊ２の有電圧状態に置けるそのジョセフソ
ン接合Ｊ２の両端１斤より低い電圧が印加された場合、
ジョセフソン接合Ｊ１が超伝導状態になり、又これに応
じてジョセフソン接合Ｊ２が超伝導状態になることを以
って、第１の状態に転換するものである。
成の場合、ジョセフソン接合Ｊ１及びジョセフソン接合
Ｊ２が共に超伝導状態にあることを以って前述せる第１
の状態を採るものである。また、斯るＩ第１の状態より
、バイアス信号端ト１Ｂ及び共通端ＨＣを介してゲート
回路Ｇ１及びゲート回路Ｇ２の夫々にバイアス信号７− 電流を供給した場合、そのバイアス信号電流がインダク
タＬ１及びインダクタＬ２を夫々介してジョセフソン接
合Ｊ１及びジョセフソン接合Ｊ２に流れ、次で共通端Ｈ
Ｃを流れることを以って前述せる第２の状態を採るもの
である。更に、断る第２の状態より、信号入力＠Ｈ８及
び共通端ＩＩ Ｃを介してゲート回路Ｇ１及びゲート回
路Ｇ２の夫々に信号入力電流を供給した場合、その信号
入力電流の一部がジョセフソン接合Ｊ１に第２の状態に
於けるバイアス信号電流に重畳して流れ、他部がインダ
クタＬ １及びインダクタＬ２を介してジョセフソン接
合Ｊ２に同様に第２の状態に於けるバイアス信号電流に
重畳して流れ、これによりジョセフソン接合Ｊ１及びジ
ョセフソン接合Ｊ２の双方が有電圧状態（高抵抗状態）
になり、この為信号出力端１−１０及び共通端トＩＣ間
に負荷が接続されていれば、信号出力電流が信号出力端
１−ＩＱを通って負荷に供給されることを以って前述せ
る第３の状態を採るものである。又斯る第３の状態より
、上述−８＝ せる信号入力電流の供給を断とした状態で、信号出力端
１−１０及び共通端１−ＩＣ間に外部より上述せるジョ
セフソン接合Ｊ２の有電圧状態に置けるそのジョセフソ
ン接合Ｊ２の両端１斤より低い電圧が印加された場合、
ジョセフソン接合Ｊ１が超伝導状態になり、又これに応
じてジョセフソン接合Ｊ２が超伝導状態になることを以
って、第１の状態に転換するものである。
又ゲート回路Ｇ１及びゲート回路Ｇ２の夫々としては、
第３図に示す如く、第２図にて上述せる構成に置いて、
そのインダク）Ｌｌ及びインダクタ１−２が夫々抵抗Ｒ
１及び抵抗Ｒ２に置換されてなることを除いては、第２
図の場合と同様の構成を有するものを適用し得る。尚第
３図に示すゲート回路Ｇ１及びゲート回路Ｇ２の構成の
場合、それが上述せる事項を除いては第２図の場合と同
様の構成を有するので、詳細説明はこれを省略するも、
第２図にて上述せるに準じた機構で、上述せる機能を？
するものである。
第３図に示す如く、第２図にて上述せる構成に置いて、
そのインダク）Ｌｌ及びインダクタ１−２が夫々抵抗Ｒ
１及び抵抗Ｒ２に置換されてなることを除いては、第２
図の場合と同様の構成を有するものを適用し得る。尚第
３図に示すゲート回路Ｇ１及びゲート回路Ｇ２の構成の
場合、それが上述せる事項を除いては第２図の場合と同
様の構成を有するので、詳細説明はこれを省略するも、
第２図にて上述せるに準じた機構で、上述せる機能を？
するものである。
更にゲート回路Ｇ１及びゲート回路Ｇ２としては、第４
図に示す如く第３図にて上述せる構成に置いて、そのジ
ョセフソン接合Ｊ１及び抵抗Ｒ１間にそれ等と直列に他
のジＢ ｔフソン接合Ｊ３を介挿し、またジョセフソン
接合Ｊ１と並列に抵抗Ｒ３を接続したことを除いては、
第３図の場合と同様の構成を有するものを適用し得る。
図に示す如く第３図にて上述せる構成に置いて、そのジ
ョセフソン接合Ｊ１及び抵抗Ｒ１間にそれ等と直列に他
のジＢ ｔフソン接合Ｊ３を介挿し、またジョセフソン
接合Ｊ１と並列に抵抗Ｒ３を接続したことを除いては、
第３図の場合と同様の構成を有するものを適用し得る。
尚、第４図に示すゲート回路Ｇ１及びゲート回路Ｇ２の
構成の場合、それが上述せる事項を除いては第２図の場
合と同様の構成を有するので、詳細説明はこれを省略す
るも、第３図の場合に準じた機椙で、前述せる機能を呈
するものである。
構成の場合、それが上述せる事項を除いては第２図の場
合と同様の構成を有するので、詳細説明はこれを省略す
るも、第３図の場合に準じた機椙で、前述せる機能を呈
するものである。
又本願第１番目の発明による超伝導論理回路の一例は、
第１の抵抗ＲＡとインダクタＬＡとの直列回路Ｕと、第
２の抵抗ＲＢとを有する。
第１の抵抗ＲＡとインダクタＬＡとの直列回路Ｕと、第
２の抵抗ＲＢとを有する。
然して、ゲート回路Ｇ２の信号出力端ＨＯ及び共通端Ｈ
０間に直列回路Ｕが接続され、又グー１へ回路Ｇ１の共
通端１＠Ｃとゲート回路Ｇ２のバイアス信号端１−ＩＢ
とが互に接続されている。
０間に直列回路Ｕが接続され、又グー１へ回路Ｇ１の共
通端１＠Ｃとゲート回路Ｇ２のバイアス信号端１−ＩＢ
とが互に接続されている。
又ゲート回路Ｇ１及びグー１−回路Ｇ２の信号入力＠ｌ
−Ｉ Ｓが夫々信号入力端子Ｔ１及び信号入力端子Ｔ２
に接続され、又ゲート回路Ｇ１のバイアス信号端１」Ｂ
がバイアス信号端子Ｔ Ｂに接続され、更にグー１〜回
路Ｇ１の信号出力端１−１０が信号出力端子Ｔｏに接続
されている。
−Ｉ Ｓが夫々信号入力端子Ｔ１及び信号入力端子Ｔ２
に接続され、又ゲート回路Ｇ１のバイアス信号端１」Ｂ
がバイアス信号端子Ｔ Ｂに接続され、更にグー１〜回
路Ｇ１の信号出力端１−１０が信号出力端子Ｔｏに接続
されている。
更にゲート回路Ｇ２の共通端］−１０が接地され、又ゲ
ート回路Ｇ１の信号出力端ＨＯが、を通じて、ゲート回
路Ｇ２のバイアス信号端１−Ｉ Ｂに接続されている。
ート回路Ｇ１の信号出力端ＨＯが、を通じて、ゲート回
路Ｇ２のバイアス信号端１−Ｉ Ｂに接続されている。
以上が、本願第１番目の発明による超伝導論理回路の一
例構成であるが、断る構成によれば、ゲート回路Ｇ１及
びゲート回路Ｇ２が前述せる第１の状態を採っている状
態より、バイアス信号端子ＴＢを介してバイアス信号電
流ＩＢをゲート回路Ｇ１に供給すれば、ゲート回路Ｇ１
が前述せる機能を有するので、ゲート回路Ｇ１が前述せ
る第２の状態に転換してバイアス信号電流ＩＢがゲート
回路Ｇ１内をそのバイアス信号＠ＨＢ及び共通端ＨＣを
通って流れる。この為１１− バイアス信号電流ＩＢがゲート回路Ｇ２に供給され、然
してゲート回路Ｇ２が上述せる機能を有するので、ゲー
ト回路Ｇ２が前述せる第２の状態に転換してバイアス信
号電流ＩＢがゲート回路Ｇ２内をそのバイアス信号端Ｈ
Ｂ及び共通端１」Ｃを通って流れ、次で接地に流れると
いう状態が得られ、この為信号出力端子ＴＯを介して信
号出力電流１０を外部に導出していない状態が得られ、
そして断る状態がバイアス信号端子ＴＢへのバイアス信
号電流ＩＢの供給を断としない限り継続しているもので
ある。
例構成であるが、断る構成によれば、ゲート回路Ｇ１及
びゲート回路Ｇ２が前述せる第１の状態を採っている状
態より、バイアス信号端子ＴＢを介してバイアス信号電
流ＩＢをゲート回路Ｇ１に供給すれば、ゲート回路Ｇ１
が前述せる機能を有するので、ゲート回路Ｇ１が前述せ
る第２の状態に転換してバイアス信号電流ＩＢがゲート
回路Ｇ１内をそのバイアス信号＠ＨＢ及び共通端ＨＣを
通って流れる。この為１１− バイアス信号電流ＩＢがゲート回路Ｇ２に供給され、然
してゲート回路Ｇ２が上述せる機能を有するので、ゲー
ト回路Ｇ２が前述せる第２の状態に転換してバイアス信
号電流ＩＢがゲート回路Ｇ２内をそのバイアス信号端Ｈ
Ｂ及び共通端１」Ｃを通って流れ、次で接地に流れると
いう状態が得られ、この為信号出力端子ＴＯを介して信
号出力電流１０を外部に導出していない状態が得られ、
そして断る状態がバイアス信号端子ＴＢへのバイアス信
号電流ＩＢの供給を断としない限り継続しているもので
ある。
又斯る状態より、信号入力端子Ｔ１を介して信号入力電
流１１をゲート回路０１に供給すればゲート回路Ｇ１が
前述せる機能を有するので、グー１〜回路Ｇ１が前述せ
る第３の状態に転換していままでゲート回路Ｇ１内にそ
のバイアス信号端バイアス信号端ＨＢ及び共通端ＨＣを
通って流れていたバイアス信号電流ＩＢのほとんどが信
号出力電流ＩＯとしてゲート回路Ｇ１の信号出力端ト１
０を介して外部に導出されるもので１２− ある。この為信号出力端子ＴＯ及び接地間に、予めＲＬ
が接続されていれば、信号出力端子ＴＯを介して信号出
力電流■０を外部に導出している状態及びバイアス信号
電流ＩＢ−をゲート回路Ｇ２に供給している状態が得ら
れ、そして断る状態が、信号入力端子Ｔ１への信号入力
電流１１の供給を断にしても継続しているものである。
流１１をゲート回路０１に供給すればゲート回路Ｇ１が
前述せる機能を有するので、グー１〜回路Ｇ１が前述せ
る第３の状態に転換していままでゲート回路Ｇ１内にそ
のバイアス信号端バイアス信号端ＨＢ及び共通端ＨＣを
通って流れていたバイアス信号電流ＩＢのほとんどが信
号出力電流ＩＯとしてゲート回路Ｇ１の信号出力端ト１
０を介して外部に導出されるもので１２− ある。この為信号出力端子ＴＯ及び接地間に、予めＲＬ
が接続されていれば、信号出力端子ＴＯを介して信号出
力電流■０を外部に導出している状態及びバイアス信号
電流ＩＢ−をゲート回路Ｇ２に供給している状態が得ら
れ、そして断る状態が、信号入力端子Ｔ１への信号入力
電流１１の供給を断にしても継続しているものである。
更に斯る状態より、信号入力端子Ｔ２を介してＩＲをゲ
ート回路Ｇ２に供給すれば、ゲート回路Ｇ２が前述せる
機能を有するので、いままでゲート回路Ｇ２にそのバイ
アス信号端ＨＢ及び共通端１−Ｉ Ｃを通って流れてい
たバイアス信号電流ＩＢ−のほとんどが、信号出力電流
としてゲート回路Ｇ２の信号出力端ＨＯを介して直列回
路Ｕに流れる。この為直列回路Ｕの両端間、従ってゲー
ト回路Ｇ２の信号出力端ト１ｏ及び共通端Ｈ０間に、直
列回路ＵがインダクタＬＡを有するので、瞬時的に、ゲ
ート回路Ｇ２の信号出力端１」０側を高電位とする電圧
が発生し、これに応じてゲート回路Ｇ２のバイアス信号
端１１Ｂ及び共通端１−Ｉ Ｃあいだにバイアス信号端
（−ＩＢ側を高電位とする電圧が発生し、そのＧのバイ
アス信号端１−Ｉ Ｂ側の電位がグー１〜回路Ｇ１の共
通端ＨＣに与えられる。この為ゲート回路Ｇ１の信号出
力端１−１０及び共通端１−Ｉ ０間に零又はこれに近
い値の電圧が印加され、然してゲート回路Ｇ１が前述せ
る機能を有するので、グー１−回路Ｇ１が前述せる第１
の状態に復帰せんとし、黙しながらこの場合ゲート回路
Ｇ１にバイアス信号電流ＴＢが供給されているので、結
局ゲート回路Ｇ１が前述せる第２の状態に復帰する。
ート回路Ｇ２に供給すれば、ゲート回路Ｇ２が前述せる
機能を有するので、いままでゲート回路Ｇ２にそのバイ
アス信号端ＨＢ及び共通端１−Ｉ Ｃを通って流れてい
たバイアス信号電流ＩＢ−のほとんどが、信号出力電流
としてゲート回路Ｇ２の信号出力端ＨＯを介して直列回
路Ｕに流れる。この為直列回路Ｕの両端間、従ってゲー
ト回路Ｇ２の信号出力端ト１ｏ及び共通端Ｈ０間に、直
列回路ＵがインダクタＬＡを有するので、瞬時的に、ゲ
ート回路Ｇ２の信号出力端１」０側を高電位とする電圧
が発生し、これに応じてゲート回路Ｇ２のバイアス信号
端１１Ｂ及び共通端１−Ｉ Ｃあいだにバイアス信号端
（−ＩＢ側を高電位とする電圧が発生し、そのＧのバイ
アス信号端１−Ｉ Ｂ側の電位がグー１〜回路Ｇ１の共
通端ＨＣに与えられる。この為ゲート回路Ｇ１の信号出
力端１−１０及び共通端１−Ｉ ０間に零又はこれに近
い値の電圧が印加され、然してゲート回路Ｇ１が前述せ
る機能を有するので、グー１−回路Ｇ１が前述せる第１
の状態に復帰せんとし、黙しながらこの場合ゲート回路
Ｇ１にバイアス信号電流ＴＢが供給されているので、結
局ゲート回路Ｇ１が前述せる第２の状態に復帰する。
次で直列回路Ｕの両端間に瞬時的に発生していた電圧が
なくなり、直列回路Ｕの両端間、従ってゲート回路Ｇ２
の信号出力端ＨＯ及び共通端］−１Ｃ間に、抵抗Ｒ３の
降下電圧が印加される。
なくなり、直列回路Ｕの両端間、従ってゲート回路Ｇ２
の信号出力端ＨＯ及び共通端］−１Ｃ間に、抵抗Ｒ３の
降下電圧が印加される。
この場合、抵抗Ｒ３の降下電圧を、抵抗Ｒ３の値を一１
分小として置くことにより、十分小なる値で得ることが
できる。依ってゲート回路Ｇ２が、前述せる機能を有す
るので、前述せる第１の状態に転換せんとし、黙しなが
らこの場合ゲート回路Ｇ１にバイアス信号電流ＩＢが供
給されＣいるので、結局ゲート回路Ｇ２が前述ける第２
の状態に復帰する。かくてゲート回路Ｇ１及びゲート回
路Ｇ２が共に前述せる状態に復帰して信号出力電流１０
を外部に導出している状態に復帰するものである。 依
って、第１図に示す本願第１番目の発明による超伝導論
理回路構成によれば、信号入力端子Ｔ１及び信号出力端
子Ｔｏを介して夫々供給される信号入力電流１１及びイ
ハ号入ノｊ電流Ｉ２を夫々２値表示で「１」及びｒＯＪ
の情報に意味づければ、それ等「１」及びｒＯＪの情報
を、グー１〜回路Ｇ１より信号出力端子Ｔｏを介して外
部に導出される信号■力電流■０の有無を以って記憶し
得、従って、フリップフロップと同様の記憶機能を有す
るものである。
分小として置くことにより、十分小なる値で得ることが
できる。依ってゲート回路Ｇ２が、前述せる機能を有す
るので、前述せる第１の状態に転換せんとし、黙しなが
らこの場合ゲート回路Ｇ１にバイアス信号電流ＩＢが供
給されＣいるので、結局ゲート回路Ｇ２が前述ける第２
の状態に復帰する。かくてゲート回路Ｇ１及びゲート回
路Ｇ２が共に前述せる状態に復帰して信号出力電流１０
を外部に導出している状態に復帰するものである。 依
って、第１図に示す本願第１番目の発明による超伝導論
理回路構成によれば、信号入力端子Ｔ１及び信号出力端
子Ｔｏを介して夫々供給される信号入力電流１１及びイ
ハ号入ノｊ電流Ｉ２を夫々２値表示で「１」及びｒＯＪ
の情報に意味づければ、それ等「１」及びｒＯＪの情報
を、グー１〜回路Ｇ１より信号出力端子Ｔｏを介して外
部に導出される信号■力電流■０の有無を以って記憶し
得、従って、フリップフロップと同様の記憶機能を有す
るものである。
又斯る「１」及び丁Ｏ」の情報の記憶を、ゲート回路Ｇ
１及びゲート回路Ｇ２と、直列回路Ｕと、抵抗Ｒ８とよ
りなる極めて簡易な構成で１５− 得ることができ、更に特にゲート回路Ｇ１及びゲート回
路Ｇ２が電流注入形であるので、「１」及び「０」の情
報を、従来の磁気結谷形超伝導論理ゲート回路を用いて
構成されたに比しより簡易、小型化された構成で、口小
なる演費電力及び第なる動作マージンを以って、高速に
記憶することができる等の大なる特徴を有するものであ
る。
１及びゲート回路Ｇ２と、直列回路Ｕと、抵抗Ｒ８とよ
りなる極めて簡易な構成で１５− 得ることができ、更に特にゲート回路Ｇ１及びゲート回
路Ｇ２が電流注入形であるので、「１」及び「０」の情
報を、従来の磁気結谷形超伝導論理ゲート回路を用いて
構成されたに比しより簡易、小型化された構成で、口小
なる演費電力及び第なる動作マージンを以って、高速に
記憶することができる等の大なる特徴を有するものであ
る。
次に、第５図を伴なって本願第２番目の発明による超伝
導論理回路の一例を述べるに、第１図との対応部分には
同一符号を付して詳細説明はこれを省略するも、第１図
にて上述せる構成に於いて、ゲート回路Ｇ１の共通端Ｈ
Ｃとゲート回路Ｇ２のバイアス信号端トＩＢとが互に接
続されているに代え、ゲート回路Ｇ２の共通端ＨＣとゲ
ート回路Ｇ１のバイアス信号端ＨＢとが互に接続されて
いること、ゲート回路Ｇ１のバイアス信号端ＨＢがバイ
アス信号端子ＴＢに接続されているに代え、グー］・回
路ゲート回路Ｇ２のバイアス信号端ＨＢがバイアス信号
端子Ｔ１６− Ｂに接続されていること、ゲート回路Ｇ２の共通端１−
ＩＣが接地されているに代え、ゲート回路Ｇ１の共通端
ＨＣが接地されていること、ゲート回路Ｇ１の信号出力
端子 てゲート回路Ｇ２のバイアス信＠喘ＨＢに接続されてい
るに代え、グー１〜回路Ｇ２のバイアス信号端ＨＢが抵
抗ＲＢを通じ、接地されていることを除いては、第１図
の場合と同様の構成を有する。
導論理回路の一例を述べるに、第１図との対応部分には
同一符号を付して詳細説明はこれを省略するも、第１図
にて上述せる構成に於いて、ゲート回路Ｇ１の共通端Ｈ
Ｃとゲート回路Ｇ２のバイアス信号端トＩＢとが互に接
続されているに代え、ゲート回路Ｇ２の共通端ＨＣとゲ
ート回路Ｇ１のバイアス信号端ＨＢとが互に接続されて
いること、ゲート回路Ｇ１のバイアス信号端ＨＢがバイ
アス信号端子ＴＢに接続されているに代え、グー］・回
路ゲート回路Ｇ２のバイアス信号端ＨＢがバイアス信号
端子Ｔ１６− Ｂに接続されていること、ゲート回路Ｇ２の共通端１−
ＩＣが接地されているに代え、ゲート回路Ｇ１の共通端
ＨＣが接地されていること、ゲート回路Ｇ１の信号出力
端子 てゲート回路Ｇ２のバイアス信＠喘ＨＢに接続されてい
るに代え、グー１〜回路Ｇ２のバイアス信号端ＨＢが抵
抗ＲＢを通じ、接地されていることを除いては、第１図
の場合と同様の構成を有する。
以上が、本願第２番目の発明による超伏１３論即回路の
一例構成であるが、断る構成によれば、ゲート回路Ｇ１
及びゲート回路Ｇ２が前述ける第１の状態を採っている
状態より、バイアス信号端子ＴＢを介してバイアス信号
電流ＴＢをゲート回路Ｇ２に供給すれば、ゲート回路Ｇ
２が前述せる機能を有するので、グー１〜回路Ｇ２が前
述せる第２の状態に転換してバイアス信号電流ＩＢがゲ
ート回路Ｇ２内をそのバイアス信号端１−１Ｂ及び共通
端ＨＣを通って流れる。この為バイアス信号電流ＴＢが
ゲート回路Ｇ１に供給され、然してゲート回路Ｇ１が上
述ける機能を有するので、ゲート回路Ｇ１が前述せる第
２の状態に転換し゛Ｃバイアス信号電流ＩＢがゲート回
路Ｇ１内をそのバイアス信号端ＨＢ及び共通端ｌ−ＩＣ
を通って流れ、次で接地に流れるという状態が得られる
。この為信号出力端子Ｔｏを介して信号出力電流信号出
力電流ＩＯを外部に導出していない状態が得られ、そし
て断る状態がバイアス信号端子ＴＢへのバイアス信号電
流ＩＢの供給を断にしない限り継続しているものである
。
一例構成であるが、断る構成によれば、ゲート回路Ｇ１
及びゲート回路Ｇ２が前述ける第１の状態を採っている
状態より、バイアス信号端子ＴＢを介してバイアス信号
電流ＴＢをゲート回路Ｇ２に供給すれば、ゲート回路Ｇ
２が前述せる機能を有するので、グー１〜回路Ｇ２が前
述せる第２の状態に転換してバイアス信号電流ＩＢがゲ
ート回路Ｇ２内をそのバイアス信号端１−１Ｂ及び共通
端ＨＣを通って流れる。この為バイアス信号電流ＴＢが
ゲート回路Ｇ１に供給され、然してゲート回路Ｇ１が上
述ける機能を有するので、ゲート回路Ｇ１が前述せる第
２の状態に転換し゛Ｃバイアス信号電流ＩＢがゲート回
路Ｇ１内をそのバイアス信号端ＨＢ及び共通端ｌ−ＩＣ
を通って流れ、次で接地に流れるという状態が得られる
。この為信号出力端子Ｔｏを介して信号出力電流信号出
力電流ＩＯを外部に導出していない状態が得られ、そし
て断る状態がバイアス信号端子ＴＢへのバイアス信号電
流ＩＢの供給を断にしない限り継続しているものである
。
又、断る状態より、信号入力端子］−１を介して信号入
力電流１１をゲート回路Ｇ１に供給すれば、ゲート回路
Ｇ１が前述ける機能を有するので、ゲート回路Ｇ１が前
述せる第３の状態に転換して今まＣゲート回路Ｇ１内に
そのバイアス信号端１−ＩＢ及び共通＠ＨＣを通って流
れていたバイアス信号電流ＩＢのほとんどが、信号出力
電流１０としてゲート回路Ｇ１の信号出力端１−１０を
介し、次で信号出力端子Ｔｏを介して外部に導出される
。この為信号出力端子Ｔｏ及び接地間に、予め負荷ＲＬ
が接続されていれば、信号出力端子ＴＯを介して信号出
力電流Ｉ０を外部に導出している状態が得られ、そして
斯る状態が、信号入力端子Ｔ１への信号入力電流１１の
供給を断にしても継続しているものである。
力電流１１をゲート回路Ｇ１に供給すれば、ゲート回路
Ｇ１が前述ける機能を有するので、ゲート回路Ｇ１が前
述せる第３の状態に転換して今まＣゲート回路Ｇ１内に
そのバイアス信号端１−ＩＢ及び共通＠ＨＣを通って流
れていたバイアス信号電流ＩＢのほとんどが、信号出力
電流１０としてゲート回路Ｇ１の信号出力端１−１０を
介し、次で信号出力端子Ｔｏを介して外部に導出される
。この為信号出力端子Ｔｏ及び接地間に、予め負荷ＲＬ
が接続されていれば、信号出力端子ＴＯを介して信号出
力電流Ｉ０を外部に導出している状態が得られ、そして
斯る状態が、信号入力端子Ｔ１への信号入力電流１１の
供給を断にしても継続しているものである。
更に、斯る状態より、信号入力端子Ｔ２を介して信号入
力電流Ｉ２をゲート回路Ｇ２に供給すれば、ゲート回路
Ｇ２が前述せる機能を有するので、今までゲート回路Ｇ
２にそのバイアス信号端１−ＩＢ及び共通Ｄ’ａ ｆゴ
Ｃを通って流れていたバイアス信号電流ＩＢのほとんど
が、信号出力電流としてゲート回路Ｇ２の信号出力端Ｈ
Ｏを介して直列回路Ｕに流れる。この為直列回路Ｕの両
端間、従ってゲート回路Ｇ２の信号出力端ＨＯ及び共通
端Ｆ２Ｏ間に、直列回路ＵがインダクタＬＡを有するの
で、瞬時的に、ゲート回路Ｇ２の信号出力端ＨＯ側を高
電位とする電圧が発生し、これに応じてゲート回路Ｇ２
のバイア１９− ス信号端１−ＩＢ及び共通端］−１Ｃ間にバイアス信号
＠ＨＢ側を高電位とする電圧が発生する。この場合、グ
ー１−回路Ｇ２のバイアス信号端ＨＢ側の電位を、直列
回路ＵのインダクタＬＡの値を適当に選定し置くことに
より、バイアス信号端子ＴＢの電位に比し高いものとし
て得ることができる。依ってバイアス信号端子ＴＢを介
して供給されているバイアス信号電流ＩＢのほとんどが
抵抗ＲＢを通って接地に流れる。この為、今までゲート
回路Ｇ１内にそのバイアス信号端ＨＢを介して供給され
ていたバイアス信号電流ＩＢがほとんどなくなり、依っ
てゲート回路Ｇ１が、前述せる第１の状態に転換し、ゲ
ート回路Ｇ１内をバイアス信号端ＨＢ及び共通端ＨＣを
通ってバイアス信号電流ＩＢが流れ得る状態に復帰する
と共に、信号出力端子Ｔｏを介して信号出力電流Ｔｏを
外部に導出していない状態に復帰する。序で直列回路Ｕ
の両端間に瞬時的に発生していた電圧がなくなり、直列
回路Ｕの両端間、従ってゲート回路Ｇ２の信号出力端Ｈ
２０− 〇及び共通端ＨＣ間に、抵抗Ｒ３の降下電圧が印加され
る。この場合、抵抗Ｒ３の降下電圧を、抵抗Ｒ３の値を
十分小とし置くことにより、十分小なる値で得ることが
できる。依ってゲート回路Ｇ２が、前達せる機能を有す
るので、そのゲート回路Ｇ２が前述せる第１の状態に転
換せんとし、黙しながらこの場合ゲート回路Ｇ２にバイ
アス信号電流ＩＢが供給されているので、結局ゲート回
路Ｇ２が前述ぜる第２の状態に転換し、ゲート回路Ｇ２
内をバイアス信号端ＨＢ及び共通端ＨＣを通ってバイア
ス信号電流ＩＢが流れている状態に復帰し、これに応じ
てバイアス信号電流ＩＢがグー１−回路Ｇ１に供給され
、依ってゲート回路Ｇ１が前述ぼる第２の状態に復帰し
て、バイアス信号電流ＩＢがゲート回路Ｇ１内をそのバ
イアス信号＃１ｉＦ−ＩＢ及び共通端１ゴＣを通って流
れ、次で接地に流れるという状態に復帰し、一方いまま
で抵抗ＲＢに流れていたバイアス信号電流ＩＢが流れな
くなり、抵抗ＲＢにバイアス信号電流ＩＢがほとんど流
れてぃないという状態に復帰するものである。 依って
、第５図に示１本願第２番目の発明による超伝導論理回
路の構成による場合も、第１図に示寸本願第１番目の発
明による超伝導論理回路の場合と同様に、信号入力端子
Ｔ１及び信号入力端子Ｔ２を介して夫々ゲート回路Ｇ１
及びゲート回路Ｇ２に供給される信号入力電流１１及び
信号入力電流Ｉ２を「１」及び「０」の情報に意味づけ
ることによって、それ等「１」及び１−Ｏ」の情報を記
憶し得、従って７リツプフロツプと同様の機能を右する
ものである。
力電流Ｉ２をゲート回路Ｇ２に供給すれば、ゲート回路
Ｇ２が前述せる機能を有するので、今までゲート回路Ｇ
２にそのバイアス信号端１−ＩＢ及び共通Ｄ’ａ ｆゴ
Ｃを通って流れていたバイアス信号電流ＩＢのほとんど
が、信号出力電流としてゲート回路Ｇ２の信号出力端Ｈ
Ｏを介して直列回路Ｕに流れる。この為直列回路Ｕの両
端間、従ってゲート回路Ｇ２の信号出力端ＨＯ及び共通
端Ｆ２Ｏ間に、直列回路ＵがインダクタＬＡを有するの
で、瞬時的に、ゲート回路Ｇ２の信号出力端ＨＯ側を高
電位とする電圧が発生し、これに応じてゲート回路Ｇ２
のバイア１９− ス信号端１−ＩＢ及び共通端］−１Ｃ間にバイアス信号
＠ＨＢ側を高電位とする電圧が発生する。この場合、グ
ー１−回路Ｇ２のバイアス信号端ＨＢ側の電位を、直列
回路ＵのインダクタＬＡの値を適当に選定し置くことに
より、バイアス信号端子ＴＢの電位に比し高いものとし
て得ることができる。依ってバイアス信号端子ＴＢを介
して供給されているバイアス信号電流ＩＢのほとんどが
抵抗ＲＢを通って接地に流れる。この為、今までゲート
回路Ｇ１内にそのバイアス信号端ＨＢを介して供給され
ていたバイアス信号電流ＩＢがほとんどなくなり、依っ
てゲート回路Ｇ１が、前述せる第１の状態に転換し、ゲ
ート回路Ｇ１内をバイアス信号端ＨＢ及び共通端ＨＣを
通ってバイアス信号電流ＩＢが流れ得る状態に復帰する
と共に、信号出力端子Ｔｏを介して信号出力電流Ｔｏを
外部に導出していない状態に復帰する。序で直列回路Ｕ
の両端間に瞬時的に発生していた電圧がなくなり、直列
回路Ｕの両端間、従ってゲート回路Ｇ２の信号出力端Ｈ
２０− 〇及び共通端ＨＣ間に、抵抗Ｒ３の降下電圧が印加され
る。この場合、抵抗Ｒ３の降下電圧を、抵抗Ｒ３の値を
十分小とし置くことにより、十分小なる値で得ることが
できる。依ってゲート回路Ｇ２が、前達せる機能を有す
るので、そのゲート回路Ｇ２が前述せる第１の状態に転
換せんとし、黙しながらこの場合ゲート回路Ｇ２にバイ
アス信号電流ＩＢが供給されているので、結局ゲート回
路Ｇ２が前述ぜる第２の状態に転換し、ゲート回路Ｇ２
内をバイアス信号端ＨＢ及び共通端ＨＣを通ってバイア
ス信号電流ＩＢが流れている状態に復帰し、これに応じ
てバイアス信号電流ＩＢがグー１−回路Ｇ１に供給され
、依ってゲート回路Ｇ１が前述ぼる第２の状態に復帰し
て、バイアス信号電流ＩＢがゲート回路Ｇ１内をそのバ
イアス信号＃１ｉＦ−ＩＢ及び共通端１ゴＣを通って流
れ、次で接地に流れるという状態に復帰し、一方いまま
で抵抗ＲＢに流れていたバイアス信号電流ＩＢが流れな
くなり、抵抗ＲＢにバイアス信号電流ＩＢがほとんど流
れてぃないという状態に復帰するものである。 依って
、第５図に示１本願第２番目の発明による超伝導論理回
路の構成による場合も、第１図に示寸本願第１番目の発
明による超伝導論理回路の場合と同様に、信号入力端子
Ｔ１及び信号入力端子Ｔ２を介して夫々ゲート回路Ｇ１
及びゲート回路Ｇ２に供給される信号入力電流１１及び
信号入力電流Ｉ２を「１」及び「０」の情報に意味づけ
ることによって、それ等「１」及び１−Ｏ」の情報を記
憶し得、従って７リツプフロツプと同様の機能を右する
ものである。
又斯る「１」及びｒＯＪの情報の記憶を、第１図に示１
本願第１番目の発明による超伝導論理回路の場合と同様
の特徴を以って記憶【ノ得る人なる特徴を有するもので
ある。
本願第１番目の発明による超伝導論理回路の場合と同様
の特徴を以って記憶【ノ得る人なる特徴を有するもので
ある。
尚上述に於いては、本願第１番目及び第２番目の発明に
よる超伝導論理回路の夫々につき、そのゲート回路Ｇ１
及びゲート回路Ｇ２として第２図、第３図及び第４図に
示・す構成のものを用いた場合の実施例を述べたが、ゲ
ート回路Ｇ１及びゲート回路Ｇ２として第２図〜第３図
に示す構成以外の構成を有する他のゲート回路を用いて
前述せると同様の優れた特徴を得ることもでき、その他
本発明の精神を脱することなしに種々の変型変更をなし
得るであろう。
よる超伝導論理回路の夫々につき、そのゲート回路Ｇ１
及びゲート回路Ｇ２として第２図、第３図及び第４図に
示・す構成のものを用いた場合の実施例を述べたが、ゲ
ート回路Ｇ１及びゲート回路Ｇ２として第２図〜第３図
に示す構成以外の構成を有する他のゲート回路を用いて
前述せると同様の優れた特徴を得ることもでき、その他
本発明の精神を脱することなしに種々の変型変更をなし
得るであろう。
第１図は本願第１番目の発明による超伝導論理回路の一
例を示す接続図、第２図、第３図及び第４図は共にそれ
に用い得るゲート回路の実施例を示す接続図、第５図は
本願第２番目の発明による超伝導論理回路の一例を示す
接続図である。 図中、Ｔ１及びＴ２は信号入力端子、ＴＢはバイアス信
号端子、Ｈ８は信号入力端、ＨＯは信号出力端、１１Ｂ
はバイアス信号端、ＲＡは抵抗、ＬＡはインダクタ、Ｕ
は直列回路、ＲＢは抵抗、Ｊｌ、Ｊ２及びＪ３はジョセ
フソン接合、Ｌｌ及びＬ２はインダクタ、Ｒ１、Ｒ２及
びＲ３は抵抗を夫々示す。
例を示す接続図、第２図、第３図及び第４図は共にそれ
に用い得るゲート回路の実施例を示す接続図、第５図は
本願第２番目の発明による超伝導論理回路の一例を示す
接続図である。 図中、Ｔ１及びＴ２は信号入力端子、ＴＢはバイアス信
号端子、Ｈ８は信号入力端、ＨＯは信号出力端、１１Ｂ
はバイアス信号端、ＲＡは抵抗、ＬＡはインダクタ、Ｕ
は直列回路、ＲＢは抵抗、Ｊｌ、Ｊ２及びＪ３はジョセ
フソン接合、Ｌｌ及びＬ２はインダクタ、Ｒ１、Ｒ２及
びＲ３は抵抗を夫々示す。
Claims (1)
- 【特許請求の範囲】 １、第１及び第２の信号入力端子と、信号出力端子と、
バイアス信号端子と、 信号入力端と、信号出力端と、バイアス信号端と、上記
信号入力端、上記信号出力端及び上記バイアス信号端に
対して共通な共通端とを有する第１及び第２の電流注入
形超伝導論理ゲート回路とを有し、 上記第１及び第２の電流注入形超伝導論理ゲート回路の
夫々は、当該電流注入形超伝導論理ゲート回路内に、上
記バイアス信号端及び上記共通端を通ってバイアス信号
電流を流し得且上記信号入力端及び共通端を通って信号
入力電流が流れ得る第１の状態を採り、該第１の状態よ
り、当該電流注入形超伝導論理ゲート回路内に上記バイ
アス信号端及び上記共通端を通って上記バイアス入力電
流を供給した場合、上記第１の状態が当該電流注入形超
伝導論理ゲート回路内に上記バイアス信号端及び上記共
通端を通って上記バイアス信号電流を流している第２の
状態に転換し、該第２の状態が上記バイアス信号電流の
供給を断としない限り継続し、上記第２の状態より、当
該電流注入形超伝導論理ゲート回路内に上記信号入力端
及び上記共通端を通って上記信号入力電流を供給した場
合、上記第２の状態が、信号出力電流を上記信号出力端
を通って当該電流注入形超伝導論理ゲート回路外に導出
する第３の状態に転換し、該第３の状態が上記信号入力
電流の供給を断としても継続し、上記第３の状態より、
上記信号入力電流の供給の断の状態で、上記信号出力端
及び共通端間に外部より所定値以下の電圧が印加された
場合、上記第１の状態に転換する機能を有し、第１の抵
抗とインダクタとの直列回路と、第２の抵抗とを具備し
、 上記第２の電流注入形超伝導論理ゲート回路の信号出力
端及び共通端間に上記直列回路が接続され、 上記第１の電流注入形超伝導論理ゲート回路の共通端と
上記第２の電流注入形超伝導論理ゲート回路のバイアス
信号端とが豆に接続され、 上記第１及び第２の電流注入形超伝導論理ゲート回路の
信号入力端が夫々上記第１及び第２の信号入力端子に接
続され、 上記第１の電流注入形超伝導論理ゲート回路のバイアス
信号端が上記バイアス信号端子に接続され、 上記第１の電流注入形超伝導論理ゲート回路の信号出力
端が上記信号出力端子に接続され、 上記第２の電流注入形超伝導論理ゲート回路の共通端が
接地され、 上記第１の電流注入形超伝導論理ゲート回１
路の信号出力端が、上記第２の抵抗を通じて、当該用
２の電流注入形超伝導論理ゲート回路のバイアス信号端
に接続されてなる事を特徴とする超伝導論理回路。 ２、第１及び第２の信号入力端子と、信号出力端子と、
バイアス信号端子と、 信号入力端と、信号出力端と、バイアス信号端と、上記
信号入力端、上記信号出力端及び上記バイアス信号端に
対して共通な共通端とを有する第１及び第２の電流注入
形超伝導論理ゲート回路と、 第１の抵抗とインダクタとの直列回路と、第２の抵抗と
を具備し、 上記第２の電流注入形超伝導論理ゲート回路の信号出力
端及び共通端間に上記直列回路が接続され、 上記第２の電流注入形超伝導論理ゲート回路の共通端と
上記第１の電流注入形超伝導論理ゲート回路のバイアス
信号端とが亙に接続され、 上記第１及び第２の電流注入形超伝導論理ゲート回路の
信号入力端が夫々上記第１及び第２の信号入力端子に接
続され、 ３− 上記第２の電流注入形超伝導論理ゲート回路のバイアス
信号端が上記バイアス信号端子に接続され、上記第１の
電流注入形超伝導論理ゲート回路の信号出力端が上記信
号出力端子に接続され、 上記第１の電流注入形超伝導論理ゲート回路の共通端が
接地され、 ト記第２の電流注入形超伝導論理ゲート回路のバイアス
信号端が上記第２の抵抗を通じて、接地されてなる事を
特徴とする超伝導論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21080581A JPS58115934A (ja) | 1981-12-29 | 1981-12-29 | 超伝導論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21080581A JPS58115934A (ja) | 1981-12-29 | 1981-12-29 | 超伝導論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58115934A true JPS58115934A (ja) | 1983-07-09 |
| JPS648493B2 JPS648493B2 (ja) | 1989-02-14 |
Family
ID=16595420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21080581A Granted JPS58115934A (ja) | 1981-12-29 | 1981-12-29 | 超伝導論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115934A (ja) |
-
1981
- 1981-12-29 JP JP21080581A patent/JPS58115934A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648493B2 (ja) | 1989-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4210921A (en) | Polarity switch incorporating Josephson devices | |
| US5233244A (en) | Josephson logic gate having a plurality of input ports and a josephson logic circuit that uses such a josephson logic gate | |
| US5295093A (en) | Polarity-convertible Josephson driver circuit | |
| CA1198484A (en) | Circuit utilizing josephson effect | |
| JPS58115934A (ja) | 超伝導論理回路 | |
| US4506172A (en) | Decoder circuit utilizing josephson devices | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0417566B2 (ja) | ||
| JPS6347162B2 (ja) | ||
| JP2924398B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPH0425640B2 (ja) | ||
| JPH023326B2 (ja) | ||
| JPH0517727B2 (ja) | ||
| JPS6386616A (ja) | 極性切換型ジヨセフソンドライバ回路 | |
| JPH0114730B2 (ja) | ||
| JPH047131B2 (ja) | ||
| JPS6153740B2 (ja) | ||
| JPS60254913A (ja) | ジヨセフソン自己ゲ−ト回路 | |
| JPS6255728B2 (ja) | ||
| JPS5995722A (ja) | 超伝導素子を用いた双安定回路 | |
| JPH0824258B2 (ja) | 超電導論理回路素子 | |
| JPS6040595A (ja) | 超伝導記憶情報読出回路 | |
| JPS59188235A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |