JPS6347162B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ジヨセフソンスイツチ素子を用いて
構成されたジヨセフソンフリツプフロツプ回路に
関し、とくに、全体として簡単な構成で、所期の
フリツプフロツプ回路としての機能が得れるよう
に構成されたものである。

以下、図面を伴つて、本発明によるジヨセフソ
ンフリツプフロツプ回路（以下、簡単のため、フ
リツプフロツプ回路と称す）を詳述するところか
ら明らかとなるであろう。

第１図は、本発明によるフリツプフロツプ回路
の第１の実施例を示し、次に述べる構成を有す
る。

すなわち、２つの制御線ｍ１１及びｍ１２を有
する第１のジヨセフソンスイツチ素子（以下、簡
単のため、単にジヨセフソン素子と称す）Ｍ１を
介挿している第１の超伝導路Ａ１と、他の第２の
超伝導路Ａ２との並列回路Ｂが、第１の抵抗Ｒ１
を通じて、第１の電源端子Ｖ１に接続されてい
る。

また、１つの制御線ｍ２を有する第２のジヨセ
フソン素子Ｍ２が、上述した第１の電源端子Ｖ１
に接続されている。

さらに、２つの制御線ｍ３１及びｍ３２を有す
る第３のジヨセフソン素子Ｍ３が、他の第２の電
源端子Ｖ２に接続されている。

また、上述したジヨセフソン素子Ｍ１の制御線
ｍ１１と、上述したジヨセフソン素子Ｍ２の制御
線ｍ２とが、互に直列に接続されて、第２の抵抗
Ｒ２を通じて、上述した電源端子Ｖ２に接続され
ている。

さらに、上述したジヨセフソン素子Ｍ３の制御
線ｍ３１が、第１の入力端子Ｈ１に接続されてい
る。

一方、上述したジヨセフソン素子Ｍ１の制御線
ｍ１２と、上述したジヨセフソン素子Ｍ３の制御
線ｍ３２とが、互い直列に接続されて、第２の入
力端子Ｈ２に接続されている。

また、上述した並列回路Ｂを構成している超伝
導路Ａ２に、１つの制御線ｍ５を有する他のジヨ
セフソン素子Ｍ５の制御線ｍ５が介挿されてい
る。

さらに、上述したジヨセフソン素子Ｍ５が、電
源端子Ｖ４に接続されている。

また、ジヨセフソン素子Ｍ５と並列に、負荷と
しての抵抗Ｒ４が接続されている。

なお、ジヨセフソン素子Ｍ１に対する電源端子
Ｖ１に接続される交流電源から抵抗Ｒ１を介して
後述するように供給される電流乃至超伝導路Ａ１
及びＡ２による超伝導ループの周回電流の値が、
制御線ｍ１１に後述するように電源端子Ｖ２に接
続される交流電源から抵抗Ｒ２及びジヨセフソン
素子Ｍ２の制御線ｍ２を介して供給される電流の
値、及び制御線ｍ１２に後述するクロツク信号Ｔ
の電流が２値表示で正論理の「１」で供給される
ときのその電流の値との関係で、制御線ｍ１１に
交流電源から電流が供給されても、また制御線ｍ
１２にクロツク信号Ｔの電流が「１」で供給され
ても、ジヨセフソン素子Ｍ１が、超伝導状態から
抵抗状態になるように予め決められている。

また、ジヨセフソン素子Ｍ２に対する電源端子
Ｖ１に接続される交流電源から供給される電流の
値が、制御線ｍ２に後述するように電源端子Ｖ２
に接続される交流電源から抵抗Ｒ２を介して供給
される電流の値との関係で、制御線ｍ２に交流電
源からの電流が供給されたとき、ジヨセフソン素
子Ｍ２が、超伝導状態から抵抗状態になるように
予め決められている。

さらに、ジヨセフソン素子Ｍ３に対する電源端
子Ｖ２に接続される交流電源から供給される交流
電流の値が、制御線ｍ３１に後述するデータ信号
Ｄの電流が２値表示で正論理の「１」で供給され
るときのその電流の値、及び制御線ｍ３２に後述
するクロツク信号Ｔの電流が２値表示で正論理の
「１」で供給されるときのその電流の値との関係
で、データ信号Ｄの電流が制御線ｍ３１に「１」
で供給され且つクロツク信号Ｔの電流が制御線ｍ
３２に正論理の「１」で供給された場合において
のみ、超伝導状態から抵抗状態になるように予め
決められている。

また、ジヨセフソン素子Ｍ５に対する電源端子
Ｖ４に接続される交流電源から供給される交流電
流の値が、制御線ｍ５に後述するように供給され
る超伝導ループの周回電流の値との関係で、制御
線ｍ５に、電源端子Ｖ１に接続される交流電源か
ら抵抗Ｒ１を介して電流が供給され乃至超伝導ル
ープの周回電流が流れる場合、超伝導状態から抵
抗状態になるように予め決められている。

以上が、本発明によるフリツプフロツプ回路の
第１の実施例の構成である。

このような構成を有する本発明によるフリツプ
フロツプ回路によれば、電源端子Ｖ１及びＶ２に
交流電源を接続している状態で、入力端子Ｈ１及
びＨ２に、データ信号Ｄ及びクロツク信号Ｔをそ
れぞれ供給するものとして、クロツク信号Ｔが、
２値表示で正論理の「０」をとるものとして供給
された場合、データ信号Ｄが２値表示で正論理の
「１」であるか「０」であるかに関せず、ジヨセ
フソン素子Ｍ３は超伝導状態を保つている。

このため、電源端子Ｖ２に接続されている交流
電源からの電流は、ジヨセフソン素子Ｍ３には流
れるが、ジヨセフソン素子Ｍ２の制御線ｍ２及び
ジヨセフソン素子Ｍ１の制御線ｍ１１には流れな
い。

従つて、並列回路Ｂを構成している超伝導路Ａ
１及びＡ２による超伝導ループに流れる周回電流
の有無は、何等変化しない。

しかしながら、クロツク信号Ｔが「１」をとる
ものとして供給された場合、データ信号Ｄが
「１」であれば、ジヨセフソン素子Ｍ３が超伝導
状態から抵抗状態になる。

このため、電源端子Ｖ２からの電流が、抵抗Ｒ
２を介して、ジヨセフソン素子Ｍ２の制御線ｍ２
に流れるので、ジヨセフソン素子Ｍ２が抵抗状態
になり、よつて、電源端子Ｖ１からの電流が、抵
抗Ｒ１を通じて並列回路Ｂの超伝導路Ａ１及びＡ
２に分流して流れ、また、ジヨセフソン素子Ｍ２
の制御線ｍ２に流れる電流がジヨセフソン素子Ｍ
１の制御線ｍ１１に流れるし、またジヨセフソン
素子Ｍ１の制御線ｍ１２にもクロツク信号Ｔの電
流が流れるので、ジヨセフソン素子Ｍ１が超伝導
状態から抵抗状態になる。従つて、電源端子Ｖ１
からの電流の全てが、抵抗Ｒ１を通じて、並列回
路Ｂの超伝導路Ａ２側に流れる。また、このよう
にジヨセフソン素子Ｍ１が抵抗状態になるので、
ジヨセフソン素子Ｍ１に対し電流が流れなくな
り、一方、ジヨセフソン素子Ｍ１には、超伝導ル
ープのインダクタンスだけが負荷として接続され
ているので、ジヨセフソン素子Ｍ１は、抵抗状態
になつてから、直ちに、超伝導状態に復帰する。

よつて、このようにジヨセフソン素子Ｍ１が超
伝導状態になつたところで、電源端子Ｖ１及びＶ
２の交流電源への接続を断とすれば、その電源端
子Ｖ２の交流電源への接続の断によつて、超伝導
ループへの電流の供給が断たれるので、超伝導ル
ープに時計方向の永続的な周回電流が保存され、
セツト状態となる。

また、データ信号Ｄが「０」をとるものとして
供給された場合は、ジヨセフソン素子Ｍ３が超伝
導状態を保つため、ジヨセフソン素子Ｍ２の制御
線ｍ２には電流が流れず、このため、ジヨセフソ
ン素子Ｍ２が超伝導状態を保つているので、電源
端子Ｖ１からの電流は、並列回路Ｂに供給されな
い。

しかしながら、超伝導ループに周回電流が保存
されていれば、ジヨセフソン素子Ｍ１の制御線ｍ
１２にクロツク信号Ｔの電流が流れるので、ジヨ
セフソン素子Ｍ１が抵抗状態になり、このため、
超伝導ループの周回電流が消滅し、リセツト状態
となる。また、超伝導ループに周回電流を保存さ
れていなければ、すなわち、すでにリセツト状態
になつていれば、ジヨセフソン素子Ｍ１に周回電
流が流れていないので、また、ジヨセフソン素子
Ｍ１に電源端子Ｖ１からの電流が流れないので、
超伝導ループに流れる周回電流の有無に、何等の
変化も生じない。

上述したように、第１図に示す本発明によるフ
リツプフロツプ回路によれば、クロツク信号Ｔが
「１」であり、また、データ信号Ｄが「１」であ
る場合、ジヨセフソン素子Ｍ３が抵抗状態にな
り、これによつて、ジヨセフソン素子Ｍ２の制御
線ｍ２に電源端子Ｖ２からの電流が抵抗Ｒ２を介
して流れ、このため、ジヨセフソン素子Ｍ２が抵
抗状態になり、よつて、電源端子Ｖ１からの電流
が、抵抗Ｒ１を介して、並列回路Ｂの超伝導路Ａ
１及びＡ２に、分流して流れ、一方、ジヨセフソ
ン素子Ｍ１の制御線ｍ１１に電源端子Ｖ２からの
電流が抵抗Ｒ２及びジヨセフソン素子Ｍ２の制御
線ｍ２を介して流れているし、また、ジヨセフソ
ン素子Ｍ１の制御線ｍ１２にクロツク信号Ｔの電
流が流れているので、ジヨセフソン素子Ｍ１が抵
抗状態になり、よつて、電源端子Ｖ１からの電流
の全てが、並列回路Ｂの超伝導路Ａ２側に流れる
ので、この状態が得られたところで、電源端子Ｖ
２及びＶ１への交流電源の接続を断とすれば、そ
れまでの間において、ジヨセフソン素子Ｍ１が抵
抗状態から超伝導状態になつているので、超伝導
ループに周回電流が得られる、という機構で、セ
ツト状態が得られる。

また、クロツク信号Ｔが「１」であり、データ
信号Ｄが「０」である場合、ジヨセフソン素子Ｍ
１の制御線ｍ１２にクロツク信号Ｔの電流が流れ
るので、ジヨセフソン素子Ｍ１が抵抗状態にな
り、このため、超伝導ループに周回電流が保存さ
れていれば、すなわちセツト状態が得られていれ
ば、周回電流が消滅し、よつて、セツト状態がリ
セツト状態に転換する。

従つて、第１図に示す本発明によるフリツプフ
ロツプ回路は、第３図の真理値表に示す論理動作
を行う。

そして、その論理動作の状態は、ジヨセフソン
素子Ｍ５を介して、負荷としての抵抗Ｒ４に流れ
る電流の有無として検出される。

すなわち、電源端子Ｖ４に交流電源を接続して
いる状態で、超伝導ループに周回電流が保存され
ることになれば、すなわちセツト状態になれば、
ジヨセフソン素子Ｍ５の制御線ｍ５に周回電流が
流れるので、ジヨセフソン素子Ｍ５が超伝導状態
から抵抗状態になるので、電源端子Ｖ４からの電
流が負荷としての抵抗Ｒ４に流れる。また、超伝
導ループに周回電流が保存されていなければ、す
なわちリセツト状態にあれば、ジヨセフソン素子
Ｍ５の制御線ｍ５に周回電流が流れていず、ジヨ
セフソン素子Ｍ５が超伝導状態を保ち、よつて、
抵抗Ｒ４に電流が流れていない。よつて、抵抗Ｒ
４に電流が流れているか否かによつて、第３図の
真理値表に示す論理動作の状態を検出することが
できる。

次に、第２図を伴つて本発明によるフリツプフ
ロツプ回路の第２の実施例を述べよう。

第２図において、第１図との対応部分には同一
符号を付して示す。

第２図に示す本発明によるフリツプフロツプ回
路は、次の事項を除いて、第１図で上述した本発
明によるフリツプフロツプ回路と同様の構成を有
する。

すなわち、ジヨセフソン素子Ｍ１の制御線ｍ１
２と、ジヨセフソン素子Ｍ３の制御線ｍ３２とが
互に直列に接続されて、入力端子Ｈ２に接続され
ているのに代え、ジヨセフソン素子Ｍ１の制御線
ｍ１２が、第３の抵抗Ｒ３を通じて第３の電源端
子Ｖ３に接続されている。

また、２つの制御線ｍ４１及びｍ４２を有する
第４のジヨセフソン素子Ｍ４が上述した電源端子
Ｖ３に接続されている。

さらに、上述したジヨセフソン素子Ｍ３の制御
線ｍ３２と、ジヨセフソン素子Ｍ４の制御線ｍ４
２とが、互に直列に接続されて、入力端子Ｈ２に
接続されている。

また、ジヨセフソン素子Ｍ４の制御線ｍ４１
が、第３の入力端子Ｈ３に接続されている。

なお、ジヨセフソン素子Ｍ４に対する電源端子
Ｖ３に接続される交流電源から供給される電流の
が、制御線ｍ４１に後述するリセツト信号Ｒの電
流が２値表示で正論理の「１」で供給されるとき
のその電流の値、及び制御線ｍ４２にクロツク信
号Ｔの電流が正論理の「１」で供給されるときの
その電流の値との関係で、リセツト信号Ｒが制御
線ｍ４１に「１」で供給され且つクロツク信号Ｔ
が制御線ｍ４２に「１」で供給される場合のみ、
超伝導状態から抵抗状態になるように予め決めら
れている。

以上が、本発明によるフリツプフロツプ回路の
第２の実施例の構成である。

このような構成を有する本発明によるフリツプ
フロツプ回路によれば、電源端子Ｖ１，Ｖ２及び
Ｖ３に交流電源を接続している状態で、入力端子
Ｈ１，Ｈ２及びＨ３に、セツト信号Ｓ、クロツク
信号Ｔ及びリセツト信号Ｒをそれぞれ供給するも
のとして、クロツク信号Ｔが「０」をとるものと
して供給された場合、セツト信号Ｓ及びリセツト
信号Ｒが２値表示で「１」であるか「０」である
かに関せず、ジヨセフソン素子Ｍ３及びＭ４は超
伝導状態を保つ。

このため、電源端子Ｖ２からの電流がジヨセフ
ソン素子Ｍ２の制御線ｍ２及びジヨセフソン素子
Ｍ１の制御線ｍ１１に流れず、また、電源端子Ｖ
３からの電流がジヨセフソン素子Ｍ１の制御線ｍ
１２に流れず、さらに、この場合ジヨセフソン素
子Ｍ２が超伝導状態を保つているので、電源端子
Ｖ１からの超伝導ループへの電流供給がない。

このため、超伝導ループに流れる周回電流の有
無は何等変化しない。

また、クロツク信号Ｔが「１」をとるものとし
て供給された場合において、セツト信号Ｓ及びリ
セツト信号Ｒが「０」の場合は、ジヨセフソン素
子Ｍ３及びＭ４は、クロツク信号Ｔが「０」の場
合と同様に、超伝導状態を保つ。

従つて、超伝導ループの周回電流の有無は何等
変化しない。

しかしながら、セツト信号Ｓが「１」であり、
また、リセツト信号Ｒが「０」である場合は、ジ
ヨセフソン素子Ｍ３が抵抗状態となり、ジヨセフ
ソン素子Ｍ４は超伝導状態を保つている。

このため、ジヨセフソン素子Ｍ２が抵抗状態に
なり、電源端子Ｖ１からの電流が、抵抗Ｒ１を介
して、並列回路Ｂに供給される。

この場合、ジヨセフソン素子Ｍ１の制御線ｍ１
１には、抵抗Ｒ２を介して電流が流れている。こ
のため、ジヨセフソン素子Ｍ１が抵抗状態となつ
ているので、この場合の並列回路Ｂの電流超伝導
路Ａ２側に流れる。

ただし、この場合のジヨセフソン素子Ｍ１の抵
抗状態は、それによつてジヨセフソン素子Ｍ１に
対し電流が流れなくなり、一方、ジヨセフソン素
子Ｍ１には、超伝導ループのインダクタンスだけ
が負荷として接続されているので、瞬時的であ
り、従つて、ジヨセフソン素子Ｍ１は、抵抗状態
から、直ちに、超伝導状態に復帰する。

よつて、このような状態が得られたところで、
電源端子Ｖ１〜Ｖ３に対する交流電源を断とすれ
ば、超伝導ループへの電流供給が断たれ、その超
伝導ループに時計方向の永続的な周回電流が保存
され、セツト状態になる。

また、セツト信号Ｓが「０」であり、また、リ
セツト信号Ｒが「１」の場合は、ジヨセフソン素
子Ｍ３が超伝導状態となり、ジヨセフソン素子Ｍ
４が抵抗状態になるので、ジヨセフソン素子Ｍ１
の制御線ｍ１２に電流が流れる。しかしながら、
この場合、ジヨセフソン素子ｍ２が超伝導状態で
あるので、並列回路Ｂへの電流供給はない。

このため、超伝導ループに周回電流が保存され
ているとすれば、これがジヨセフソン素子Ｍ１の
バイアス電流となり、ジヨセフソン素子Ｍ１が抵
抗状態となり、超伝導ループが断となる。

このため、周回電流が消滅し、リセツト状態が
得られる。

また、超伝導ループに周回電流が保存されてい
ないとすれば、ジヨセフソン素子Ｍ１は超伝導状
態のまま変化せず、リセツト状態を保持する。

さらに、セツト信号Ｓ及びリセツト信号Ｒがと
もに「１」の場合は、ジヨセフソン素子Ｍ３及び
Ｍ４がともに抵抗状態になり、ジヨセフソン素子
Ｍ２及びＭ１に電流が供給されるので、ジヨセフ
ソン素子Ｍ１及びＭ２が抵抗状態となり、セツト
状態になる。従つて、この場合、セツト信号Ｓが
リセツト信号Ｒよりも優先して動作を行わせる。

よつて、第２図に示す本発明によるフリツプフ
ロツプ回路は、第４図の真理値表に示す論理動作
を行い、そして、その論理動作状態は、ジヨセフ
ソン素子Ｍ５を介して、抵抗Ｒ４の電流の有無と
して検出される。この場合、電源端子Ｖ４に交流
電源が接続されている。

上述したように、本発明によるフリツプフロツ
プ回路によれば、簡単な構成で、フリツプフロツ
プ回路としての機能が得られる。

【図面の簡単な説明】

第１図は、本発明によるフリツプフロツプ回路
の第１の実施例を示す接続図である。第２図は、
本発明によるフリツプフロツプ回路の第２の実施
例を示す接続図である。第３図は、第１図に示す
フリツプフロツプ回路の動作の説明に供する真理
値表である。第４図は、第２図に示すフリツプフ
ロツプ回路の動作の説明に供する真理値表であ
る。 Ｍ１〜Ｍ５…ジヨセフソン素子、Ｒ１〜Ｒ４…
抵抗、Ｖ１〜Ｖ４…電源端子、Ｈ１〜Ｈ３…入力
端子。

Claims (1)

1. 【特許請求の範囲】 １ ２つの制御線を有し且つそれら制御線中の少
   くともいずれか一方に電流が供給されることによ
   つて超伝導状態から抵抗状態になる第１のジヨセ
   フソンスイツチ素子を介挿している第１の超伝導
   路と、第２の超伝導路との並列回路が、第１の抵
   抗を通じて第１の電源端子に接続され、 １つの制御線を有する第２のジヨセフソンスイ
   ツチ素子が、上記第１の電源端子に接続され、 ２つの制御線を有し且つそれら制御線の双方に
   電流が供給されることによつて超伝導状態から抵
   抗状態になる第３のジヨセフソンスイツチ素子
   が、第２の電源端子に接続され、 上記第１のジヨセフソンスイツチ素子の２つの
   制御線の一方と、上記第２のジヨセフソンスイツ
   チ素子の制御線とが、互に直列に接続されて、第
   ２の抵抗を通じて、上記第２の電源端子に接続さ
   れ、 上記第３のジヨセフソンスイツチ素子の２つの
   制御線の一方が、第１の入力端子に接続され、 上記第１のジヨセフソンスイツチ素子の２つの
   制御線の他方と、上記第３のジヨセフソンスイツ
   チ素子の２つの制御線の他方とが、互に直列に接
   続されて、第２の入力端子に接続され、 上記第２の超伝導路に、１つの制御線を有する
   第５のジヨセフソン素子の制御線が介挿され、 上記第５のジヨセフソン素子が、第４の電源端
   子に接続され、 上記第５のジヨセフソン素子と並列に、負荷と
   しての第４の抵抗が接続されていることを特徴と
   するジヨセフソンフリツプフロツプ回路。 ２ ２つの制御線を有し且つそれら制御線中の少
   くともいずれか一方に電流が供給されることによ
   つて超伝導状態から抵抗状態になる第１のジヨセ
   フソンスイツチ素子を介挿している第１の超伝導
   路と、第２の超伝導路との並列回路が、第１の抵
   抗を通じて第１の電源端子に接続され、 １つの制御線を有する第２のジヨセフソンスイ
   ツチ素子が、上記第１の電源端子に接続され、 ２つの制御線を有し且つそれら制御線の双方に
   電流が供給されることによつて超伝導状態から抵
   抗状態になる第３のジヨセフソンスイツチ素子
   が、第２の電源端子に接続され、 上記第１のジヨセフソンスイツチ素子の２つの
   制御線の一方と、上記第２のジヨセフソンスイツ
   チ素子の制御線とが、互に直列に接続されて、第
   ２の抵抗を通じて、上記第２の電源端子に接続さ
   れ、 上記第３のジヨセフソンスイツチ素子の２つの
   制御線の一方が、第１の入力端子に接続され、 上記第１のジヨセフソンスイツチ素子の２つの
   制御線の他方が、第３の抵抗を通じて、第３の電
   源端子に接続され、 ２つの制御線を有し且つそれら制御線の双方に
   電流が供給されることによつて超伝導状態から抵
   抗状態になる第４のジヨセフソンスイツチ素子
   が、上記第３の電源端子に接続され、 上記第３のジヨセフソンスイツチ素子の２つの
   制御線の他方と、上記第４のジヨセフソンスイツ
   チ素子の２つの制御線の一方とが、互に直列に接
   続されて、第２の入力端子に接続され、 上記第４のジヨセフソンスイツチ素子の２つの
   制御線の他方が、第３の入力端子に接続され、 上記第２の超伝導路に、１つの制御線を有する
   第５のジヨセフソン素子の制御線が介挿され、 上記第５のジヨセフソン素子が、第４の電源端
   子に接続され、 上記第５のジヨセフソン素子と並列に、負荷と
   しての第４の抵抗が接続されていることを特徴と
   するジヨセフソンフリツプフロツプ回路。