JPS6094530A - ジヨセフソン電流極性切替回路 - Google Patents
ジヨセフソン電流極性切替回路Info
- Publication number
- JPS6094530A JPS6094530A JP58202289A JP20228983A JPS6094530A JP S6094530 A JPS6094530 A JP S6094530A JP 58202289 A JP58202289 A JP 58202289A JP 20228983 A JP20228983 A JP 20228983A JP S6094530 A JPS6094530 A JP S6094530A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- current path
- current
- bias current
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は簡易にして動作マージンの大きいジョセフソン
電流極性切替回路に関するものである。
電流極性切替回路に関するものである。
従来技術
ジョセフソン素子を用いた電流極性切替回路としては従
来、ＩＢＭ Ｔｅｃｈｒｌｃａｌ Ｄｉｓｃｌｏｓｕｒ
ｅ Ｂｕｌｌｅ−ｔｉｎ Ｖｏｌ、１８ Ｎｏ、１２．
Ｍａｙ １９７６ に於て、第１図に示す回路が開示
されている。
来、ＩＢＭ Ｔｅｃｈｒｌｃａｌ Ｄｉｓｃｌｏｓｕｒ
ｅ Ｂｕｌｌｅ−ｔｉｎ Ｖｏｌ、１８ Ｎｏ、１２．
Ｍａｙ １９７６ に於て、第１図に示す回路が開示
されている。
本回路において１，２，３．４は夫々等価なジョセフソ
ンゲート回路であｔ）、５．ａはそれぞれ１゜４および
２，３の入力電流路、７はインダクタンス負荷である。
ンゲート回路であｔ）、５．ａはそれぞれ１゜４および
２，３の入力電流路、７はインダクタンス負荷である。
本回路は直流電流の極性切替回路であシ、以下の如く動
作する。即ち、 〔Ｉ〕８から供給された直流電流ＩＢは最初１゜３を含
む電流路、および２，４を含む電流路に夫夫ＩＢ／２ず
つ分岐して流れる。然る後、ＣＩ＋３ 例えば５に入力
電流Ｉｃを印加すると、１゜４が電圧転移し８から印加
されたＩＢは２，７．３．９の電流路を選択的に流れる
。即ち７には１０に示す方向にＩＢが流れる。５への入
力を取去って後、〔■〕６に入力電流Ｉｃを印加すると
、２．３が電圧転移し、２を流れていた電流ＩＢは１に
転送され７．４．９の電流路を選択的に流れる。即ち、
７には１１に示す方向にＩｎが流れる。
作する。即ち、 〔Ｉ〕８から供給された直流電流ＩＢは最初１゜３を含
む電流路、および２，４を含む電流路に夫夫ＩＢ／２ず
つ分岐して流れる。然る後、ＣＩ＋３ 例えば５に入力
電流Ｉｃを印加すると、１゜４が電圧転移し８から印加
されたＩＢは２，７．３．９の電流路を選択的に流れる
。即ち７には１０に示す方向にＩＢが流れる。５への入
力を取去って後、〔■〕６に入力電流Ｉｃを印加すると
、２．３が電圧転移し、２を流れていた電流ＩＢは１に
転送され７．４．９の電流路を選択的に流れる。即ち、
７には１１に示す方向にＩｎが流れる。
本回路は上記の如き原理にょシ動作するため以下に示す
如き重大な欠点を有していた。即ち第２図は１〜４のバ
イアス電流対入力電流の閾値特性の一例である。同図に
示すように例えばゲート１には当初状態［１）において
バイアス電流Ｉｎ／２が流れ、その状態でＩｃによシミ
圧転移することが要請され、ゲート２には状態（Ｉｔ）
においてバイアス電流Ｉｎが流れその状態でＩｃによシ
ミ圧転移することが要請される。先にも述べたようにゲ
ート１〜４は夫々等価であシ、従って、上記２つの要請
を満足させるためにはあるバイアス電流レベル及びその
２倍のバイアス電流レベルで等しく電圧転移を実現する
ことが要請されることになシ当該ゲートの動作マージン
が極端に小さいという欠点を有していた。
如き重大な欠点を有していた。即ち第２図は１〜４のバ
イアス電流対入力電流の閾値特性の一例である。同図に
示すように例えばゲート１には当初状態［１）において
バイアス電流Ｉｎ／２が流れ、その状態でＩｃによシミ
圧転移することが要請され、ゲート２には状態（Ｉｔ）
においてバイアス電流Ｉｎが流れその状態でＩｃによシ
ミ圧転移することが要請される。先にも述べたようにゲ
ート１〜４は夫々等価であシ、従って、上記２つの要請
を満足させるためにはあるバイアス電流レベル及びその
２倍のバイアス電流レベルで等しく電圧転移を実現する
ことが要請されることになシ当該ゲートの動作マージン
が極端に小さいという欠点を有していた。
なお、本回路の場合、上述したように７はインダクタン
ス負荷であＪ）Ｉｎは直流であるが、７を抵抗負荷とし
単及び両極性バイアス電流で使用可能であることは容易
に理解出来る。その場合、上述の欠点は同様に存在する
。
ス負荷であＪ）Ｉｎは直流であるが、７を抵抗負荷とし
単及び両極性バイアス電流で使用可能であることは容易
に理解出来る。その場合、上述の欠点は同様に存在する
。
発明の目的
本発ツＪはこれらの欠点を除去するため、動作マージン
の大きいジョセフソン電流極性切替回路を開示したもの
で以下図面について詳細に説明する。
の大きいジョセフソン電流極性切替回路を開示したもの
で以下図面について詳細に説明する。
発明の構成及び作用
以下、実施例によシ本発明の、構成及び作用を詳細に説
明する。
明する。
第３図は本発明の実施例であって１，２，３．４はツレ
ぞれジョセフソン素子を含む１個のジョセフソンゲート
、もしくはバイアス電流路及び入力電流路を共通とする
複数個のジョセフソンゲートの直結体であｊ５．１．２
の出力負荷抵抗としてＲＬの値を有する１４ 、１５が
装填されている。また、７は亀の値を有する抵抗体を少
くとも含む負荷であり１２ 、１３は電源抵抗である。
ぞれジョセフソン素子を含む１個のジョセフソンゲート
、もしくはバイアス電流路及び入力電流路を共通とする
複数個のジョセフソンゲートの直結体であｊ５．１．２
の出力負荷抵抗としてＲＬの値を有する１４ 、１５が
装填されている。また、７は亀の値を有する抵抗体を少
くとも含む負荷であり１２ 、１３は電源抵抗である。
即ち、本回路は抵抗ラッチ形式の回路でアシ、従って、
８からは単極性（もしくは両極性）の電流が供給される
。ｌ、２゜３．４は夫々等価なゲー） （ＳＱＵＩＤそ
の他種々の公知のジョセフソンゲートで特に選ばない）
であシ、また、１２ 、１３の電源抵抗は互いに等しく
、出方負荷抵抗１４ 、１５も互いに等しい値を有する
。
８からは単極性（もしくは両極性）の電流が供給される
。ｌ、２゜３．４は夫々等価なゲー） （ＳＱＵＩＤそ
の他種々の公知のジョセフソンゲートで特に選ばない）
であシ、また、１２ 、１３の電源抵抗は互いに等しく
、出方負荷抵抗１４ 、１５も互いに等しい値を有する
。
本回路は以下の如く動作する。
〈■〉８から供給された電流Ｉｎは最初１，３を含む電
流路、および２，４を含む電流路に夫々ＩＢ／２ずつ分
岐して流れる。然る後、 ＜ｎ＞ 例えば入力電流路５に入力電流Ｉｃを印加する
と１，４が電圧転移する。その場合、４の両端には７と
１５の並列抵抗値、即ちＲＬ／ＲＡの負荷に応じた電圧
ＶＴが生じ、また１の両端には１４の負荷抵抗（ＲＬ）
に応じた電圧ｖ８が生ずる。従って、負荷７にはＩ Ｏ
ＵＴ −ＶＴ ／ ＲＡの電流が流れ、ゲート３にはｌ
０ＵＴ及び電圧Ｖｓに応じたゲート１の漏洩電流ＩＪの
和の電流が流れる。その場合、該電流値（ｌ０ＵＴ＋
Ｉ／ ）がＩｎ／２に等しくなるようにＲＡ及びＲＬを
設定する。そして、それは極めて容易である。また、１
及び２のゲートの直列段数を多くすればするほど１及び
２が電圧転移した場合の漏洩電流Ｉ７を小さく出来（例
えば該直列段数をＮとするとＩｌはＮ＝１の場合に比べ
ては’； １／Ｈになる）、従って％ ｌ０ＵＴ ＋
Ｉｌ＝ Ｉｎ／２の関係から、Ｊ：＃）大キナ’Ｐｋ要
電流Ｉ ＯＵＴを得ることができる。
流路、および２，４を含む電流路に夫々ＩＢ／２ずつ分
岐して流れる。然る後、 ＜ｎ＞ 例えば入力電流路５に入力電流Ｉｃを印加する
と１，４が電圧転移する。その場合、４の両端には７と
１５の並列抵抗値、即ちＲＬ／ＲＡの負荷に応じた電圧
ＶＴが生じ、また１の両端には１４の負荷抵抗（ＲＬ）
に応じた電圧ｖ８が生ずる。従って、負荷７にはＩ Ｏ
ＵＴ −ＶＴ ／ ＲＡの電流が流れ、ゲート３にはｌ
０ＵＴ及び電圧Ｖｓに応じたゲート１の漏洩電流ＩＪの
和の電流が流れる。その場合、該電流値（ｌ０ＵＴ＋
Ｉ／ ）がＩｎ／２に等しくなるようにＲＡ及びＲＬを
設定する。そして、それは極めて容易である。また、１
及び２のゲートの直列段数を多くすればするほど１及び
２が電圧転移した場合の漏洩電流Ｉ７を小さく出来（例
えば該直列段数をＮとするとＩｌはＮ＝１の場合に比べ
ては’； １／Ｈになる）、従って％ ｌ０ＵＴ ＋
Ｉｌ＝ Ｉｎ／２の関係から、Ｊ：＃）大キナ’Ｐｋ要
電流Ｉ ＯＵＴを得ることができる。
具体的数値例を以下に示す。７における所要電流Ｉ Ｏ
ＵＴを０．５ｍＡと設定した場合、ＩＢ／２ ＝ ０．
６５ ｒｒｌＡ。
ＵＴを０．５ｍＡと設定した場合、ＩＢ／２ ＝ ０．
６５ ｒｒｌＡ。
ＲＬ ＝ １２．２０＋ ＲＡ−２，４Ω、谷ゲートの
直列段数を２、各ゲートの最大ジョセフソン電流Ｉ、ｙ
＝ ０．８７ｍＡとすると１″＆たは２が電圧転移し
たときの漏洩電流Ｉ７ ＝０．１５ｍＡ 、また、ｌ０
ＵＴ ＝ ０．５ｍＪとな、り ｌ０ＵＴ＋Ｉｌｌ ＝
ＩＢ／ ２の関係を容易に実現することができる。
直列段数を２、各ゲートの最大ジョセフソン電流Ｉ、ｙ
＝ ０．８７ｍＡとすると１″＆たは２が電圧転移し
たときの漏洩電流Ｉ７ ＝０．１５ｍＡ 、また、ｌ０
ＵＴ ＝ ０．５ｍＪとな、り ｌ０ＵＴ＋Ｉｌｌ ＝
ＩＢ／ ２の関係を容易に実現することができる。
＜ｍ＞ 入力電流路６に入力電流Ｉｃを印加すると２．
３が電圧転移する。その場合、３の両端には７と１４の
並列抵抗値、即ちＲｔ、／ ＲＡの負荷に応じた電圧Ｖ
Ｔが生じまた２の両端には１５の負荷抵抗（Ｒｔ、）に
応じた電圧ｖ８が生ずる。負荷７にはｌ０ＵＴ＝ＶＴ／
ＲＡの電流が流れ、ゲート４にはＩ ＯＵＴ及び電従っ
て、本例の場合、１〜４の谷ゲートを電圧転移させる場
合の各ゲートのバイアス電流レベルは常に０．６５ｍＡ
であシ、従来例のように２値のバイアスレベルを想定す
る必要がなく、かつ、該バイアス電流レベルは該ゲート
の最大ジョセフソン電流値および電圧転移可能な最小バ
イアス電流レベルに対して適正な値を有しておシ、本例
の場合、バイアスマージンとして１３０％以上の値が容
易に実現できることが分る。
３が電圧転移する。その場合、３の両端には７と１４の
並列抵抗値、即ちＲｔ、／ ＲＡの負荷に応じた電圧Ｖ
Ｔが生じまた２の両端には１５の負荷抵抗（Ｒｔ、）に
応じた電圧ｖ８が生ずる。負荷７にはｌ０ＵＴ＝ＶＴ／
ＲＡの電流が流れ、ゲート４にはＩ ＯＵＴ及び電従っ
て、本例の場合、１〜４の谷ゲートを電圧転移させる場
合の各ゲートのバイアス電流レベルは常に０．６５ｍＡ
であシ、従来例のように２値のバイアスレベルを想定す
る必要がなく、かつ、該バイアス電流レベルは該ゲート
の最大ジョセフソン電流値および電圧転移可能な最小バ
イアス電流レベルに対して適正な値を有しておシ、本例
の場合、バイアスマージンとして１３０％以上の値が容
易に実現できることが分る。
尚、本回路は前述したように基本的に抵抗ラッチ形回路
であシ、従って電源として単極性電源を用いた場合は、
任意の両極性用圧電流を得ることができ、また、電源と
して両極性電源を用いた場合、それを任意の単極性出力
電流に変換することが可能であることは明白でおろう。
であシ、従って電源として単極性電源を用いた場合は、
任意の両極性用圧電流を得ることができ、また、電源と
して両極性電源を用いた場合、それを任意の単極性出力
電流に変換することが可能であることは明白でおろう。
以上、特にＲＡ及びＲＬの設定によってＩｏｕＴ＋ＩＪ
−ＩＢ／２とする場合で説明したが、必す′”しもこれ
に限るものではなく適当な出力負荷（抵抗）を第１及び
第２のジョセフソンゲート回路に配置し、かつ抵抗体を
含む受動素子を第２及び第４のジョセフソンゲート回路
のバイアス電流路の接続点の間に接続することによって
、上記＜ｎ＞、＜ｍ＞において、電圧転移時のジョセフ
ソンゲート回路のバイアス電流を従来におけるＩｎよシ
小さな値にでき、＜Ｉ＞における電圧転移時のジョセフ
ソンゲート回路のバイアス電流Ｉｎ／２に近づけること
ができるので、いずれにせよ動作マージンを従来よシ大
きくでき意義がある。
−ＩＢ／２とする場合で説明したが、必す′”しもこれ
に限るものではなく適当な出力負荷（抵抗）を第１及び
第２のジョセフソンゲート回路に配置し、かつ抵抗体を
含む受動素子を第２及び第４のジョセフソンゲート回路
のバイアス電流路の接続点の間に接続することによって
、上記＜ｎ＞、＜ｍ＞において、電圧転移時のジョセフ
ソンゲート回路のバイアス電流を従来におけるＩｎよシ
小さな値にでき、＜Ｉ＞における電圧転移時のジョセフ
ソンゲート回路のバイアス電流Ｉｎ／２に近づけること
ができるので、いずれにせよ動作マージンを従来よシ大
きくでき意義がある。
発明の詳細
な説明したように、本発明によるジョセフソン電流切替
回路は各ゲートのバイアス電流レベルとして１種のみを
想定すれば良く、又は２値であってもその差を小さくで
き、且つ、該バイアス電流レベルを各ゲートの最大ジョ
セフソン電流値に対して適正な値に設定できるため、広
動作マージンを確保できるという利点がある。
回路は各ゲートのバイアス電流レベルとして１種のみを
想定すれば良く、又は２値であってもその差を小さくで
き、且つ、該バイアス電流レベルを各ゲートの最大ジョ
セフソン電流値に対して適正な値に設定できるため、広
動作マージンを確保できるという利点がある。
第１図は従来のジョセフソン電流極性切替回路の回路構
成図、 第２図は第１図の回路の各ゲートのバイアス電流対入力
電流閾値特性例、および該各ゲートの動作電流レベルを
示す図、 第３図は本発明によるジョセフソン電流極性切替回路の
回路構成図。 １．２，３．４・・・ジョセフソンゲート回路５・・・
１，４の入力電流路 ６・・・２．３の入力電流路 ７・・・出力電流用負荷回路 ８・・・バイアス電流供給端 ９・・・バイアス電流流入端 １０ 、１１・・・７における所要出力電流の極性特許
出願人 日本電信電話公社 代理人弁理士 玉 蟲 久五部 （外２名）第１図 ８ −に入力電流 第３図 第１頁の続き ０発 明 者 山 １） 肇 厚木市小野１８３幡地 日本電信電話公社厚木電気通信
研究所内
成図、 第２図は第１図の回路の各ゲートのバイアス電流対入力
電流閾値特性例、および該各ゲートの動作電流レベルを
示す図、 第３図は本発明によるジョセフソン電流極性切替回路の
回路構成図。 １．２，３．４・・・ジョセフソンゲート回路５・・・
１，４の入力電流路 ６・・・２．３の入力電流路 ７・・・出力電流用負荷回路 ８・・・バイアス電流供給端 ９・・・バイアス電流流入端 １０ 、１１・・・７における所要出力電流の極性特許
出願人 日本電信電話公社 代理人弁理士 玉 蟲 久五部 （外２名）第１図 ８ −に入力電流 第３図 第１頁の続き ０発 明 者 山 １） 肇 厚木市小野１８３幡地 日本電信電話公社厚木電気通信
研究所内
Claims (1)
- 【特許請求の範囲】 バイアス電流路に介挿され、かつ入力電流路を介して入
力信号を受けるジョセフソン素子を含むジョセフソンゲ
ート回路、もしくは、該ジョセフソンゲート回路の複数
個をもって構成されかつ該複数個の個々のバイアス電流
路および入力電流路を共通とするジョセフソンゲート回
路の４つを第１、第２．第３及び第４のシミセフノンゲ
ート回路として有し、 上記第１のジョセフソンゲート回路のバイアス電流路と
上記第３のシミセフノンゲート回路のバイアス電流路が
直列に接続され、 且、上記第２のジョセフソンゲート回路のバイアス電流
路と上記第４のシミセフノンゲート回路のバイアス電流
路が直列に接続され、 且、上記第１及び第２のジョセフソンゲート回路のバイ
アス電流路がバイアス電源端子に接続され、 且、上記第１及び第４のシミセフノンゲート回路が共通
の入力電流路を有し、 且、上記第２及び第３のシミセフノンゲート回路が共通
の入力電流路を有し、 且、上記第１及び第３のジョセフソンゲート回路のバイ
アス電流路の接続点と、上記第２及び第４のジョセフソ
ンゲート回路のノ（イアスミ流路の接続点の間が少くと
も抵抗体を含む受動素子によって接続され、 且、上記第１および第２のシミセフノンゲート回路に電
源抵抗及び夫々が電圧転移した場合の出力負荷抵抗体が
夫々配置されてなることを特徴とするジョセフソン電流
極性切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202289A JPS6094530A (ja) | 1983-10-28 | 1983-10-28 | ジヨセフソン電流極性切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202289A JPS6094530A (ja) | 1983-10-28 | 1983-10-28 | ジヨセフソン電流極性切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094530A true JPS6094530A (ja) | 1985-05-27 |
| JPH0460373B2 JPH0460373B2 (ja) | 1992-09-25 |
Family
ID=16455072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202289A Granted JPS6094530A (ja) | 1983-10-28 | 1983-10-28 | ジヨセフソン電流極性切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105098A (en) * | 1990-04-03 | 1992-04-14 | Tyler Power Systems, Inc. | Superconducting power switch |
-
1983
- 1983-10-28 JP JP58202289A patent/JPS6094530A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105098A (en) * | 1990-04-03 | 1992-04-14 | Tyler Power Systems, Inc. | Superconducting power switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0460373B2 (ja) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0414314A (ja) | ソース電極結合形論理回路 | |
| EP0083181A2 (en) | An integrated logic circuit | |
| JP4066012B2 (ja) | 超電導ドライバ回路及び超電導機器 | |
| JPS6094530A (ja) | ジヨセフソン電流極性切替回路 | |
| US4555643A (en) | Superconducting logic circuit and superconducting switching device therefor | |
| US2834007A (en) | Shifting register or array | |
| JPS5840945U (ja) | ３ジヨセフソン接合直結形分離回路 | |
| US4538077A (en) | Circuit utilizing Josephson effect | |
| JPH0350905A (ja) | トランジスタ回路 | |
| JPH02149999A (ja) | レベルホールド回路 | |
| JPS5866419A (ja) | 超電導回路 | |
| JPH0136199B2 (ja) | ||
| JPS5862932A (ja) | アナログスイツチ回路 | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPH0215898B2 (ja) | ||
| Hill et al. | Synthesis of electronic bistable and monostable circuits | |
| JPS58137313A (ja) | 電力増幅器 | |
| JPS58114238A (ja) | 全加算器 | |
| JPH02170620A (ja) | 半導体装置 | |
| JPH07273622A (ja) | スイッチ回路 | |
| JPH0369207A (ja) | 半導体装置 | |
| JPS6367773B2 (ja) | ||
| JPS62186616A (ja) | 電流制限型ジヨセフソン抵抗結合否定回路 | |
| JPS59103430A (ja) | ジヨセフソン回路 | |
| JPS6360614A (ja) | ジヨセフソン増幅回路 |