JPS6360614A - ジヨセフソン増幅回路 - Google Patents
ジヨセフソン増幅回路Info
- Publication number
- JPS6360614A JPS6360614A JP20434086A JP20434086A JPS6360614A JP S6360614 A JPS6360614 A JP S6360614A JP 20434086 A JP20434086 A JP 20434086A JP 20434086 A JP20434086 A JP 20434086A JP S6360614 A JPS6360614 A JP S6360614A
- Authority
- JP
- Japan
- Prior art keywords
- josephson junction
- circuit
- junction element
- josephson
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims abstract description 9
- 238000010168 coupling process Methods 0.000 claims abstract description 9
- 238000005859 coupling reaction Methods 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000013016 damping Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ｊ！要〕
本発明は、ジョセフソン接合素子を含む入力回路と、一
個又は複数のジョセフソン接合素子を含む出力回路と、
前記入力回路のジョセフソン接合素子で発生するＡＣジ
ョセフソン振動を前記出力回路のジョセフソン接合素子
に伝達する８縫を含む結合回路とからなることを特徴と
する。
個又は複数のジョセフソン接合素子を含む出力回路と、
前記入力回路のジョセフソン接合素子で発生するＡＣジ
ョセフソン振動を前記出力回路のジョセフソン接合素子
に伝達する８縫を含む結合回路とからなることを特徴と
する。
本発明によれば入力回路のジョセフソン接合素ｆで発生
した電圧は結合回路の容量を介して出力回路のジョセフ
ソン接合素子にそのまま印加して臨界電流値以」―の電
流を流すことができる。これにより出力回路の各ジョセ
フソン接合素子は同時にスイッチングして電圧を出力す
るので、これら出力電圧を重畳して得ることにより、所
定の増幅された電圧を得ることができる。
した電圧は結合回路の容量を介して出力回路のジョセフ
ソン接合素子にそのまま印加して臨界電流値以」―の電
流を流すことができる。これにより出力回路の各ジョセ
フソン接合素子は同時にスイッチングして電圧を出力す
るので、これら出力電圧を重畳して得ることにより、所
定の増幅された電圧を得ることができる。
本３Ｍ ＩＩはジョセフソン接合素＝Ｔ−を用いて構成
される増幅回路に関する。
される増幅回路に関する。
従来のジョセフソン接合素子を用いた増幅回路として、
５ＱＵＩＤ増幅回路がある。これを第４図（ａ）に示す
０図において４１はＤＣ−３ＱＵＩＤゲート、４２は入
力端子を流すコントロール線、４３は出力を取り出す負
荷抵抗である。また４４はＤＣ−５ＱＵＩＤ４１のジョ
セフソン接合素子４３に並列に接続されたダンピング抵
抗であり、これによりＤＣ−３ＱＵＩＤ４１のＩ−Ｖ特
性はヒステリシスのないものとなる。
５ＱＵＩＤ増幅回路がある。これを第４図（ａ）に示す
０図において４１はＤＣ−３ＱＵＩＤゲート、４２は入
力端子を流すコントロール線、４３は出力を取り出す負
荷抵抗である。また４４はＤＣ−５ＱＵＩＤ４１のジョ
セフソン接合素子４３に並列に接続されたダンピング抵
抗であり、これによりＤＣ−３ＱＵＩＤ４１のＩ−Ｖ特
性はヒステリシスのないものとなる。
次にこの回路の動作を説明する。コントロール線に入力
電流が流れるとＩ）Ｃ−３ＱＵＩＤゲート４１の臨界電
流は第４図（ｂ）のように変化する。そこでＤＣ−３Ｑ
ＵＩＤゲート４１に予め適当なバイアス電流を流してお
くと、この臨界電流の変化は出力電圧の変化となって現
れ、￥Ｊ幅された出力として取り出される。
電流が流れるとＩ）Ｃ−３ＱＵＩＤゲート４１の臨界電
流は第４図（ｂ）のように変化する。そこでＤＣ−３Ｑ
ＵＩＤゲート４１に予め適当なバイアス電流を流してお
くと、この臨界電流の変化は出力電圧の変化となって現
れ、￥Ｊ幅された出力として取り出される。
ところでかかる従来の５ＱＵＩＤの増幅回路によればそ
の出力電圧はジョセフソン接合素子のギャップ電圧ｖり
よりかなり小さい電圧（数１００ｐＶ）である、このた
め実際に利用することが困難であった。
の出力電圧はジョセフソン接合素子のギャップ電圧ｖり
よりかなり小さい電圧（数１００ｐＶ）である、このた
め実際に利用することが困難であった。
また電流増幅率もコントロール線に流す入力端子の大き
さに依存するとともに実用的な′ＴＬ流ゲインは１０程
度であり、しかも電流ゲインを大きくすると増幅回路の
周波数特性が著しく悪化するという１８１題がある。
さに依存するとともに実用的な′ＴＬ流ゲインは１０程
度であり、しかも電流ゲインを大きくすると増幅回路の
周波数特性が著しく悪化するという１８１題がある。
更に５ＱＵＩＤ増幅回路の増幅率はジョセフソン接合素
ｆ、ダンピング抵抗等の回路素子の特性のバラツキの影
響を直接受けて大きく変化する。
ｆ、ダンピング抵抗等の回路素子の特性のバラツキの影
響を直接受けて大きく変化する。
このため増幅率の等しい増幅回路を複数個製造すること
が極めて困難である。
が極めて困難である。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、所定の増幅率を容易に得ることのできるジョセフ
ソン増幅回路の提供を目的とする。
あり、所定の増幅率を容易に得ることのできるジョセフ
ソン増幅回路の提供を目的とする。
第１図は本発明の原理構成を示すジョセフソン増幅回路
の回路図であり、ｌは入力回路側のジョセフソン接合素
子、２は出力側のジョセフソン接合素子、３は入力回路
と出力回路を結合する容量、４は負荷抵抗である。
の回路図であり、ｌは入力回路側のジョセフソン接合素
子、２は出力側のジョセフソン接合素子、３は入力回路
と出力回路を結合する容量、４は負荷抵抗である。
入力回路側のジョセフソン接合素子ｌに入力電流を示す
と該ジョセフソン接合素子ｌはスイッチングして電圧が
発生するとともに、この電圧に対応した周波数のＡＣジ
ョセフソン振動が起こる。
と該ジョセフソン接合素子ｌはスイッチングして電圧が
発生するとともに、この電圧に対応した周波数のＡＣジ
ョセフソン振動が起こる。
この周波数は極めて高いので結合回路の容？３をそのま
ま通過して出力回路のジョセフソン接合素子２に高周波
電流を流す、バイアス電流と高周波電流が重畳してジョ
セフソン接合素子２の臨界電流値を超えると該ジョセフ
ソン接合素子２もスイッチングして電圧を発生する。こ
の場合、容量３は短絡とみなせるので、ジョセフソン接
合素子ｌと２のＡＣジョセフソン振動は同期しており、
従って該接合に発生する電圧の値も同じである。
ま通過して出力回路のジョセフソン接合素子２に高周波
電流を流す、バイアス電流と高周波電流が重畳してジョ
セフソン接合素子２の臨界電流値を超えると該ジョセフ
ソン接合素子２もスイッチングして電圧を発生する。こ
の場合、容量３は短絡とみなせるので、ジョセフソン接
合素子ｌと２のＡＣジョセフソン振動は同期しており、
従って該接合に発生する電圧の値も同じである。
すなわち電圧増幅率は正確に１である。
また出力回路側のジョセフソン接合素子２の臨界電流値
を入力回路側のジョセフソン接合素子１のそれよりも大
きくすることにより電流ゲインを取り出すことができる
。
を入力回路側のジョセフソン接合素子１のそれよりも大
きくすることにより電流ゲインを取り出すことができる
。
次に図を参照しながら本発明の実施例について説明する
。第２図は本発明の実施例に係るジョセフソン増幅回路
の回路図であり、２１は入力回路側のジョセフソン接合
素子、２２と２３は出力回路側のジョセフソン接合素子
である。２４は入力回路側のジョセフソン接合素子２１
と出力回路側のジョセフソン接合素子２２とを結合する
容量。
。第２図は本発明の実施例に係るジョセフソン増幅回路
の回路図であり、２１は入力回路側のジョセフソン接合
素子、２２と２３は出力回路側のジョセフソン接合素子
である。２４は入力回路側のジョセフソン接合素子２１
と出力回路側のジョセフソン接合素子２２とを結合する
容量。
２５は回じ〈入力回路側のジョセフソン接合素子２１と
出力回路側のジョセフソン接合素子２３とを結合する容
量であり、２６は交流的にジョセフソン接合素子２３の
一端子を接地するための容量である。
出力回路側のジョセフソン接合素子２３とを結合する容
量であり、２６は交流的にジョセフソン接合素子２３の
一端子を接地するための容量である。
２７は直流的にはジョセフソン接合素子２２と２３を直
列接続し、交流的には分離する超伝導インダクタンスで
あり、２８は増幅された電圧を取り出すための負荷抵抗
である。
列接続し、交流的には分離する超伝導インダクタンスで
あり、２８は増幅された電圧を取り出すための負荷抵抗
である。
次に木９．明の実施例回路の動作について説明する。ま
ずコントロール線に入力電流を流す、この入力端子に予
め供給しているバイアス電流を加えた電流値がジョセフ
ソン接合素子２１の臨界゛−［流値を超えると該ジョセ
フソン接合素トは電圧状態に移行し、その端子の両端に
電圧を出力する。この電圧によりＡＣジョセフソン振動
が生じるが、周波数が極めて高いので容量２４．２５を
そのまま通過して出力回路側のジョセフソン接合素子２
２．２３に高周波電流を流す、これによりジョセフソン
接合素子２２．２３に流れる電流は臨界電流値を超える
のでこれらジョセフソン接合素子は電圧状態に移行する
。ところで高周波においては容ｉ２４，２５は短絡とみ
ることができるので、入力回路側の周波数と出力回路側
の周波数は同期している。このため入力回路側のジョセ
フソン接合素子２１の両端に発生する電圧とジョセフソ
ン接合素子２２および２３の両端に発生する電圧は等し
い、そしてこれら出力回路側で発生した電圧は超伝導イ
ンダクタンス２７により直列接続されて重畳されるので
負荷回路２８で取り出される電圧は入力回路で発生した
電圧の２倍となる。
ずコントロール線に入力電流を流す、この入力端子に予
め供給しているバイアス電流を加えた電流値がジョセフ
ソン接合素子２１の臨界゛−［流値を超えると該ジョセ
フソン接合素トは電圧状態に移行し、その端子の両端に
電圧を出力する。この電圧によりＡＣジョセフソン振動
が生じるが、周波数が極めて高いので容量２４．２５を
そのまま通過して出力回路側のジョセフソン接合素子２
２．２３に高周波電流を流す、これによりジョセフソン
接合素子２２．２３に流れる電流は臨界電流値を超える
のでこれらジョセフソン接合素子は電圧状態に移行する
。ところで高周波においては容ｉ２４，２５は短絡とみ
ることができるので、入力回路側の周波数と出力回路側
の周波数は同期している。このため入力回路側のジョセ
フソン接合素子２１の両端に発生する電圧とジョセフソ
ン接合素子２２および２３の両端に発生する電圧は等し
い、そしてこれら出力回路側で発生した電圧は超伝導イ
ンダクタンス２７により直列接続されて重畳されるので
負荷回路２８で取り出される電圧は入力回路で発生した
電圧の２倍となる。
このように本発明の実施例回路によれば所定の増幅電圧
を容易に得ることができる。特にその増幅電圧値は回路
素子の製造バラツキに依存することなく正確に取り出す
ことができるので、極めて実用的である。
を容易に得ることができる。特にその増幅電圧値は回路
素子の製造バラツキに依存することなく正確に取り出す
ことができるので、極めて実用的である。
なお実施例では電圧増幅率が２倍の場合に説明したが、
結合する出力回路側のジョセフソン接合素ｆ−の数を適
宜増やすことにより、容易に所定の増幅率を有する増幅
回路を構成することが可１１である。
結合する出力回路側のジョセフソン接合素ｆ−の数を適
宜増やすことにより、容易に所定の増幅率を有する増幅
回路を構成することが可１１である。
第３図は木受ＩＩの別の実施例に係るジョセフソン増幅
回路の回路図である。第２図と異なるのは出力回路側の
ジョセフソン接合素子３３への結合が容Ｘｌ′ｃ３４
、３５および３６を通して行っている点である０本実施
例によっても第２図と同様の作用効果を得ることができ
る。また出力回路側のジョセフソン接合素子の数を適宜
増やすことにより所定の増幅＋の増幅回路を構成できる
ことは第２図の増幅回路の場合と同様である。
回路の回路図である。第２図と異なるのは出力回路側の
ジョセフソン接合素子３３への結合が容Ｘｌ′ｃ３４
、３５および３６を通して行っている点である０本実施
例によっても第２図と同様の作用効果を得ることができ
る。また出力回路側のジョセフソン接合素子の数を適宜
増やすことにより所定の増幅＋の増幅回路を構成できる
ことは第２図の増幅回路の場合と同様である。
以上説明したように、本発明のジョセフソン増幅回路に
よれば所定の増幅電圧を容易にｆ１多ることができる。
よれば所定の増幅電圧を容易にｆ１多ることができる。
またその増幅電圧値は回路素子の製造バラツキに依存し
ないので、複数の同等の増幅率を有する増幅回路を容易
に製造することができ、極めて実用的である。
ないので、複数の同等の増幅率を有する増幅回路を容易
に製造することができ、極めて実用的である。
第１図は本発明のジョセフソン増幅回路の原理を説明す
る図、 第２図は本発明の実施例に係るジョセフソン増幅回路の
回路図、 第３図は本発明の別の実施例に係るジョセフソン増幅回
路の回路図、 第４図は従来例のジョセフソン増幅回路を説明する図で
ある。 （符号の説明） し２，２１，２２，２３，３１，３２゜３３ ・・・ジ
ョセフソン接合−に子、３．２４，２５，２６，３４，
３５．３６・・・容ｔｔｉ、 ２７．３７・・−超伝導インダクタンス、４．２８．３
８・・−負荷抵抗。
る図、 第２図は本発明の実施例に係るジョセフソン増幅回路の
回路図、 第３図は本発明の別の実施例に係るジョセフソン増幅回
路の回路図、 第４図は従来例のジョセフソン増幅回路を説明する図で
ある。 （符号の説明） し２，２１，２２，２３，３１，３２゜３３ ・・・ジ
ョセフソン接合−に子、３．２４，２５，２６，３４，
３５．３６・・・容ｔｔｉ、 ２７．３７・・−超伝導インダクタンス、４．２８．３
８・・−負荷抵抗。
Claims (1)
- 【特許請求の範囲】 ジョセフソン接合素子を含む入力回路と、 一個又は複数のジョセフソン接合素子を含む出力回路と
、 前記入力回路のジョセフソン接合素子で発生するＡＣジ
ョセフソン振動を前記出力回路のジョセフソン接合素子
に伝達する容量を含む結合回路とからなることを特徴と
するジョセフソン増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20434086A JPS6360614A (ja) | 1986-08-29 | 1986-08-29 | ジヨセフソン増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20434086A JPS6360614A (ja) | 1986-08-29 | 1986-08-29 | ジヨセフソン増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6360614A true JPS6360614A (ja) | 1988-03-16 |
Family
ID=16488880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20434086A Pending JPS6360614A (ja) | 1986-08-29 | 1986-08-29 | ジヨセフソン増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6360614A (ja) |
-
1986
- 1986-08-29 JP JP20434086A patent/JPS6360614A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008763A (ko) | 궤환부하를 이용한 증폭회로 | |
| WO1981002819A1 (en) | Analog integrated filter circuit | |
| EP0129553A1 (en) | Comparator circuit having reduced input bias current | |
| US4227095A (en) | Deviation driver circuit | |
| US5686861A (en) | Filter circuit | |
| US4509018A (en) | Asymmetric superconducting quantum interference device in a linear amplifier circuit | |
| KR960009392A (ko) | 이득가변회로와 그의 집적회로 | |
| JPS6360614A (ja) | ジヨセフソン増幅回路 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| US3500262A (en) | Nonreciprocal gyrator network | |
| JPH01208011A (ja) | ジャイレータ回路を用いたリアクタンス回路 | |
| JPH0237730B2 (ja) | ||
| US4853644A (en) | Differential amplifier circuit | |
| M'harzi et al. | High-q and high-frequency current-mode bandpass active-filter based on simplified CCCIIs | |
| JPH0225286B2 (ja) | ||
| US4319143A (en) | Impedance converting circuit | |
| SU1626327A1 (ru) | Дифференциальный усилитель | |
| Harden et al. | A triple-channel micropower operational amplifier | |
| JPS602665Y2 (ja) | 能動２端子インピーダンス回路 | |
| SU1125744A1 (ru) | Усилитель мощности | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JPH03153112A (ja) | バイアスシフト回路およびバイアスシフト方法 | |
| JPH02170620A (ja) | 半導体装置 | |
| JPS6094530A (ja) | ジヨセフソン電流極性切替回路 | |
| JPS61101068A (ja) | 半導体集積回路 |