JPH0237730B2 - - Google Patents

Description

【発明の詳細な説明】 (1) 発明の利用分野 本発明は、超電導素子、特にジヨセフソン素子
を使つたデイジタル回路に関し、特にジヨセフソ
ン干渉計を使つた直流電源で駆動されるいわゆる
ノンラツチング回路に係る。

(2) 従来技術 ジヨセフソン素子を使つたデイジタル回路は大
別して交流電源で駆動されるいわゆるラツチング
回路と直流電源で駆動されるいわゆるノンラツチ
ング回路に分けられる。ラツチング回路はその素
子や回路の構造が簡単であるが、ラツチング回路
をおさめる実装系は複雑かつ精巧なものが必要で
ある。ノンラツチング回路はその素子や回路の構
造が複雑であるが、ノンラツチング回路をおさめ
る実装系はラツチング回路の場合よりも簡単であ
り、シリコン技術の発達により将来に期待される
実装系と良く調和する。

第１図にコンプリメンタリ回路の名称で知られ
ているノンラツチング回路の従来例を示す。負荷
抵抗１０３が並列接続されたジヨセフソン接合１
０１と負荷抵抗１０４が並列接続されたジヨセフ
ソン接合１０２を直列に接続し、その両端に電源
端子１１１を介して直流電圧Vsを印加する。印
加電圧Vsは各接合の超電導状態へ復帰する電圧
Vminの和よりも小さくしてあるため、２つの直
列に接続されたジヨセフソン接合１０１，１０２
のうち１つが電圧状態にあり、他の１つは超電導
状態にある。ジヨセフソン素子１０１，１０２の
状態を制御する目的でバイアス線１０９をジヨセ
フソン接合１０２の近傍に配置し、定電流回路１
１０から流れ出し、バイアス線１０９を流れるバ
イアス電流Ibにより発生する磁束はジヨセフソン
接合１０２と鎖交するようにする。コントロール
配線１０７はジヨセフソン接合１０１，１０２の
近傍に配置され、端子１０５，１０６を介してコ
ントロール配線１０７を流れるコントロール電流
により発生する磁束は、ジヨセフソン接合１０
１，１０２と鎖交する。この場合コントロール配
線１０７に流れるコントロール電流とバイアス線
１０９を流れるバイアス電流の流れる向きが互に
逆向きになる様にしておき、おのおのの電流が発
生し、ジヨセフソン接合１０２と鎖交する磁束が
互いに打ち消し合う様にしておく。出力端子はジ
ヨセフソン接合１０１，１０２の接続点に接続さ
れる。以下に第１図に示す回路の動作を説明す
る。第２図はコントロール配線１０７に流れるコ
ントロール電流Icとジヨセフソン接合１０１，１
０２に流れる最大超電導電流との関係、すなわち
超電導電流のスレツシヨルド曲線である。この曲
線よりも電流を多く流すとジヨセフソン接合は電
圧状態にあり、この曲線よりも少い電流を流すと
ジヨセフソン接合は超電導状態に留まつているこ
とができる。コントロール電流が流れない時のジ
ヨセフソン接合１０１の動作点は第２図のＡ点、
ジヨセフソン接合１０２の動作点は第２図の
A′点で表わされる。この場合ジヨセフソン接合
１０１は超電導状態にあり、ジヨセフソン接合１
０２は電圧状態にあるため出力端子１０８には電
源電圧と同一レベルの電圧Vs、すなわち“Ｈ”
レベルの電圧が現われる。コントロール電流がコ
ントロール配線１０９に流れる場合のジヨセフソ
ン接合１０１の動作点は第２図でＢ点、ジヨセフ
ソン接合１０２の動作点は第２図でB′点で表わ
される。この場合ジヨセフソン接合１０１は電圧
状態、ジヨセフソン接合１０２は超電導状態にあ
るため、出力端子にはGND電圧すなわち“Ｌ”
レベルの電圧が現われる。以上の説明より第１図
の回路がインバータ回路として動作することは明
かである。

しかし、第１図に示す従来技術による回路はジ
ヨセフソン接合を使つているためにジヨセフソン
素子自身の感度が悪いことやコントロール配線の
配置がむずかしい等の問題点があり、微細化する
ことが困難であるという欠点があつた。

(3) 発明の目的 本発明の目的は第１図に示したコンプリメンタ
リ回路の改良に関する。特にジヨセフソン干渉計
により回路の動作感度を良くし、以て小さい電流
でも駆動でき、素子の微細化を可能にした回路構
成を提供することにある。

(4) 発明の総括説明 ジヨセフソン干渉計を使つて回路の場合にはそ
のインダクタとジヨセフソン接合の接合容量に帰
因する非線形共振が顕著に現われる。本発明のポ
イントはジヨセフソン干渉計を使つたコンプリメ
ンタリ回路において、２つのジヨセフソン干渉計
の間の非線形共振をおさえるためにダンピング抵
抗を配置した回路構成にある。

(5) 実施例 以下、本発明を実施例を参照して詳細に説明す
る。第３図に本発明に使うジヨセフソン干渉計を
示す。ジヨセフソン接合３０１，３０２とインダ
クタ３０３，３０４は一つの閉ループを作つてい
る。端子３１０，３１１を介して流れるゲート電
流Igはジヨセフソン接合３０１，３０２に分流す
る。インダクタ３０５，３０６は各々インダクタ
３０３，３０４とカツプリングしていて、コント
ロール電流端子３０８，３０９を介してインダク
タ３０５，３０６に流れるコントロール電流Icに
より作られる磁束は該閉ループと鎖交する。ジヨ
セフソン接合３０１とインダクタ３０３の接続点
とジヨセフソン接合３０２とインダクタ３０４の
接続点の間には干渉計の共振現象をおさえるため
にダンピング抵抗３０７が接続されている。第３
図に示すジヨセフソン干渉計の超電導電流の最大
値Imとコントロール電流Icとの関係、すなわち
ジヨセフソン干渉計のスレツシヨルド特性は第４
図に示す様になる。第４図の曲線よりも電流が多
いと干渉計は電圧状態にあり、電流が少いと干渉
計は超電導状態に留まつていることができる。

第３図に示すジヨセフソン干渉計を第１図のジ
ヨセフソン接合１０１，１０２とおきかえること
により感度の良いコンプリメンタリ回路を構成で
きる。第５図は本発明の実施例の１つである。第
３図に示すものと同形のジヨセフソン干渉計JD
１，JD２を２個直列に接続しその間に端子１１
１を介して定電圧を印加する。ジヨセフソン干渉
計JD１とJD２の接続点と負荷抵抗１０３，１０
４の接続点の間にはインダクタ５０１を接続す
る。このインダクタ５０１の働きは後で説明す
る。ジヨセフソン干渉計JD２にはバイアス配線
１０９をもうけ、そこに定電流源１１０より供給
されるバイアス電流Ibを流す。コントロール電流
は端子１０５，１０６を介してジヨセフソン干渉
計JD１，JD２のイフダクタ３０５，３０６に流
れ、コントロール電流により発生する磁束はジヨ
セフソン干渉計JD１，JD２の閉ループと鎖交す
る。以下に第４図を使つて第５図に示す回路の動
作を説明する。コントロール電流Icが流れない時
のジヨセフソン干渉計JD１の動作点はＡ点、ジ
ヨセフソン干渉計JD２の動作点はA′点で示され
る。そのためジヨセフソン干渉計JD１は超電導
状態、ジヨセフソン干渉計JD２は電圧状態にあ
り、出力端子１０８には“Ｈ”レベルの電圧が現
われる。コントロール電流Icが流れる場合のジヨ
セフソン干渉計JD１の動作点はＢ点、ジヨセフ
ソン干渉計JD２の動作点はB′点で表わされる。
そのためジヨセフソン干渉計JD１は電圧状態、
ジヨセフソン干渉計JD２は超電導状態にあり、
出力端子１０８には“Ｌ”レベルの電圧が現われ
る。以上の動作は第１図に示した従来技術による
回路と同等であることは明らかである。

第５図に示す回路では各ジヨセフソン干渉計内
の共振現象をおさえるためにダンピング抵抗３０
７を各々のジヨセフソン干渉計JD１，JD２内に
設置してあるが、さらにジヨセフソン干渉計JD
１，JD２間の共振現象をおさえるためダンピン
グ抵抗５１０，５１１をジヨセフソン干渉計JD
１，JD２の間に設置してある。ダンピング抵抗
の値はクリテイカルダンピングの場合の値、すな
わち Ｒ＝√ Ｌ；ジヨセフソン干渉計のインダクタ３０３のイ
ンダクタンス Cj；ジヨセフソン接合３０１の接合容量 の近傍の値をえらんである。もしもダンピング抵
抗５１０，５１１を設置しないか、抵抗値を大き
くすると第５図の回路は共振してしまい、デイジ
タル回路として動作しない。

また、ジヨセフソン干渉計JD１，JD２の接続
点と負荷抵抗１０３，１０４の接続点に接続され
たインダクタ５０１は第５図に示す回路に良好な
改善をもたらす。第５図に示すコンプリメンタリ
回路ではジヨセフソン干渉計JD１，JD２のどち
らか一方が電圧状態にあるため、そのジヨセフソ
ン接合の位相は常に変化している。例えば第５図
に示す回路の直流電源電圧を１ｍＶにすれば電圧
状態にあるジヨセフソン接合の位相は常に進み、
その接合を流れる電流は484GHzで発振している。
そのため第５図に示す回路の出力波形は入力信号
のタイミングに依存する。例えば入力信号のタイ
ミングを1psだけずらした場合、出力波形は発振
してしまう。第５図に示す回路は電源電圧を各ジ
ヨセフソン干渉計のVminの和よりも小さくして
あるため、最終的にはどちらか一方の干渉計が超
電導状態、他の干渉計が電圧状態になるが、この
発振現象はジヨセフソン干渉計JD１，JD２の状
態が変わる途中で両方の干渉計が競合し合つてい
る結果である。インダクタ５０１はこの発振現象
をおさえるのに効果がある。インダクタ５０１は
遅延素子としての役目を持つており、ジヨセフソ
ン干渉計JD１又はJD２が超電導状態に復帰する
までジヨセフソン干渉計JD１とJD２の接続点の
電位をジヨセフソン干渉計が超電導状態に復帰し
やすい様に保つのに効果がある。

第６図は本発明の他の実施例である。ダンピン
グ抵抗５２０をジヨセフソン干渉計JD１のジヨ
セフソン接合３０１の一端と電源線との間に、ダ
ンピング抵抗５２１をジヨセフソン干渉計JD１
のジヨセフソン接合３０２の一端と電源線との間
に、ダンピング抵抗５２２をジヨセフソン干渉計
JD２のジヨセフソン接合３０１の一端とGND線
との間に、ダンピング抵抗５２３をジヨセフソン
干渉計JD２のジヨセフソン接合３０２の一端と
GND線との間に配置する。この様にダンピング
抵抗を配置することにより第５図の実施例同様に
ジヨセフソン干渉計JD１，JD２の間の共振現象
をおさえることができる。また、本実施例の構成
によれば、第５図に示した実施例に比してダンピ
ング抵抗による消費電力を軽減することができる
利点がある。

(6) まとめ 以上説明したごとく本発明によれば低電流で動
作し、感度の良い安定したデイジタル回路を構成
できる。

【図面の簡単な説明】

第１図は従来技術によるジヨセフソン接合を使
つたコンプリメンタリ回路の構成図。第２図は第
１図に示した回路の動作を説明する図。第３図は
本発明で使うジヨセフソン干渉計の構成図。第４
図は第３図で示したジヨセフソン干渉計のスレツ
シヨルド特性を示す図。第５図及び第６図は夫々
本発明の一実施例を示す図。 ３０１，３０２：ジヨセフソン接合、３０３，
３０４，３０５，３０６，５０１：インダクタ、
５１０，５１１，５２０，５２１，５２２，５２
３：ダンピング抵抗、１１１：電源端子、１０
８：出力端子。

Claims (1)

1. 【特許請求の範囲】 １ 第１、第２のジヨセフソン干渉計と、第１、
   第２の負荷抵抗とを有し、上記第１のジヨセフソ
   ン干渉計の一端及び上記第１の負荷抵抗の一端は
   電源の一端に接続され、上記第２のジヨセフソン
   干渉計の一端及び上記第２の負荷抵抗の一端は電
   源の他端に接続され、上記第１、第２のジヨセフ
   ソン干渉計の他端同士は接続され、上記第１、第
   ２の負荷抵抗の他端同士は接続され、上記第１、
   第２のジヨセフソン干渉計の他端同士の接続点
   と、上記第１、第２の負荷抵抗の他端同士の接続
   点との間に第１のインダクタンスを有する超電導
   デイジタル回路であつて、 上記第１、第２のジヨセフソン干渉計は、
   各々、第１、第２のジヨセフソン接合及び第２の
   インダクタンスから成る閉ループと、上記第２の
   インダクタと並列に設けられた第１のダンピング
   抵抗と、上記閉ループと結合する第３のインダク
   タとを有し、 上記第１、第２のジヨセフソン干渉計の第３の
   インダクタは互いに直列に接続されて上記第１、
   第２のジヨセフソン干渉計に共通の制御線をな
   し、上記第２のジヨセフソン干渉計はその閉ルー
   プと結合するバイアス線を有し、かつ、上記第
   １、第２のジヨセフソン干渉計の第１のダンピン
   グ抵抗の一端同士及び他端同士は、各々第２のダ
   ンピング抵抗を介して接続されることを特徴とす
   る超電導デイジタル回路。 ２ 上記第１、第２のジヨセフソン干渉計の第１
   のダンピング抵抗の一端同士及び他端同士は、
   各々上記第２のダンピング抵抗および上記電源を
   介して接続されることを特徴とする特許請求の範
   囲第１項記載の超電導デイジタル回路。