JPS6334655B2 - - Google Patents
Info
- Publication number
- JPS6334655B2 JPS6334655B2 JP55007820A JP782080A JPS6334655B2 JP S6334655 B2 JPS6334655 B2 JP S6334655B2 JP 55007820 A JP55007820 A JP 55007820A JP 782080 A JP782080 A JP 782080A JP S6334655 B2 JPS6334655 B2 JP S6334655B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- magnetic field
- current
- josephson element
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000004907 flux Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、ジヨセフソン接合を有する素子（以
下、単にジヨセフソン素子と称する）を用いた論
理回路に関する。
下、単にジヨセフソン素子と称する）を用いた論
理回路に関する。
従来、ジヨセフソン素子を用いた論理回路で、
特に入力信号がなくなると元の状態に戻る、いわ
ゆる非ラツチモードで動作する簡単な回路とし
て、第１図に示す回路が知られている。×印で示
した４，５は、１対のジヨセフソン素子であり、
超電導線８により、並列に接続されている。すな
わち、ジヨセフソン素子４，５および超電導線８
により並列接続された一対の素子からなる基本回
路が構成されている。線６の一部が、ジヨセフソ
ン素子５に近接して配線されており、電源７から
線６に供給される定直流電流IBによつて、ジヨセ
フソン素子５にはバイアス磁界HBが加わる。
特に入力信号がなくなると元の状態に戻る、いわ
ゆる非ラツチモードで動作する簡単な回路とし
て、第１図に示す回路が知られている。×印で示
した４，５は、１対のジヨセフソン素子であり、
超電導線８により、並列に接続されている。すな
わち、ジヨセフソン素子４，５および超電導線８
により並列接続された一対の素子からなる基本回
路が構成されている。線６の一部が、ジヨセフソ
ン素子５に近接して配線されており、電源７から
線６に供給される定直流電流IBによつて、ジヨセ
フソン素子５にはバイアス磁界HBが加わる。
一方、電源１は、素子４，５および超電導線８
よりなる基本回路に、線２１，２２，２３を介し
て、定直流電流Igを供給する。制御線３は、ジヨ
セフソン素子４，５と一部において近接してお
り、この線３を流れる制御電流Icにより、ジヨセ
フソン素子４および５には、制御磁界Hcが加わ
る。なお、ジヨセフソン素子５の付近を流れる電
流IBおよびIcの向きは、互に反対向きであるため、
電流IBおよびIcにより発生される磁界HBおよびび
Hcは、互に逆である。
よりなる基本回路に、線２１，２２，２３を介し
て、定直流電流Igを供給する。制御線３は、ジヨ
セフソン素子４，５と一部において近接してお
り、この線３を流れる制御電流Icにより、ジヨセ
フソン素子４および５には、制御磁界Hcが加わ
る。なお、ジヨセフソン素子５の付近を流れる電
流IBおよびIcの向きは、互に反対向きであるため、
電流IBおよびIcにより発生される磁界HBおよびび
Hcは、互に逆である。
ジヨセフソン素子は、周知のように外部磁界Ｈ
と、ジヨセフソン素子に供給される電流Ｉによ
り、電圧状態か超電導状態のいずれかの状態にな
る。外部磁界Ｈの向きと、ジヨセフソン素子に供
給される電流Ｉの向きとが直交する場合、周知の
ように、第２図の特性を示す。
と、ジヨセフソン素子に供給される電流Ｉによ
り、電圧状態か超電導状態のいずれかの状態にな
る。外部磁界Ｈの向きと、ジヨセフソン素子に供
給される電流Ｉの向きとが直交する場合、周知の
ように、第２図の特性を示す。
第１図の回路において、第２図に示すような大
きなバイアス磁界HBがジヨセフソン素子に加わ
るように、電源７は電流IBを発生する。電源１
は、第２図に示すように、外部磁界が加わつてな
いジヨセフソン素子を超電導状態から電圧状態に
する臨界電流Inよりも小さい電流Igを発生する。
きなバイアス磁界HBがジヨセフソン素子に加わ
るように、電源７は電流IBを発生する。電源１
は、第２図に示すように、外部磁界が加わつてな
いジヨセフソン素子を超電導状態から電圧状態に
する臨界電流Inよりも小さい電流Igを発生する。
したがつて、制御線３に制御電流Icが流れてい
ない場合、磁界Hcが加わつているジヨセフソン
素子５は電圧状態となり、外部磁界の加わつてい
ないないジヨセフソン素子４は超電導状態とな
り、ジヨセフソン素子４を介して、電流Igが流れ
る。すなわち、ジヨセフソン素子５は、第２図の
白丸が示す状態に、ジヨセフソン素子４は、黒丸
が示す状態となる。
ない場合、磁界Hcが加わつているジヨセフソン
素子５は電圧状態となり、外部磁界の加わつてい
ないないジヨセフソン素子４は超電導状態とな
り、ジヨセフソン素子４を介して、電流Igが流れ
る。すなわち、ジヨセフソン素子５は、第２図の
白丸が示す状態に、ジヨセフソン素子４は、黒丸
が示す状態となる。
制御線３に制御電流Icが流れている場合、ジヨ
セフソン素子４には制御電流Icにより、バイアス
磁界HBにほぼ等い磁界Hcが加わり、ジヨセフソ
ン素子４は電圧状態となり、ジヨセフソン素子５
には、バイアス磁界HBの他、これと逆の向きで
ほぼ大きさの等しい磁界Hcが加わつており、磁
界HBとHcが互に磁界を相殺し、ジヨセフソン素
子５に加わつている外部磁界の和がほぼ零の状態
であり、ジヨセフソン素子５は超電導状態とな
り、ジヨセフソン素子５を介して、電流Igが流れ
る。すなわち、ジヨセフソン素子４は第２図の白
丸が示す状態に、ジヨセフソン素子５は黒丸が示
す状態となり、制御電流Icが流れてい場合と、ち
ようど逆の状態となる。
セフソン素子４には制御電流Icにより、バイアス
磁界HBにほぼ等い磁界Hcが加わり、ジヨセフソ
ン素子４は電圧状態となり、ジヨセフソン素子５
には、バイアス磁界HBの他、これと逆の向きで
ほぼ大きさの等しい磁界Hcが加わつており、磁
界HBとHcが互に磁界を相殺し、ジヨセフソン素
子５に加わつている外部磁界の和がほぼ零の状態
であり、ジヨセフソン素子５は超電導状態とな
り、ジヨセフソン素子５を介して、電流Igが流れ
る。すなわち、ジヨセフソン素子４は第２図の白
丸が示す状態に、ジヨセフソン素子５は黒丸が示
す状態となり、制御電流Icが流れてい場合と、ち
ようど逆の状態となる。
このように、第１図の回路は、制御電流が流れ
ているかいないかに応答して、ジヨセフソン素子
４または５のいずれか一方に、電流Igを流すもの
である。
ているかいないかに応答して、ジヨセフソン素子
４または５のいずれか一方に、電流Igを流すもの
である。
ところで、この回路は、電源１の他、直流バイ
アス電流IB発生用の電源７も必要となり、回路構
成が複雑となる欠点がある。
アス電流IB発生用の電源７も必要となり、回路構
成が複雑となる欠点がある。
本発明は、上記従来技術の欠点を解決するため
になされたものであり、簡単化されたジヨセフソ
ン素子論理回路を提供するものである。
になされたものであり、簡単化されたジヨセフソ
ン素子論理回路を提供するものである。
以下、実施例により、本発明を説明する。
第３図は、本発明による第１の実施例である。
第１の実施例は、第１の従来例の線２３を、第
３図の線２３０のように構成して、第１図の電源
７、線６を不要としたもので、その他の点は第１
図の従来例と同じである。
３図の線２３０のように構成して、第１図の電源
７、線６を不要としたもので、その他の点は第１
図の従来例と同じである。
さらに、説明すれば、超電導線８とグランド
Goとを電気的に接続する線２３０の一部をジヨ
セフソン素子５に近接するように、しかも線２３
０を流れる電流Igにより、ジヨセフソン素子５に
加わる磁界Hgと制御電流Icにより、ジヨセフソン
素子５に加わる磁界Hcとを互に相殺するために、
ジヨセフソン素子５の近接部分で、電流Igが流れ
るように、構成した。電流Igによつてジヨセフソ
ン素子５に加わる磁界Hgの大きさは第１図の従
来例で述べたバイアス磁界HBと同様の大きさに
する必要がある。すなわち、ジヨセフソン素子５
を電圧状態にするのに十分な磁界の大きさである
ことが必要である。このため、線２３０とジヨセ
フソン素子５とは、十分接近して配線される。
Goとを電気的に接続する線２３０の一部をジヨ
セフソン素子５に近接するように、しかも線２３
０を流れる電流Igにより、ジヨセフソン素子５に
加わる磁界Hgと制御電流Icにより、ジヨセフソン
素子５に加わる磁界Hcとを互に相殺するために、
ジヨセフソン素子５の近接部分で、電流Igが流れ
るように、構成した。電流Igによつてジヨセフソ
ン素子５に加わる磁界Hgの大きさは第１図の従
来例で述べたバイアス磁界HBと同様の大きさに
する必要がある。すなわち、ジヨセフソン素子５
を電圧状態にするのに十分な磁界の大きさである
ことが必要である。このため、線２３０とジヨセ
フソン素子５とは、十分接近して配線される。
ジヨセフソン素子４，５が超電導線８により並
列接続された基本回路に、電源１より所定の直流
電流Igが、線２１，２２，２３０を介して、供給
されている。制御線３に制御電流Icが流れていな
いときは、ジヨセフソン素子５には、線２３０を
流れる電流Igにより、磁界Hgが加わり、ジヨセ
フソン素子５は電圧状態となる。ジヨセフソン素
子４には、外部から磁界が加わつておらず、超電
導状態であり、ジヨセフソン素子４を介して、電
流Igが流れる。電流Igの大きさは、外部から磁界
が加わつていないとき、ジヨセフソン素子を、超
電導状態から電圧状態にするのに必要な臨界電流
Inより、小さい値のため、ジヨセフソン素子４が
電圧状態となることはない。
列接続された基本回路に、電源１より所定の直流
電流Igが、線２１，２２，２３０を介して、供給
されている。制御線３に制御電流Icが流れていな
いときは、ジヨセフソン素子５には、線２３０を
流れる電流Igにより、磁界Hgが加わり、ジヨセ
フソン素子５は電圧状態となる。ジヨセフソン素
子４には、外部から磁界が加わつておらず、超電
導状態であり、ジヨセフソン素子４を介して、電
流Igが流れる。電流Igの大きさは、外部から磁界
が加わつていないとき、ジヨセフソン素子を、超
電導状態から電圧状態にするのに必要な臨界電流
Inより、小さい値のため、ジヨセフソン素子４が
電圧状態となることはない。
制御線３に制御電流Icが流れると、ジヨセフソ
ン素子４が電圧状態となり、ジヨセフソン素子５
に加わる、電流Igによる磁界Hgと電流Icによる磁
界が相殺され、磁界が加わらない状態となるの
で、ジヨセフソン素子５は超電導状態となる。
ン素子４が電圧状態となり、ジヨセフソン素子５
に加わる、電流Igによる磁界Hgと電流Icによる磁
界が相殺され、磁界が加わらない状態となるの
で、ジヨセフソン素子５は超電導状態となる。
第４図は、本発明の第２の実施例図である。第
２の実施例は、第１図の従来例の線２２を、線２
２０のように構成して、第１図の電源７、線６を
不要としたもので、その他の点の構成および動作
は、第１図の従来例と同じである。
２の実施例は、第１図の従来例の線２２を、線２
２０のように構成して、第１図の電源７、線６を
不要としたもので、その他の点の構成および動作
は、第１図の従来例と同じである。
さらに説明すれば、電源１と超電導線８とを電
気的に接続する線２２０の一部をジヨセフソン素
子に近接するように、電流Icによる磁界Hcと電流
Igによる磁界Hgとを相殺するために、ジヨセフ
ソン素子５の近接部分で、電流Icと逆に電流Igが
流れるように、構成した。
気的に接続する線２２０の一部をジヨセフソン素
子に近接するように、電流Icによる磁界Hcと電流
Igによる磁界Hgとを相殺するために、ジヨセフ
ソン素子５の近接部分で、電流Icと逆に電流Igが
流れるように、構成した。
第５図は、本発明の第３の実施例図である。第
３の実施例は第３図の第１の実施例の線２３０
を、線２３１に構成したもので、その他の構成は
同じ、である。
３の実施例は第３図の第１の実施例の線２３０
を、線２３１に構成したもので、その他の構成は
同じ、である。
さらに説明すれば、線２３１を３重ループにし
て、ジヨセフソン素子５に近接して配線し、電流
Igによつて発生する磁束を３倍にし、線２３１を
流れる電流Igが小さい場合でも、ジヨセフソン素
子５に容易に十分大きな所定の磁界Hgが得られ
るようにした点に特徴がある。また、ジヨセフソ
ン素子４を超電導状態から電圧状態に、小さな制
御電流Icで、することができるように、後述する
バイアス磁界Hg0が加もるようにした点に特徴が
ある。
て、ジヨセフソン素子５に近接して配線し、電流
Igによつて発生する磁束を３倍にし、線２３１を
流れる電流Igが小さい場合でも、ジヨセフソン素
子５に容易に十分大きな所定の磁界Hgが得られ
るようにした点に特徴がある。また、ジヨセフソ
ン素子４を超電導状態から電圧状態に、小さな制
御電流Icで、することができるように、後述する
バイアス磁界Hg0が加もるようにした点に特徴が
ある。
第６図ａおよびｂは、第５図の第３の実施例の
ジヨセフソン素子４および５の超電導状態・電圧
状態図である。制御電流Icが流れていないとき
は、ジヨセフソン素子４には、磁界Hg0が加わ
り、ジヨセフソン素子４は超電導状態で、第６図
ａの黒丸が示す状態となり、ジヨセフソン素子５
には、磁界Hgが加わり、ジヨセフソン素子は電
圧状態で、第６図ｂの黒丸で示す状態となる。制
御電流Icが流れたときは、ジヨセフ素子４および
５の示す状態は、第６図のａの白丸およびｂの白
丸で示す状態となる。
ジヨセフソン素子４および５の超電導状態・電圧
状態図である。制御電流Icが流れていないとき
は、ジヨセフソン素子４には、磁界Hg0が加わ
り、ジヨセフソン素子４は超電導状態で、第６図
ａの黒丸が示す状態となり、ジヨセフソン素子５
には、磁界Hgが加わり、ジヨセフソン素子は電
圧状態で、第６図ｂの黒丸で示す状態となる。制
御電流Icが流れたときは、ジヨセフ素子４および
５の示す状態は、第６図のａの白丸およびｂの白
丸で示す状態となる。
第７図は本発明の第４の実施例図である。第４
の実施例は、第３図の第１の実施例の線３を、一
重ループがある線３１のように構成して、制御線
３１を流れる制御電流Icの感度を大きくしたもの
である。すなわち、制御線３１がジヨセフソン素
子４と磁気的に２重結合し、制御電流Icより発生
する磁束がジヨセフソン素子４の方がジヨセフソ
ン素子５より２倍になる様にしてある。この回路
のジヨセフソン素子４および５の動作は第８図ａ
およびｂに示す。同図ａおよびｂにおいて、黒丸
は制御電流Icが流れていないときのジヨセフソン
素子４および５の状態、白丸は制御電流Icが流れ
ているときのジヨセフソン素子４および５の状態
を示す。第４の実施例は、第３図に示した第１の
実施例よりも少ない制御電流Icで動作する。この
第４の実施例では、制御線３１がジヨセフソン素
子４と磁気的に２重にした場合を示したが、さら
に多重しても設計が可能なことは明らかである。
の実施例は、第３図の第１の実施例の線３を、一
重ループがある線３１のように構成して、制御線
３１を流れる制御電流Icの感度を大きくしたもの
である。すなわち、制御線３１がジヨセフソン素
子４と磁気的に２重結合し、制御電流Icより発生
する磁束がジヨセフソン素子４の方がジヨセフソ
ン素子５より２倍になる様にしてある。この回路
のジヨセフソン素子４および５の動作は第８図ａ
およびｂに示す。同図ａおよびｂにおいて、黒丸
は制御電流Icが流れていないときのジヨセフソン
素子４および５の状態、白丸は制御電流Icが流れ
ているときのジヨセフソン素子４および５の状態
を示す。第４の実施例は、第３図に示した第１の
実施例よりも少ない制御電流Icで動作する。この
第４の実施例では、制御線３１がジヨセフソン素
子４と磁気的に２重にした場合を示したが、さら
に多重しても設計が可能なことは明らかである。
第９図は第７図の第４実施例で制御３１の数を
制御線３１，３２の２本に増やした第５の実施例
を示す図である。制御線３１，３２を流れる電流
Ic1，Ic2により、この回路はOR，NOR論理動作
をする。以上の説明ではジヨセフソン素子として
１個のジヨセフソン接合を有する素子を例にあげ
て説明してきたが、複数のジヨセフソン接合を有
するジヨセフソン干渉計であつてもよい。
制御線３１，３２の２本に増やした第５の実施例
を示す図である。制御線３１，３２を流れる電流
Ic1，Ic2により、この回路はOR，NOR論理動作
をする。以上の説明ではジヨセフソン素子として
１個のジヨセフソン接合を有する素子を例にあげ
て説明してきたが、複数のジヨセフソン接合を有
するジヨセフソン干渉計であつてもよい。
以上説明したように、本発明によれば、従来の
ように直流バイアス電流IB発生用電源７を電源１
の他に設ける必要がなく、回路構成が簡単にな
る。
ように直流バイアス電流IB発生用電源７を電源１
の他に設ける必要がなく、回路構成が簡単にな
る。
第１図および第２図は従来例の説明図、第３図
〜第９図は本発明の説明図である。
〜第９図は本発明の説明図である。
Claims (1)
- 【特許請求の範囲】 １ 超電導線により並列接続された１対のジヨセ
フソン素子からなる基本回路と、上記一対のジヨ
セフソン素子のうち、少なくとも一方のジヨセフ
ソン素子にバイアス磁界を供給する手段と、上記
基本回路の駆動電流を発生する電源と、上記基本
回路と該電源とを電気的に接続する線と、上記一
方のジヨセフソン素子上での上記バイアス磁界を
減少させるための磁界を供給し、かつ、上記他方
のジヨセフソン素子に磁界を供給し、両ジヨセフ
ソン素子の超電導状態および電圧状態を制御する
ように制御電流を案内する制御線とを有する超電
導論理回路において、 上記バイアス磁界供給手段は、上記電源と上記
駆動電流によつて発生する磁界が上記一方のジヨ
セフソン素子に磁気的結合するように、上記一方
のジヨセフソン素子に近接した部分に上記駆動電
流を案内する上記接続線とからなることを特徴と
する超電導論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP782080A JPS56106429A (en) | 1980-01-28 | 1980-01-28 | Superconductive logical circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP782080A JPS56106429A (en) | 1980-01-28 | 1980-01-28 | Superconductive logical circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56106429A JPS56106429A (en) | 1981-08-24 |
| JPS6334655B2 true JPS6334655B2 (ja) | 1988-07-12 |
Family
ID=11676222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP782080A Granted JPS56106429A (en) | 1980-01-28 | 1980-01-28 | Superconductive logical circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56106429A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294673A (ja) * | 2005-04-06 | 2006-10-26 | Mitsubishi Electric Corp | 変圧器中身支持装置 |
-
1980
- 1980-01-28 JP JP782080A patent/JPS56106429A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56106429A (en) | 1981-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7046117B2 (en) | Integrated magnetic field strap for signal isolator | |
| JPS6334655B2 (ja) | ||
| JPH10242537A (ja) | 超伝導量子干渉素子 | |
| JPH0237730B2 (ja) | ||
| JPS59167124A (ja) | 超電導排他論理和回路 | |
| JPH02252195A (ja) | ジョセフソンラッチ回路 | |
| JPS582432B2 (ja) | ジキバブルソウチノ ケンシユツカイロ | |
| JP2625392B2 (ja) | ジョセフソンラッチ回路 | |
| JPH0643230A (ja) | Ｓｑｕｉｄ磁束計 | |
| JPH01125115A (ja) | 超電導回路 | |
| JPH0357654B2 (ja) | ||
| JP2849139B2 (ja) | 永久電流解除装置 | |
| JPS5995722A (ja) | 超伝導素子を用いた双安定回路 | |
| JPH02244495A (ja) | ジョセフソンラッチ回路 | |
| JPH03276920A (ja) | 半導体集積回路 | |
| JPH043038B2 (ja) | ||
| JPH02200008A (ja) | 論理ゲート | |
| JPH0677747A (ja) | インターフェース回路 | |
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPH0690267B2 (ja) | ディジタル・スクィド | |
| JPH0215898B2 (ja) | ||
| JPH0232584B2 (ja) | Chokuryukadenryukenshutsusochi | |
| JPH0211928B2 (ja) | ||
| JPS58209178A (ja) | ジヨセフソン集積回路 | |
| JPH02244497A (ja) | ジョセフソンラッチ回路 |