JP2625392B2

JP2625392B2 - ジョセフソンラッチ回路

Info

Publication number: JP2625392B2
Application number: JP6320803A
Authority: JP
Inventors: 伸一萬; 修一田原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-12-22
Filing date: 1994-12-22
Publication date: 1997-07-02
Anticipated expiration: 2012-07-02
Also published as: JPH08180687A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ジョセフソン接合を用
いたラッチ回路に関し、特に真信号、補信号を回路の中
で利用する論理回路において、前のクロックサイクルに
おける論理演算の結果を一時蓄え、その真信号、補信号
の二つの形で出力するラッチ回路に関するものである。

【０００２】

【従来の技術】ラッチング動作に基づいたジョセフソン
接合素子論理ゲートにおいては、１クロックサイクルご
とに電源電流を０に戻すことでラッチング動作をリセッ
トするＡＣ電源方式が一般的にとられている。このよう
な方式で論理回路を組むためには、電源電流が０の間、
前のクロックサイクルの情報を維持するラッチ回路が本
質的に必要となる。また、ジョセフソン接合を用いた論
理回路では、インバーターを構成するためにはタイミン
グ信号が必要で、構成が半導体に比べて難しく、動作の
高速化にも障害となる。従って、入力された情報の真信
号と補信号が同時に出力されるラッチ回路は、ジョセフ
ソン素子を用いた論理回路の高性能化に必要不可欠のも
のといえる。

【０００３】従来、いくつかのラッチ回路が提案され研
究されてきているが、ここでは図５に示す従来例を説明
する。この従来例のラッチ回路の動作については、特開
平２−２４４４９５号公報に詳しいので、ここでは簡単
に述べるにとどめる。図５は、従来例の等価回路を示し
ており、図５において、５０１は真信号入力線、５０２
は補信号入力線、５０３，５０８，５１９はジョセフソ
ン接合、５０４，５０５，５０６はインダクタンス、５
０７はジョセフソン接合とインダクタンスからなるセン
ス回路（２接合ＳＱＵＩＤ）、５０９はゲート電流線、
５１０，５１１は出力抵抗、５１２は真信号出力線、５
１３は補信号出力線、５１４はラッチイネーブル信号
線、５１５，５１６は積演算回路、５１７は真信号入力
線、５１８は補信号入力線であり、ジョセフソン接合５
０３とインダクタンス５０４，５０５，５０６からデー
タ保持ループを構成する。

【０００４】あるクロックサイクルにおける計算の結果
が１のときは、真信号入力線５０１に電流が流れ、０の
ときは、補信号入力線５０２に電流が流れる。真信号入
力線５０１を流れる電流は、磁気結合によりインダクタ
ンス５０４を通して磁束保持ループを流れる電流とな
り、ジョセフソン接合５０３が電圧状態にスイッチして
磁束量子を記憶する。この磁束量子分に相当する永久電
流が、保持ループには流れている。計算結果が０の場
合、補信号入力線５０２とインダクタンス５０５の磁気
結合を通して保持ループに誘起される電流は、真信号の
入力により誘起される電流の逆向きに、つまり永久電流
の向きに同じくなるように設計し、永久電流と重畳した
ときにジョセフソン接合５０３が電圧状態になり、重畳
しないときには電圧状態にならないように設計してお
く。そうすれば、保持ループに磁束が書き込まれている
ときに補信号入力は磁束ループ内の量子磁束を打ち消
し、書き込まれていない場合はそのままの状態を保つ。
このようにして、計算結果の情報は記録される。その情
報の読み出しには、保持ループ内のインダクタンス５０
６とセンス回路５０７の磁気結合を通して誘起される磁
束を入力とするセンス回路により行われる。このセンス
回路の電圧状態に移行する電流値は、磁束保持ループに
磁束が書き込まれているか否かで違ってくる。その電流
値の関係を、ジョセフソン接合５０８との大小関係にお
いて、（磁束がある時の電圧状態移行電流）＜（ジョセ
フソン接合５０８の電圧状態移行電流）＜（磁束がない
ときの電圧状態移行電流）、と設計しておけば、前記保
持ループに磁束が書き込まれているときのみセンス回路
５０７がスイッチし、磁束が書き込まれていない場合
は、センス回路５０７よりジョセフソン接合５０８が先
にスイッチするようになる。センス回路５０７がスイッ
チしたときには、ゲート電流線５０９より供給されたゲ
ート電流は、抵抗５１１を通し、真信号出力線５１２へ
流れ（抵抗５１０も分岐するが、分岐された電流はジョ
セフソン接合５１９を通し、接地へ流れ、補信号出力線
５１３へは流れない）、ジョセフソン接合５０８がスイ
ッチしたときには、ゲート電流は抵抗５１０を通し、ジ
ョセフソン接合５１９へ流れ、ジョセフソン接合５１９
をスイッチし、補信号出力線５１３へと流れる。すなわ
ち、前記保持ループへの保持磁束の有無に対応して（デ
ータ“１”，“０”に対応して）真信号、補信号が出力
されることになる。このようにして、ジョセフソンラッ
チ回路が実現できる。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たラッチ回路には次のような問題がある。第一に、デー
タの書き込みには必ず真信号と補信号の二つが必要にな
ることである。これは、論理回路を組むときデュアルレ
ール方式を採用しなければならないことを意味する。デ
ュアルレール方式は、ジョセフソン接合を用いた回路で
一般的に使われる方式であるが、補信号が必要ないとこ
ろでも補信号を維持するためのゲートを用意しなければ
ならず、特にジョセフソン論理ゲートを組み合わせて複
雑な論理システムを実現しようとしたときに、意味無く
全ゲート数を増やす可能性がある。また、チップの入出
力部分のピン数も同様で、例えば６４ビットの乗算器の
場合をあげると、入力に１２８ピン、出力に６４ピン必
要で、これをデュアルレール方式を用いて実現しようと
すると、３８４ピンの入出力ピンが必要となる。このよ
うなチップを、液体ヘリウムにより冷却しなければなら
ないジョセフソンチップで実現するのは望ましくない。

【０００６】第二に、信号線の結合に磁気結合を用いて
いることである。磁気結合は、通常配線層を重ねて実現
するが、磁気結合は、直接結合する場合に比べ、制御し
にくい。そのため、結合の度合いが弱く、またプロセス
への依存度も高いため、設計をより困難にする。上述の
回路を実現しようとすると、インダクタンス５０４，５
０５は、真、補信号の独立した磁気結合入力用インダク
タンスであるために、それぞれの相互インダクタンス値
を稼ぐためにどちらも大きな値とならなければならなく
なるし、そこに誘起させるために、信号線５０１，５０
２に流さねばならなくなる電流も増やさなければならな
くなる。また、インダクタンス５０６、センス回路５０
７のインダクタンス部分のインダクタンス値についても
同様で、結局回路の配線面積を大きくし、回路全体の小
型化を阻む。さらに、センス回路５０７のＬＩ積と、イ
ンダクタンス５０６とセンス回路５０７のインダクタン
スとの間で誘起される書き込み磁束の関係は、このラッ
チ回路の動作マージンを決める大事な関係であるが、磁
気結合方式をとる限り、この関係を最適なものにするこ
とは非常に困難である。その理由は、センス回路５０７
のインダクタンスを適当なものにしてＬＩ積を最適化し
ても、そのインダクタンス値に対応する相互インダクタ
ンスが稼げないために、センス回路５０７への書き込み
磁束が小さくなることによるものである。このことは、
ラッチ回路の動作マージンが小さくなることを意味す
る。このようなラッチ回路は、ＬＳＩを構成するべきラ
ッチ回路としては望ましくない。

【０００７】

【課題を解決するための手段】本発明のジョセフソンラ
ッチ回路は、単一もしくは複数のジョセフソン接合と超
伝導インダクタンスよりなるデータ保持ループと、この
データ保持ループに直接結合した分離回路と、この分離
回路に直接結合した信号入力線と、前記データ保持ルー
プに直接結合したセンス回路と、このセンス回路により
前記データ保持ループに保持された情報を読み取り真信
号出力と補信号出力とを発生する出力回路と、この出力
回路の真信号出力を分岐し前記データ保持ループの一部
に磁気的に結合したリセットパルス回路とを備えること
を特徴としている。

【０００８】

【作用】本発明のデータ保持ループへの磁束の書き込み
は、計算結果の真信号のみの入力を分離回路を通したの
ち直接入力する方法で行われる。書き込み磁束は、保持
ループと直接結合したＳＱＵＩＤにより読み出される。
直接結合方式を採ったため、ＳＱＵＩＤの回路パラメー
タは最適な感度に調整可能である。書き込み磁束のリセ
ットは、その磁束が真信号が出力されるときにしかない
ことを利用し、その真信号出力の一部をリセットパルス
回路を通し、保持ループの永久電流を打ち消すことで行
う。パルスは、きわめて短時間のものであるため、次の
クロックサイクルにおける入力に影響を与えない。パル
ス発生によるダイナミックな効果による誤動作は、分離
回路を用いることで防止する。

【０００９】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１０】図１は、本発明に係るジョセフソンラッチ
回路の一実施例の等価回路を示す図である。分離回路２
５は、信号入力線１より抵抗４とインダクタンス６と抵
抗５が順に直列に接続され、インダクタンス６と抵抗５
の間がジョセフソン接合３を介して接地されている。ジ
ョセフソン接合７とインダクタンス１０とインダクタン
ス９とインダクタンス８は、順にループ状に接続され、
ジョセフソン接合７とインダクタンス１０の間は、分離
回路に接続され、インダクタンス９とインダクタンス８
の間は、接地されている。ジョセフソン接合１１とジョ
セフソン接合１２とインダクタンス９およびインダクタ
ンス８は、ループ状に接続され、ジョセフソン接合１１
とジョセフソン接合１２との間が出力となっている。こ
の出力は、抵抗１７を介して真信号出力線２２に接続さ
れている。また、この出力は、ジョセフソン接合１３と
抵抗１５と抵抗１６を順に介して補信号出力線２３に接
続され、ジョセフソン接合１３と抵抗１５との間は、ゲ
ート電流線２６に接続され、抵抗１５と抵抗１６の間
は、ジョセフソン接合１４を介して接地されている。リ
セットパルス回路は、真信号出力線２２が抵抗２０と抵
抗２１を介して接地され、抵抗２０と抵抗２１の間がジ
ョセフソン接合１８とインダクタンス１９を介して接地
され、インダクタンス１９がインダクタンス１０と磁気
的に結合されている。

【００１１】ジョセフソン接合７のオーダーパラメータ
の位相差をθとすると、分離回路の出力抵抗５より入力
される電流Ｉｅとの特性は、図２に示すようになる。図
２において、２０１から２０６まではそれぞれ動作点を
示す。この特性は、ジョセフソン接合７の臨界電流値と
インダクタンス８，９，１０の値を決めることで設計す
ることができる。

【００１２】図３は、ジョセフソン論理回路のゲート電
流波形の一例で、単極性ＡＣ駆動の場合を模式的に示し
たものである。３０１は動作領域、３０２はデータ書き
込み領域、３０３はデータ保持領域、３０４はマシンサ
イクル、３０５はデータ読み出し領域を示す。図３に示
す動作領域３０１において計算された結果は、信号入力
線１から積演算回路２４へ入力される。計算結果が１の
場合、ラッチイネーブル信号が入力されると、積演算回
路２４を経て信号が分離回路２５に伝達される。分離回
路２５中のジョセフソン接合３の臨界電流値は、積算回
路からの入力電流値より小さく設計されていて、入力電
流は、結局、ジョセフソン接合７とインダクタンス８，
９，１０より構成される磁束保持ループに流れる。分離
回路の役割は後述する。磁束保持ループに流れた電流
は、ジョセフソン接合７を電圧状態に移行させ、磁束保
持ループの中に１磁束量子を記録する。すなわち、図２
において、動作点は２０１を通って２０２へ移る。ゲー
ト電流波形が立ち下がると動作点は２０３に移り、デー
タ保持領域３０３の間データが保持される。このときジ
ョセフソン接合は超伝導状態に戻り、磁束保持ループに
は永久周回電流が流れている。計算結果が０の場合に
は、積演算回路２４がスイッチせず、分離回路に電流は
流れない。すなわち、磁束保持ループの状態は変化しな
い。

【００１３】読み出しは、ゲート電流の立ち上がりの時
に行われる。データ保持ループに周回電流が流れている
場合には、読み出しＳＱＵＩＤを構成しているインダク
タンス８，９、ジョセフソン接合１１，１２の臨界電流
値がジョセフソン接合１３の臨界電流値よりも小さくな
るように、保持ループに周回電流が流れていないとき
は、ＳＱＵＩＤの臨界電流値がジョセフソン接合１３よ
りも大きくなるように設計しておく。周回電流が流れて
いる場合、ゲート電流が増えるに従い、まずＳＱＵＩＤ
がスイッチし、電流は抵抗１７に流れ、真信号出力線２
２に出力が現れる。同時に抵抗１５へも電流は分流する
が、その電流は、ジョセフソン接合１４を通って接地へ
流れ込む。周回電流が流れていない場合は、ゲート電流
が増えると、先にジョセフソン接合１３が電圧状態にス
イッチし、電流は抵抗１５に流れ、まず、そのままジョ
セフソン接合１４に流れるが、ジョセフソン接合１３，
１４は同じ臨界電流値に設定するので、ジョセフソン１
４もすぐスイッチし、結局、電流は抵抗１６を通り、補
信号出力線２３に現れる。真信号出力線には電流は流れ
ない。

【００１４】上述したような方法で、ラッチ回路の読み
出し、書き込み動作が行われる。しかし、記録される磁
束保持ループは、各クロックごとにリセットされていな
ければならない。従来例においては、補信号入力が磁束
保持ループの磁束リセットに寄与するように設計されて
いるが、本発明では、その作業はリセット回路を用いて
行われる。本発明では、入力が１、すなわち真信号が１
の時にのみ磁束が書き込まれる。従って、リセットは、
次の出力が真信号線に出るときのみ行えばよい。本発明
では、真信号出力線２２からの出力線の一部を用いてリ
セットを行う。リセットは、次の動作領域でのデータ保
持ループの信号書き込み動作を妨げてはならない。その
ため、パルス信号を用いてリセット動作を行う。すなわ
ち、真信号出力線の一部を抵抗２０、ジョセフソン接合
１８を通して保持ループのインダクタンス１０と磁気的
に結合させたインダクタンス１９に送る。ジョセフソン
接合１８の臨界電流値は、リセットのために流れる電流
より小さく設計しておく。そうすればジョセフソン接合
１８は、リセット電流が流れた直後スイッチし、インダ
クタンス１９にはパルス電流が流れ、残りは抵抗２１に
流れ込む。このようにして、データ保持ループへの信号
入力にタイミングの点で影響を与えずに、リセット動作
を完了することができる。

【００１５】リセット動作はパルス電流で行うので、従
来例などで行われている定常的なリセット電流に比べて
大きな量の電流パルスを流さねばならない。従って、こ
の非常に短時間で大きな電流を流すことによるダイナミ
ックな効果が無視できなくなり、動作マージンの低下に
つながる。ＬＳＩを構成する場合、最も顕著に起こり得
る誤動作は、このダイナミックな効果により、信号入力
線１の前段に位置することになるＬＳＩを構成する論理
ゲートの計算結果が０のときでも、つまり入力がないと
きでも、そのゲート電流だけでスイッチしてしまい、信
号入力線１に電流が流れてしまうことである。このため
分離回路２５を設ける。実施例には、その一例が示して
ある。抵抗４，５、インダクタンス６を時間的に急峻な
電流変化を押さえるような回路パラメータに、ジョセフ
ソン接合３をリセットパルスにより誘起された保持ルー
プからの漏れ電流や、その他の誤動作により前段のゲー
トがゲート電流だけでスイッチしてしまった場合その入
力電流を吸収できる程度に設定し、磁束リセットの際の
ダイナミックな効果による誤動作を前段の回路から分離
する働きをする。

【００１６】以上のようにして本発明のラッチ回路は動
作するが、入力信号線、ＳＱＵＩＤを用いた読み取り回
路の部分を、従来例のような磁気結合型とせずに直接結
合型とした理由を、一例として読み取り感度の基本設計
と関連づけ、以下に述べる。図４は、磁束保持ループと
読み出しＳＱＵＩＤの部分を非常に簡略化して描いたも
のである。図４において、４０１，４０６，４０７はジ
ョセフソン接合、４０２，４０３，４０４は自己インダ
クタンス、４０５は４０２と４０４の間の相互インダク
タンスを表す。インダクタンス４０３は、本実施例にお
けるリセット回路磁気結合用のインダクタンス１０と等
価なものである。ここで、それぞれの回路パラメータ量
を、インダクタンス４０２はＬ１、インダクタンス４０
３はＬ３、インダクタンス４０４はＬｒ、相互インダク
タンス４０５はＭ、ジョセフソン接合４０６，４０７は
Ｉ₀であるとする。ジョセフソン接合を用いた論理回路
においては、異なる配線層を重ねることで磁気結合を得
る。このため、これらのパラメータの間には、次のよう
な関係があるとすることができる。

【００１７】Ｍ＝α×Ｌｒ（１）Ｌｒ＝β×Ｌ１（２） α，βは定数であり、後述するが磁気結合型と直接結合
型とで違う値を持つ。また、読み取り用ＳＱＵＩＤの最
適感度を得るために、そのＬＩ積と書き込み磁束につい
て、磁束が保持ループに書き込まれているときの循環電
流をＩｃｉｒとすれば、高感度が得られる典型的な設定
として、Ｌｒ×Ｉ₀＝Φ₀／４（３）Ｉｃｉｒ＝Φ₀／（Ｌ１＋Ｌ３）（４）Ｍ×Ｉｃｉｒ＝Φ₀／２（５）があげられる。式（１）から式（５）より、Ｌ３＝（２×α×β−１）×Φ₀／（４×β×Ｉ₀）（６）式（６）に典型的な値を代入し、Ｌ３を求める。磁気結
合の場合、α＝０．７、β＝０．５、Ｉ₀＝０．１（ｍ
Ａ）でＬ３＝−３．１０５（ｐＨ）＜０である。一方、
直接結合をとると、α＝１、β＝１、Ｉ₀＝０．１（ｍ
Ａ）でＬ３＝５．１７５（ｐＨ）である。磁気結合の場
合、明らかに式（３）から式（５）の関係を満たす設計
が不可能であることが分かる。さらに、実際にループを
レイアウトすると、通常１（ｐＨ）程度の余分なインダ
クタンスが発生してしまう。このため磁束結合型で回路
を組むのは著しく感度を落とすパラメータセットをとら
ざるを得なくなる。一方の直線結合を用いて回路を構成
すれば、高感度動作が可能となる動作点にもっていくこ
とができる。また、この場合、最も大きなインダクタン
スはＬ３となるが、本発明で唯一磁気結合をとっている
リセットパルスの部分、すなわちインダクタンス１９と
１０の部分が最も大きな面積を要求するわけで、それが
同じ場所であるということは、回路の面積の小型化にも
寄与する。

【００１８】以上のように本回路を用いてジョセフソン
ラッチ回路を実現することができる。本回路は、入力に
真信号のみで動作を行うことのできる単極性ＡＣ駆動方
式用のラッチ回路である。出力としては真信号と補信号
を発生する。

【００１９】

【発明の効果】本発明のラッチ回路は、単極性ＡＣ駆動
方式の時に用いることができるその動作のために、いか
なるタイミングシーケンスも必要としない。本ラッチ回
路を動作させるのに必要な入力信号は真信号一つである
ため、Ｉ／Ｏピンの削減に寄与することができる。ま
た、データ保持のためのループは単一のジョセフソン接
合を用い、入力やループの情報を読みとるために直接ル
ープと結合させる方式を採っているため、読みとり感度
の向上と、回路の占有面積の小型化に大きく寄与する。

【図面の簡単な説明】

【図１】本発明の一実施例の等価回路を示す図である。

【図２】保持ループにおけるジョセフソン接合のオーダ
ーパラメータの位相差と保持ループへの入力電流との電
流−位相特性を示す図である。

【図３】ジョセフソン論理回路のゲート電流波形の一例
を示す図である。

【図４】磁束保持ループと読み出しＳＱＵＩＤの部分を
簡略化して描いた図である。

【図５】従来例の等価回路を示す図である。

【符号の説明】

１信号入力線２，５１４ラッチイネーブル信号線３，７，１１，１２，１３，１４，１８，４０１，４０
６，４０７，５０３，５０８ジョセフソン接合４，５，１５，１６，１７，２０，２１，５１０，５１
１抵抗６，８，９，１０，１９，４０２，４０３，４０４，５
０４，５０５，５０６インダクタンス２２，５１２真信号出力線２３，５１３補信号出力線２４，５１５，５１６積演算回路２５分離回路２６，５０９ゲート電流線２０１，２０２，２０３，２０４，２０５，２０６動
作点３０１動作領域３０２データ書き込み領域３０３データ保持領域３０４マシンサイクル３０５データ読み出し領域４０５相互インダクタンス５０１，５１７真信号入力線５０２，５１８補信号入力線５０７センス回路（ＳＱＵＩＤ）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特公平２−26886（ＪＰ，Ｂ２) 特公平４−3037（ＪＰ，Ｂ２) 特公平４−3038（ＪＰ，Ｂ２) 特公平４−3039（ＪＰ，Ｂ２) 特公昭64−7440（ＪＰ，Ｂ２) 特公平４−12557（ＪＰ，Ｂ２)

Claims

(57)【特許請求の範囲】

【請求項１】単一もしくは複数のジョセフソン接合と超
伝導インダクタンスよりなるデータ保持ループと、このデータ保持ループに直接結合し、誤動作による入力
線への漏れ電流を吸収する分離回路と、この分離回路に直接結合した信号入力線と、前記データ保持ループに直接結合したセンス回路と、このセンス回路により前記データ保持ループに保持され
た情報を読み取り真信号出力と補信号出力とを発生する
出力回路と、この出力回路の真信号出力を分岐し前記データ保持ルー
プの一部に磁気的に結合した磁束保持ループの磁束をパ
ルス信号によりリセットするリセットパルス回路とを備
えることを特徴とするジョセフソンラッチ回路。
【請求項２】信号入力線より第１の抵抗と第１のインダ
クタンスと第２の抵抗が順に直列に接続され、第１のイ
ンダクタンスと第２の抵抗の間が第１のジョセフソン接
合を介して接地された分離回路と、第２のジョセフソン接合と第２のインダクタンスと第３
のインダクタンスと第４のインダクタンスが順にループ
状に接続され、第２のジョセフソン接合と第２のインダ
クタンスの間が前記分離回路に接続され、第３のインダ
クタンスと第４のインダクタンスの間が接地されたデー
タ保持ループと、第３のジョセフソン接合と第４のジョセフソン接合と前
記第３のインダクタンスおよび第４のインダクタンスが
ループ状に接続され、第３のジョセフソン接合と第４の
ジョセフソン接合との間が出力とされたセンス回路と、このセンス回路の出力が第５のジョセフソン接合と第３
の抵抗と第４の抵抗を順に介して補信号出力線に接続さ
れ、第５のジョセフソン接合と第３の抵抗の間がゲート
電流線に接続され、第３の抵抗と第４の抵抗の間が第６
のジョセフソン接合を介して接地され、さらに前記セン
ス回路の出力が第５の抵抗を介して真信号出力線に接続
された出力回路と、前記真信号出力線が第６の抵抗と第７の抵抗を介して接
地され、第６の抵抗と第７の抵抗の間が第７のジョセフ
ソン接合と第５のインダクタンスを介して接地され、第
５のインダクタンスが前記第２のインダクタンスと磁気
的に結合されたリセットパルス回路とを備えることを特
徴とするジョセフソンラッチ回路。
【請求項３】請求項２記載のジョセフソンラッチ回路に
おいて、前記第１のジョセフソン接合の臨界電流値が信
号入力線からの電流値より小さくなるように設定し、前
記データ保持ループに周回電流が流れている場合に第３
および第４のジョセフソン接合の臨界電流値が第５およ
び第６ののジョセフソン接合の臨界電流値よりも小さく
なるように、かつ周回電流が流れていない場合に第３お
よび第４のジョセフソン接合の臨界電流値が第５のおよ
び第６のジョセフソン接合の臨界電流値よりも大きくな
るように設定したことを特徴とするジョセフソンラッチ
回路。