JPH033396B2 - - Google Patents

Info

Publication number
JPH033396B2
JPH033396B2 JP56105575A JP10557581A JPH033396B2 JP H033396 B2 JPH033396 B2 JP H033396B2 JP 56105575 A JP56105575 A JP 56105575A JP 10557581 A JP10557581 A JP 10557581A JP H033396 B2 JPH033396 B2 JP H033396B2
Authority
JP
Japan
Prior art keywords
josephson
current
circuit
josephson element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56105575A
Other languages
English (en)
Other versions
JPS589381A (ja
Inventor
Yutaka Harada
Nobuo Kodera
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56105575A priority Critical patent/JPS589381A/ja
Publication of JPS589381A publication Critical patent/JPS589381A/ja
Publication of JPH033396B2 publication Critical patent/JPH033396B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 本発明は、ジヨセフソン素子を使つた論理回路
で特に直流電源駆動方式の回路に関する。
従来のジヨセフソン素子を使つたデイジタル回
路は、主に交流電源駆動方式が検討され、直流電
源駆動方式の回路が見過されていた。しかし、交
流電源駆動方式の回路はその構造が簡単である反
面、交流電源駆動回路をおさめる実装構造が複雑
となるため最近では直流電源駆動方式が見直され
色々な形式の回路が提案されている。以下に従来
技術による直流電源駆動回路の問題点をあげる。
第1a図、第1b図は例えば超電導材料の間に絶
縁層をもうけた構造の、いわゆるサンドイツチ構
造のジヨセフソン素子の電圧−電流特性である。
ジヨセフソン素子に流れうる最大の超電導電流は
ジヨセフソン素子と鎖交する磁束によつて制御さ
れる。例えば第1a図ではジヨセフソン素子に磁
束が鎖交していないため、ジヨセフソン素子に流
れうる最大の超電導電流は多いが、第1b図では
ジヨセフソン素子に磁束が鎖交しているため、ジ
ヨセフソン素子に流れうる最大の超電導電流は少
いことを示している。電圧状態にあるジヨセフソ
ン素子の両端にかかる直流電圧をある値以下にす
るとジヨセフソン素子が超電導状態にもどる現象
は良く知られている。電圧状態にとどまつていら
れる最小の電圧Vnioは近似的に(1)式で記述され
る。
In:ジヨセフソン素子に流れうる最大の超電導電
流 Cj:ジヨセフソン接合容量 h:プランク定数を2πでわつたもの e:電子電荷 G:ジヨセフソン接合のトンネルコンダクタンス Vnioは(1)で明かな様にジヨセフソン素子に流れ
うる最大電流の平方根に比例する。そのため第1
a図のVnio1は第1b図のVnio2よりも大きい。第
2図は従来技術による公知の直流電源駆動回路の
例である。ジヨセフソン素子101の1端は接地
され、他端は端子104に接続される。負荷抵抗
102の1端は接地され、他端は端子104に接
続される。この端子104は回路の出力端子であ
る。直流電流源103の1端は接地され、他端は
端子104に接続される。コントロール配線10
7はジヨセフソン素子101の近傍におかれ、端
子105,106を介してコントロール配線10
7を流れるコントロール電流により発生する磁束
はジヨセフソン素子101と鎖交する。第2図で
点線で囲んだ領域は磁気的に結合している範囲を
表している。ジヨセフソン素子101は第1a
図、第1b図に示す電圧−電流特性を持つ。以下
に第2図に示す回路の動作を説明する。第3図は
第1a図に抵抗102の負荷直線を、第4図は第
1b図に抵抗102の負荷直線を書き加えた図で
ある。コントロール電流が流れない場合の動作点
は第3図のA点である。すなわちジヨセフソン素
子101に磁束が鎖交していないため、最大の超
電導電流が多く、かつVnioも大きい。負荷抵抗1
02の抵抗値を第3図の様に電圧状態の動作点が
Vnio1より小さい値になる様に設定しておけば、
この状態における回路の安定点は第3図のA点し
か無い。そのためジヨセフソン素子101は超電
導状態にあり、出力端子104は接地電位、すな
わち0Vであり負荷抵抗102には電流が流れな
い。コントロール電流がコントロール線107を
流れた場合の動作点は第4図のB点である。すな
わちジヨセフソン素子101に磁束が鎖交してい
るため、最大の超電導電流は少く、かつVnioも小
さいためこの状態における回路の安定点はB点し
か無い。そのためジヨセフソン素子101は電圧
状態にあり、出力端子104は第3図B点に相当
する電位になり、負荷抵抗102には直流電流源
103から流れるゲート電流Igの一部が流れる。
コントロール電流の有無を入力信号の“1”、
“0”に対応させ負荷抵抗に流れる電流の有無を
又は端子104の電位の高低を出力信号の“1”、
“0”に対応させれば第2図の回路はいわゆるコ
ンバータ回路動作をしていることは明かである。
(入力信号と逆向きの出力信号を発生するインバ
ータ回路に対して、入力信号と同じ向きの出力信
号を発生する回路をここではコンバータ回路と称
する)しかし第2図に示す回路は信号振幅、特に
出力端子104の“1”、“0”レベルの電位の差
が小さい欠点がある。すでに説明した様に第2図
に示す回路の信号振幅電圧VA(2)式で示される範
囲にある。
Vnio2<VA<Vnio1 …(2) 現在安定に作れるジヨセフソン素子の最大電流
密度は1000A/cm2程度であり、この条件では
Vnio1は約0.3mV以下であるため、信号振幅電圧
VAはそれ以下になる。
第5図は第2図に示す回路を改良した従来例で
ある。第1のジヨセフソン素子301に第1の負
荷抵抗303を並列接続したものと、第2のジヨ
セフソン素子302に第2の負荷抵抗304を並
列接続したものを直列に接続し、その1端を接地
し、他端を電源端子311に接続すると同時に、
該直列接続の中点を出力端子310に接続する。
第1のジヨセフソン素子301の近傍にバイアス
線308を配置する。直流電流源309よりバイ
アス線308に流れるバイアス電流により発生す
る磁束は第1のジヨセフソン素子と鎖交する。コ
ントロール配線307は第1、第2のジヨセフソ
ン素子301,302の近傍に置かれ、端子30
5,306を介して流れるコントロール電流によ
り発生する磁束は第1、第2のジヨセフソン素子
301,302と鎖交する。この場合コントロー
ル電流とバイアス電流の方向を互いに逆向きにし
ておき各各の電流により発生し、第1のジヨセフ
ソン素子301と鎖交する磁束は互いに打ち消し
合う様にしておく。第5図で点線で囲んだ領域は
磁気的に結合している範囲を表わしている。次に
第5図の回路動作を説明する。コントロール電流
が流れない場合の第1のジヨセフソン素子301
の電圧−電流特性は第1b図で表わされ、第2の
ジヨセフソン素子302の電圧−電流特性は第1
a図で表わされる。コントロール電流が流れる時
は、第1のジヨセフソン素子301の電圧−電流
特性は第1a図で表わされ、第2のジヨセフソン
素子302の電圧−電流特性は第1b図で表わさ
れる。電源端子311に印加する電圧を(3)式 Vs<Vnio1+Vnio2 …(3) の様にすると、第1、第2のジヨセフソン素子3
01,302のどちらか一方が超電導状態であ
り、他方が電圧状態になる。コントロール電流が
流れない場合は第1のジヨセフソン素子301は
電圧状態にあり、第2のジヨセフソン素子302
は超電導状態にあるため出力端子310は接地電
位すなわち0Vである。コントロール電流が流れ
る場合は第1のジヨセフソン素子301は超電導
状態、ジヨセフソン素子302は電圧状態にあ
り、出力端子310は電源端子と同電位すなわち
Vsボルトである。第5図に示した回路の信号振
幅電圧VAはVsボルトとなる。以上の説明から明
かな様に第5図に示す回路は第2図に示す回路よ
りも信号振幅電圧を大きくできる。しかし第5図
に示す回路はスイツチングの過渡時に回路出力に
発振波形が現われ不安定となることがある。この
出力の発振現象は約10PS乃至100PS程度続く場
合もある。これはスイツチングの過渡時には(3)式
の条件を満さない時があり、そのために第1、第
2のジヨセフソン素子301,302の両者が電
圧状態になり、出力端子の電圧が不安定になるた
めである。
本発明の目的は信号振幅電圧が大きく、かつ又
スイツチング時の過渡特性が安定な直流電源駆動
回路を提案することにある。
以下に本発明を実施例を使つて説明する。第6
図はヒステリシス特性を持たないジヨセフソン素
子の電圧−電流特性である。ジヨセフソン素子に
流れうる最大の超電導電流はジヨセフソン素子に
鎖交する磁束によりコントロールされる。例えば
第6図でジヨセフソン素子に鎖交する磁束が零の
場合はで示す特性を、磁束が零でない場合は
で示す特性となる。磁束はジヨセフソン素子な近
傍においたコントロール配線に流れるコントロー
ル電流によつて発生される。ブリツジ形のジヨセ
フソン接合素子、半導体を超電導材料ではさんだ
構造のジヨセフソン接合素子、酸化物を超電導材
料ではさんだ構造のジヨセフソン接合素子で超電
導電流密度が大きい場合の素子が第6図に示す電
圧−電流特性を示す。たとえば、2×106A/cm2
以上の高電流密度を有するPb−oxide−Pb(Io)ジ
ヨセフソン素子は4K以上ではほとんどヒステリ
シス特性を示さなくなることが知られている〔L.
D.Jackl et al:IEEE Trans.Mag.MAG−17,
295(1981)〕。
第7図は本発明の一実施例を示す図である。第
7図に示す回路は第2図にあるジヨセフソン素子
101を第6図に示す電圧−電流特性を持つジヨ
セフソン素子201におきかえたものである。第
7図に示す回路の動作を以下に説明する。コント
ロール配線107にコントロール電流が流れない
場合の回路の動作点は第8図のA点である。この
場合ジヨセフソン素子201に流しうる最大の超
電導電流が多いため、ジヨセフソン素子は超電導
状態にある。そのため第7図の回路の出力端子1
04の電位は0Vである。コントロール配線10
7にコントロール電流が流れる場合の回路の動作
点は第9図のB点である。この場合ジヨセフソン
素子201に流しうる最大の超電導電流が少いた
め、ジヨセフソン素子は電圧状態にあり、出力端
子104の電位はB点に対応した0Vでない電位
にある。ジヨセフソン素子201の電圧−電流特
性はヒステリシス特性を持たないため次にコント
ロール電流を零にすれば動作点は第8図のA点に
うつる。以上説明したごとく第7図の回路はいわ
ゆるコンバータ回路動作をする。
本発明の他の実施例を第10図に示す。第1の
ジヨセフソン素子401の1つの端子は電源端子
311に接続され、他の端子は回路の出力端子3
10に接続されると同時に第2のジヨセフソン素
子402の1つの端子に接続される。第2のジヨ
セフソン素子402の他端は接地される。第1の
負荷抵抗303の1つの端子は電流端子311に
接続され、他の端子は回路の出力端子310に接
続されると同時に第2の負荷抵抗304の1つの
端子に接続される。第2の負荷抵抗304の他の
端子は接地される。第1のコントロール配線30
7は第1、第2のジヨセフソン素子401,40
2の近傍におかれ、端子305,306を介して
第1のコントロール配線307に流れるコントロ
ール電流により発生する磁束は第1、第2のジヨ
セフソン素子401,402と鎖交する。第2の
コントロール配線308は第1のジヨセフソン素
子401の近傍におかれ、定電流電源309より
供給されるバイアス電流は第2のコントロール配
線を流れ、バイアス電流により発生する磁束は第
1のジヨセフソン素子401と鎖交する様にす
る。この場合第1のコントロール配線307に流
れるコントロール電流と第2のコントロール配線
308に流れるバイアス電流の流れる方向を互い
に逆向きにしておき、各々の電流により発生する
第1のジヨセフソン素子401と鎖交する磁束は
互いに打ち消し合う様にしておく。第10図で点
線で囲まれた領域は磁気的に結合している領域を
示す。第1、第2のジヨセフソン素子は第6図に
示す電圧−電流特性を持つ。電源端子311には
直流電圧Vsボルトが印加されている。以下に第
10図に示す回路の動作を説明する。コントロー
ル電流が流れない時、第1のジヨセフソン素子4
01にはバイアス電流により発生した磁束が鎖交
するが、第2のジヨセフソン素子402には磁束
が鎖交しない。そのため第1のジヨセフソン素子
401に流れうる最大の超電導電流は多く、第2
のジヨセフソン素子402に流れうる最大の超電
導電流は少い。したがつてコントロール電流が流
れない場合の動作点は第11図のA点となり、第
1のジヨセフソン素子は電圧状態、第2のジヨセ
フソン素子は超電導状態にあり、出力端子310
は接地電位すなわち0ボルトになる。コントロー
ル電流が流れる場合、第1のジヨセフソン素子4
01にはコントロール電流とバイアス電流の両方
が発生する磁束が鎖交するが、先に説明した様に
磁束が互いに打ち消し合うため、第1のジヨセフ
ソン素子401には等価的に磁束は鎖交しない状
態となり、第2のジヨセフソン素子402にはコ
ントロール電流が発生した磁束が鎖交する。その
ため第1のジヨセフソン素子401に流れうる最
大の超電導電流は多く、第2のジヨセフソン素子
402に流れうる最大の超電導電流は少ない。し
たがつてコントロール電流が流れる場合の動作点
は第12図のB点となり、第1のジヨセフソン素
子401は超電導状態、第2のジヨセフソン素子
402は電圧状態になり、出力端子310は電源
電圧と等電位、すなわちVsボルトとなる。以上
の説明より第10図の回路はいわゆるコンバータ
回路動作をしていることは明かである。又第2の
コントロール配線308を第2のジヨセフソン素
子402の近傍に置けば回路がいわゆるインバー
タ回路動作をすることは明かである。第10図に
示す回路は第1、第2のジヨセフソン素子40
1,402を直列に接続しているため信号振幅電
圧は大きく、かつ第1、第2のジヨセフソン素子
401,402の電圧−電流特性にヒステリシス
特性を持たないためスイツチング時の過渡特性が
不安定になる要因も無く安定している。
第13図は第10図に示した回路で他の回路を
駆動する場合の構成(図では第10図の回路を2
段接続した場合を示す)を示した図である。第1
0図に示す負荷抵抗304に流れる電流を伝送線
路501と駆動される回路の端子305,306
を介してコントロール配線307に流すことにより
回路を駆動できる。
以上の説明でジヨセフソン素子201,40
1,402は何ら規定しなかつたが、これらのジ
ヨセフソン素子はジヨセフソン接合でもジヨセフ
ソン干渉計でも良いことは明かである。
以上説明したごとく本発明によれば安定したス
イツチング動作をする、信号振幅電圧の大きい直
流電源駆動回路を容易にでき、デイジタルシステ
ムの設計、動作マージンを大きくすることができ
る。
【図面の簡単な説明】
第1a図及び第1b図はヒステリシス特性を有
するジヨセフソン素子の電圧−電流特性を示す
図、第2図乃至第5図は従来例を説明するための
図、第6図は本発明で用いるヒステリシス特性を
有しないジヨセフソン素子の電圧−電流特性を示
す図、第7図、第10図及び第13図は本発明の
直流電源駆動回路の実施例を示す図、第8図、第
9図、第11図及び第12図は本発明の実施例の
動作を説明するための図である。 101,301,302……ヒステリシス特性
を持つジヨセフソン素子、201,401,40
2……ヒステリシス特性を持たないジヨセフソン
素子、102,303,304……負荷抵抗、1
07,307……コントロール配線、308……
バイアス配線。

Claims (1)

  1. 【特許請求の範囲】 1 電圧−電流特性に実質的にヒステリシス特性
    を持たない第1、第2のジヨセフソン素子を夫々
    直列に接続し、この第1、第2のジヨセフソン素
    子の近傍に第1のコントロール配線を設けるとと
    もに第1、第2のジヨセフソン素子のどちらか一
    方の近傍に第2のコントロール配線を設けたこと
    を特徴とするジヨセフソン論理回路。 2 特許請求の範囲第1項において、上記回路
    は、直流定電圧源によつて駆動することを特徴と
    するジヨセフソン論理回路。 3 特許請求の範囲第1項において、上記回路
    は、伝送線を介して複数接続することを特徴とす
    るジヨセフソン論理回路。
JP56105575A 1981-07-08 1981-07-08 ジヨセフソン論理回路 Granted JPS589381A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56105575A JPS589381A (ja) 1981-07-08 1981-07-08 ジヨセフソン論理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56105575A JPS589381A (ja) 1981-07-08 1981-07-08 ジヨセフソン論理回路

Publications (2)

Publication Number Publication Date
JPS589381A JPS589381A (ja) 1983-01-19
JPH033396B2 true JPH033396B2 (ja) 1991-01-18

Family

ID=14411311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56105575A Granted JPS589381A (ja) 1981-07-08 1981-07-08 ジヨセフソン論理回路

Country Status (1)

Country Link
JP (1) JPS589381A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115881A (ja) * 1985-11-15 1987-05-27 Agency Of Ind Science & Technol 磁界結合型ジョセフソン集積回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525282A (en) * 1975-06-30 1977-01-14 Ibm Josephson junction circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525282A (en) * 1975-06-30 1977-01-14 Ibm Josephson junction circuit

Also Published As

Publication number Publication date
JPS589381A (ja) 1983-01-19

Similar Documents

Publication Publication Date Title
US4672244A (en) Josephson logic integrated circuit
EP0076160A2 (en) Josephson-junction logic device
US4611132A (en) Circuit utilizing Josephson effect
EP0168424A4 (en) ECL DOOR WITH SWITCHED CHARGE CURRENT SOURCE.
JPH033396B2 (ja)
JPH0237730B2 (ja)
JPS5840874A (ja) ジヨセフソン論理回路
JPS60793B2 (ja) ジヨセフソン素子を用いた論理回路
JP2765326B2 (ja) ジョセフソン極性切換型駆動回路
JP2550587B2 (ja) ジヨセフソンゲ−ト
JPS6157738B2 (ja)
SU1398056A1 (ru) Мостовой транзисторный инвертор
JPS5995722A (ja) 超伝導素子を用いた双安定回路
RU2024170C1 (ru) Фазосдвигающее устройство для управления вентильным преобразователем
JPH0218619B2 (ja)
JP2674652B2 (ja) ジョセフソン論理セルゲート
JPS6089126A (ja) 超電導論理回路
JPS60111133U (ja) ジヨセフソン論理回路と異種の論理回路の結合回路
JPH0223033B2 (ja)
JPS6376614A (ja) ジヨセフソンドライバ回路
JPH0460373B2 (ja)
JPH0626303B2 (ja) 超電導フリップフロップ回路
JPH0577352B2 (ja)
JPH0357654B2 (ja)
JPS6367773B2 (ja)