JP2679462B2 - 超伝導回路とその駆動方法 - Google Patents

超伝導回路とその駆動方法

Info

Publication number
JP2679462B2
JP2679462B2 JP3196325A JP19632591A JP2679462B2 JP 2679462 B2 JP2679462 B2 JP 2679462B2 JP 3196325 A JP3196325 A JP 3196325A JP 19632591 A JP19632591 A JP 19632591A JP 2679462 B2 JP2679462 B2 JP 2679462B2
Authority
JP
Japan
Prior art keywords
current
josephson junction
superconducting circuit
junction
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3196325A
Other languages
English (en)
Other versions
JPH0541547A (ja
Inventor
一郎 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3196325A priority Critical patent/JP2679462B2/ja
Priority to US07/925,019 priority patent/US5336941A/en
Publication of JPH0541547A publication Critical patent/JPH0541547A/ja
Application granted granted Critical
Publication of JP2679462B2 publication Critical patent/JP2679462B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1954Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
    • H03K19/1956Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/825Apparatus per se, device per se, or process of making or operating same
    • Y10S505/856Electrical transmission or interconnection system
    • Y10S505/857Nonlinear solid-state device system or circuit
    • Y10S505/863Stable state circuit for signal shaping, converting, or generating
    • Y10S505/864Stable state circuit for signal shaping, converting, or generating with josephson junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はトンネル接合型ジョセフ
ソン接合を用いた超伝導回路とその駆動方法に関する。
【0002】
【従来の技術】従来のトンネル接合型ジョセフソン接合
では、例えばギーワラ(GHEEWALA)によりアイ
イー イー トランザクション オン エレクトロン
デバイシズ(IEEE Transactions O
n Electron Devices)27巻198
0年10月号1857ページに報告されているように、
ジョセフソン接合をスイッチングさせるための入力信号
として、ジョセフソン接合の臨界電流を抑制するための
磁場発生電流か、電源電流との和がジョセフソン接合の
臨界電流を越えるように電源電流に加えられる重畳電流
を用いていた。
【0003】
【発明が解決しようとする課題】上述の従来の磁場発生
電流を入力信号に用いた超伝導回路では、磁場発生回路
とジョセフソン接合の磁気的結合が必要なため回路の小
型化が困難であった。一方、重畳電流を入力信号に用い
た超伝導回路では、入力信号が電源電流に重畳されて出
力信号になるため、いわゆる入出力分離が困難で、回路
構成の不自由さをきたしていた。
【0004】本発明の目的は、回路の小型化を妨げてい
た磁気結合回路を削除し、更に入出力分離が可能な超伝
導回路およびその駆動方法を提供することにある。
【0005】
【課題を解決するための手段】本第1の発明の超伝導回
路はトンネル接合型ジョセフソン接合と該ジョセフソン
接合に並列接続した負荷抵抗とで構成され、ジョセフソ
ン接合への入力端に電流源とパルス発生器が直列に接続
されている。
【0006】また本第2の発明の超伝導回路はトンネル
接合型ジョセフソン接合と該ジョセフソン接合に並列接
続した負荷抵抗とで構成され、ジョセフソン接合への入
力端に接続された電流源と並列にパルス発生器が接続さ
れている。
【0007】また本第3の発明の超伝導回路の駆動方法
は、トンネル接合型ジョセフソン接合と負荷抵抗および
電流源とパルス発生器とで構成された超伝導回路におい
て、電流パルスを入力信号とする。また本第4の発明の
超伝導回路の駆動方法は、トンネル接合型ジョセフソン
接合と、負荷抵抗および電流源とパルス発生器とで構成
された超伝導回路において、ジョセフソン接合の臨界電
流以下の範囲内での電流変化を入力信号とする。
【0008】
【作用】本発明の超伝導回路はトンネル接合型ジョセフ
ソン接合の入力端子に電流源とパルス発生回路が直列に
接続されている。ジョセフソン接合が零電圧状態では電
源電流Iは負荷抵抗ではなく、全てジョセフソン接合を
流れる。その電流の大きさは、I=iosinθで規定
される。ioはジョセフソン接合の臨界電流、θは接合
両端での電子波動関数の位相差である。次にパルス発生
回路でパルス電流ipが発生すると、瞬間的に接合には
I+ipの電流が流れる。この時の電流の時間変化di
p/dt=iocosθ・dθ/dtとなる。ところ
で、dθ/dtはVに比例し、接合に電圧Vが発生す
る。すなわち、ジョセフソン接合が電圧状態に遷移す
る。トンネル接合型ジョセフソン接合はラッチング型で
あり、パルス電流ipが0になっても電圧状態は維持さ
れ、電流1はほとんど抵抗に流れ込みスイッチングが完
了する。
【0009】第1の発明も第2の発明も磁気結合回路を
必要とせず回路の小型化が図れる。更に、入力信号の電
流パルスを発生するパルス発生器を有し、スイッチング
後の出力には入力信号の影響が表われず、入出力分離を
実現している。
【0010】更に、第3の発明も第4の発明も磁気結合
回路を必要とせず回路の小型化が図れる。更に入力信号
に接合流入電流の時間的変化を用いているためスイッチ
ング後の出力には入力信号の影響が表われず入出力分離
を実現している。
【0011】以上第1〜第4の発明において入力電流の
時間的変化はプラス方向でも、マイナス方向でもかまわ
ない。
【0012】
【実施例】図1は本発明の一実施例の超伝導回路を示す
図である。例えば両電極にニオブを用いて臨界電流が例
えば0.1mAのトンネル接合型ジョセフソン接合1の
一端をグランドに接続し、他の端に例えばモリブデンを
用いて25Ωの負荷抵抗2を連結し、抵抗の他の端はグ
ランドに接続した。
【0013】更に、ジョセフソン接合と負荷抵抗の接続
部に例えばパルス幅10ps,パルス高0.02mAの
電流パルスを発生するパルス発生器3と、例えば電流
0.05mAの電源電流4を発生する電流源5を直列に
連結した。
【0014】図2は本発明の第2の実施例の超伝導回路
を示す図である。例えば両電極にニオブを用いて臨界電
流が例えば0.1mAのトンネル接合型ジョセフソン接
合1の一端をグランドに接続し、他の端に例えばモリブ
デンを用いた25Ωの負荷抵抗2および例えばパルス幅
10ps,パルス高0.02mAの電流パルスを発生す
るパルス発生器3と、例えば電源電流4として0.05
mAを発生する電流源5とをそれぞれ接続した。更に負
荷抵抗2の他端はグランドに接続されている。
【0015】図3は本発明の第3の実施例として図1又
は図2に示すような超伝導回路の駆動方法に用いた入力
パルス信号を示したものである。例えば臨界電流0.1
mAのトンネル接合型ジョセフソン接合とこの接合に並
列に組み込まれた例えば25Ωのモリブデン抵抗の連結
部に0.025mAの定常電流I11を流した。ジョセフ
ソン接合と抵抗の他端はグランドに接続した。入力信号
として図3(a)に示す如く、例えば巾10ps、大き
さ0.025mAの電流パルスIp1を印加した。その結
果ジョセフソン接合は零電圧状態から電圧状態へ遷移し
た。
【0016】図3(b)に示す如く例えば0.05mA
の定常電流I12を流し入力信号として、例えば巾10p
s,大きさ−0.025amAの電流パルスIp2を印加
した時も接合のスイッチングが実現した。
【0017】図4は本発明の第4の実施例として図1又
は図2に示すような超伝導回路の駆動方法に用いた入力
信号を示したものである。例えば臨界電流0.1mAの
トンネル接合型ジョセフソン接合とこの接合に並列に組
み込まれた例えば25Ωのモリブデン抵抗の連結部にあ
らかじめ0.025mAの定常電流I13を流した。ジョ
セフソン接合と抵抗の他端はグランドに接続した。入力
信号として、図4(a)に示す如く、例えば立上がり1
0ps,高さ0.025mAのステップ電流I23を印加
した。その結果、ジョセフソン接合は零電圧状態から電
圧状態へ遷移した。
【0018】あるいは図4(b)に示す如く例えば0.
05mAの定常電流I14を流し入力信号として例えば立
ち下がり10ps,高さ−0.025mAのステップ電
流I24を印加した時も接合のスイッチングが実現した。
【0019】
【発明の効果】以上説明した如く、本発明の超伝導回路
およびその駆動方法は、いずれも小型化をはばんでいた
磁気的結合回路を必要とせず、小型化に適し、かつ、出
力信号には入力信号の電流変化分が表われないため、入
出力分離が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例である超伝導回路を示す
回路図である。
【図2】本発明の第2の実施例である超伝導回路を示す
回路図である。
【図3】本発明の第3の実施例である駆動方法を示す入
力信号図である。
【図4】本発明の第4の実施例である駆動方法を示す入
力信号図である。
【符号の説明】
1 トンネル接合型ジョセフソン接合 2 負荷抵抗 3 パルス発生器 4 電源電流 5 電流源

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 トンネル接合型ジョセフソン接合と前記
    ジョセフソン接合に並列接続した負荷抵抗とで構成され
    る超伝導回路において、前記ジョセフソン接合への入力
    端に電流源とパルス発生器が直列に接続された事を特徴
    とする超伝導回路。
  2. 【請求項2】 トンネル接合型ジョセフソン接合と前記
    ジョセフソン接合に並列接続した負荷抵抗とで構成され
    る超伝導回路において、前記ジョセフソン接合への入力
    端に接続された電流源と並列にパルス発生器が接続され
    た事を特徴とする超伝導回路。
  3. 【請求項3】 電流パルスを入力信号とする事を特徴と
    する請求項1又は2記載の超伝導回路の駆動方法。
  4. 【請求項4】 ジョセフソン接合の臨界電流以下の範囲
    内での電流変化を入力信号とする事を特徴とする請求項
    1又は2記載の超伝導回路駆動の方法。
JP3196325A 1991-08-06 1991-08-06 超伝導回路とその駆動方法 Expired - Lifetime JP2679462B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3196325A JP2679462B2 (ja) 1991-08-06 1991-08-06 超伝導回路とその駆動方法
US07/925,019 US5336941A (en) 1991-08-06 1992-08-05 Superconducting circuit and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3196325A JP2679462B2 (ja) 1991-08-06 1991-08-06 超伝導回路とその駆動方法

Publications (2)

Publication Number Publication Date
JPH0541547A JPH0541547A (ja) 1993-02-19
JP2679462B2 true JP2679462B2 (ja) 1997-11-19

Family

ID=16355946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3196325A Expired - Lifetime JP2679462B2 (ja) 1991-08-06 1991-08-06 超伝導回路とその駆動方法

Country Status (2)

Country Link
US (1) US5336941A (ja)
JP (1) JP2679462B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3913120A (en) * 1973-12-28 1975-10-14 Ibm Thin film resistors and contacts for circuitry
US4012646A (en) * 1975-06-30 1977-03-15 International Business Machines Corporation Powering scheme for josephson logic circuits which eliminates disturb signals
JPS6010451B2 (ja) * 1979-08-27 1985-03-18 工業技術院長 ジヨゼフソン効果を利用したスイツチング回路
EP0074604B1 (en) * 1981-09-10 1985-12-27 Nec Corporation Circuit utilizing josephson effect
JPS58103224A (ja) * 1981-12-15 1983-06-20 Nippon Telegr & Teleph Corp <Ntt> 超伝導タイミング信号形成回路
JPS58124327A (ja) * 1982-01-20 1983-07-23 Nippon Telegr & Teleph Corp <Ntt> 超伝導タイミング信号形成回路
JPS58146127A (ja) * 1982-02-25 1983-08-31 Nec Corp ジヨセフソン効果を用いた電流注入型パルス発生回路
US4559459A (en) * 1983-03-30 1985-12-17 Sperry Corporation High gain non-linear threshold input Josephson junction logic circuit
JPS60254914A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd ジヨセフソンパルス発生回路
JP2700649B2 (ja) * 1987-11-24 1998-01-21 科学技術振興事業団 超伝導アナログ・デジタル変換器
US4918328A (en) * 1988-05-03 1990-04-17 Hypres Incorporated Apparatus and method for generating a step voltage waveform
US4980580A (en) * 1989-03-27 1990-12-25 Microelectronics And Computer Technology Corporation CMOS interconnection circuit

Also Published As

Publication number Publication date
US5336941A (en) 1994-08-09
JPH0541547A (ja) 1993-02-19

Similar Documents

Publication Publication Date Title
US4749949A (en) Self biasing diode microwave frequency multiplier
JP2679462B2 (ja) 超伝導回路とその駆動方法
JPH0425501B2 (ja)
JP3316567B2 (ja) トルク検出装置
JPH06283937A (ja) 信号変換器
JP3068044B2 (ja) 差動増幅器
JPH0357654B2 (ja)
SU1522386A1 (ru) Генератор магнитной развертки
JP2702198B2 (ja) ダイオードスイッチ回路
JP2702197B2 (ja) ダイオードスイッチ回路
JPH0417566B2 (ja)
JPH03273895A (ja) ステッピングモータの駆動回路
JP2001136658A (ja) 接地特性変換装置
JP2778034B2 (ja) ダブルバランスミキサー回路
JPS59185118A (ja) 交流限流装置
JPS6225290B2 (ja)
JPH01321716A (ja) 能動フイルタ
JPS60160707A (ja) プッシュプル型出力回路
JPH0434104B2 (ja)
JPS6365374A (ja) 電流検出装置
JPH0576273B2 (ja)
JP2002151980A (ja) オフセット補正回路ならびにそれを備えた半導体装置および無線機
JPS588779B2 (ja) 半導体スイツチの駆動方式
JPH0580168B2 (ja)
JPS6165514A (ja) 移相器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970701