JPH0580168B2 - - Google Patents
Info
- Publication number
- JPH0580168B2 JPH0580168B2 JP60231274A JP23127485A JPH0580168B2 JP H0580168 B2 JPH0580168 B2 JP H0580168B2 JP 60231274 A JP60231274 A JP 60231274A JP 23127485 A JP23127485 A JP 23127485A JP H0580168 B2 JPH0580168 B2 JP H0580168B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- inverting input
- input terminal
- resistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000670 limiting effect Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧振幅制限回路に関するものであ
る。
る。
第２図に従来の電圧振幅制限回路を示す。第２
図を参照して、信号原起電力１７は信号源出力抵
抗１６を介してダイオード１８のアノード、ダイ
オード２０のカソード及び負荷抵抗２２に接続さ
れており、ダイオード１８のカソードは振幅上限
基準電源１９に接続され、またダイオード２０の
アノードは振幅下限基準電源２１に接続されてい
る。
図を参照して、信号原起電力１７は信号源出力抵
抗１６を介してダイオード１８のアノード、ダイ
オード２０のカソード及び負荷抵抗２２に接続さ
れており、ダイオード１８のカソードは振幅上限
基準電源１９に接続され、またダイオード２０の
アノードは振幅下限基準電源２１に接続されてい
る。
この様な従来の電圧振幅制限回路によれば、出
力電圧は第３図に実線で示すようにダイオード１
８及びダイオード２０の順方向導通作用により、
それぞれ上限基準電源１９の電圧（Vh）及び下
限基準電源２１の電圧（Vl）を越えることがな
い。なお、第３図に破線で示す波形は振幅制限が
行なわれなかつた場合を示す。
力電圧は第３図に実線で示すようにダイオード１
８及びダイオード２０の順方向導通作用により、
それぞれ上限基準電源１９の電圧（Vh）及び下
限基準電源２１の電圧（Vl）を越えることがな
い。なお、第３図に破線で示す波形は振幅制限が
行なわれなかつた場合を示す。
ところが、上述した従来の電圧振幅制限回路で
は、出力電圧の制限電圧には、基準電源電圧にダ
イオードの順方向電圧降下分の電圧が加えられて
おり、このダイオードの順方向電圧降下は電流と
周囲温度によつて大きく変化するので、振幅制限
電圧の上下範囲の幅が狭い場合ほど相対的に大き
な影響を受けることになり、振幅制限が一定しな
いという問題点がある。
は、出力電圧の制限電圧には、基準電源電圧にダ
イオードの順方向電圧降下分の電圧が加えられて
おり、このダイオードの順方向電圧降下は電流と
周囲温度によつて大きく変化するので、振幅制限
電圧の上下範囲の幅が狭い場合ほど相対的に大き
な影響を受けることになり、振幅制限が一定しな
いという問題点がある。
また、基準電源の内部インピーダンスが、信号
源出力抵抗１６及び負荷抵抗２２に比べて十分に
小さくなければ十分な振幅制限の効果を発揮でき
なくなるという問題点がある。
源出力抵抗１６及び負荷抵抗２２に比べて十分に
小さくなければ十分な振幅制限の効果を発揮でき
なくなるという問題点がある。
本発明の電圧振幅制限回路は非反転入力端子が
接地され、反転入力端子に第１の抵抗器を介して
信号が入力され、該反転入力端子が第２の抵抗器
を介してその出力端子に連結された第１の演算増
幅器と、非反転入力端子が接地され、反転入力端
子に可変抵抗器及び第３の抵抗器を介して電源電
圧が入力され、前記反転入力端子が第４の抵抗器
を介してその出力端子に連結された第２の演算増
幅器と、前記可変抵抗器に非反転入力端子が連結
され、反転入力端子がその出力端子に連結された
第３の演算増幅器と、反転入力端子が第５の抵抗
器を介して前記第２の演算増幅器の出力端子に連
結され、非反転入力端子が第１の演算増幅器の出
力端子に連結され、出力端子が第１のダイオード
のアノードに連結された第４の演算増幅器と、反
転入力端子が第６の抵抗器を介して前記第３の演
算増幅器の出力端子に連結され、非反転入力端子
が前記第１の演算増幅器の出力端子に連結され、
出力端子が第２のダイオードのカソードに連結さ
れた第５の演算増幅器とを有し、前記第１のダイ
オードのカソード及び前記第２のダイオードのア
ノードが前記第１の演算増幅器の反転入力端子に
連結され、前記第１の演算増幅器の出力端子から
出力信号を得るようにしている。
接地され、反転入力端子に第１の抵抗器を介して
信号が入力され、該反転入力端子が第２の抵抗器
を介してその出力端子に連結された第１の演算増
幅器と、非反転入力端子が接地され、反転入力端
子に可変抵抗器及び第３の抵抗器を介して電源電
圧が入力され、前記反転入力端子が第４の抵抗器
を介してその出力端子に連結された第２の演算増
幅器と、前記可変抵抗器に非反転入力端子が連結
され、反転入力端子がその出力端子に連結された
第３の演算増幅器と、反転入力端子が第５の抵抗
器を介して前記第２の演算増幅器の出力端子に連
結され、非反転入力端子が第１の演算増幅器の出
力端子に連結され、出力端子が第１のダイオード
のアノードに連結された第４の演算増幅器と、反
転入力端子が第６の抵抗器を介して前記第３の演
算増幅器の出力端子に連結され、非反転入力端子
が前記第１の演算増幅器の出力端子に連結され、
出力端子が第２のダイオードのカソードに連結さ
れた第５の演算増幅器とを有し、前記第１のダイ
オードのカソード及び前記第２のダイオードのア
ノードが前記第１の演算増幅器の反転入力端子に
連結され、前記第１の演算増幅器の出力端子から
出力信号を得るようにしている。
次に、本発明の実施例を図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す。第１図を参
照して、基準電源電圧１５には可変抵抗器１４が
連結され、この可変抵抗器１４は演算増幅器１２
の非反転入力端子に接続されるとともに、抵抗器
１３を介して演算増幅器１１の反転入力端子に連
結されている。演算増幅器１１の反転入力端子は
抵抗器１０を介して演算増幅器１１の出力端子に
接続され、その非反転入力端子は接地させてい
る。一方演算増幅器１２の反転入力端子と出力端
子とは連結されている。演算増幅器１１の出力端
子は抵抗器８を介して演算増幅器６の反転入力端
子に接続され、演算増幅器１２の出力端子は抵抗
器９を介して演算増幅器７の反転入力端子に接続
されている。演算増幅器６の出力端子はダイオー
ド４のアノードに接続され、一方、演算増幅器７
の出力端子はダイオード５のカソードに接続され
ており、ダイオード４のカソードとダイオード５
のアノードとが連結されて、演算増幅器３の反転
入力端子に接続され、演算増幅器３の反転入力端
子は抵抗器２を介して出力端子に連結されてい
る。また演算増幅器３の非反転入力端子は接地さ
れている。演算増幅器６及び７の非反転入力端子
は演算増幅器３の出力端子に連結されている。演
算増幅器３の反転入力端子には抵抗器１を介して
信号が入力され、演算増幅器３の出力端子から後
述するように電圧振幅制限された信号が取り出さ
れる。
照して、基準電源電圧１５には可変抵抗器１４が
連結され、この可変抵抗器１４は演算増幅器１２
の非反転入力端子に接続されるとともに、抵抗器
１３を介して演算増幅器１１の反転入力端子に連
結されている。演算増幅器１１の反転入力端子は
抵抗器１０を介して演算増幅器１１の出力端子に
接続され、その非反転入力端子は接地させてい
る。一方演算増幅器１２の反転入力端子と出力端
子とは連結されている。演算増幅器１１の出力端
子は抵抗器８を介して演算増幅器６の反転入力端
子に接続され、演算増幅器１２の出力端子は抵抗
器９を介して演算増幅器７の反転入力端子に接続
されている。演算増幅器６の出力端子はダイオー
ド４のアノードに接続され、一方、演算増幅器７
の出力端子はダイオード５のカソードに接続され
ており、ダイオード４のカソードとダイオード５
のアノードとが連結されて、演算増幅器３の反転
入力端子に接続され、演算増幅器３の反転入力端
子は抵抗器２を介して出力端子に連結されてい
る。また演算増幅器３の非反転入力端子は接地さ
れている。演算増幅器６及び７の非反転入力端子
は演算増幅器３の出力端子に連結されている。演
算増幅器３の反転入力端子には抵抗器１を介して
信号が入力され、演算増幅器３の出力端子から後
述するように電圧振幅制限された信号が取り出さ
れる。
電源１５の電圧を“−Ｖ”とすると、可変抵抗
器１４によつてこの電圧“−Ｖ”が調整されて
（この電圧を“−aV”とする。ａは可変数）、演
算増幅器１１及び１２に加わる。抵抗器１０の抵
抗値R10と抵抗器１３の抵抗値R13とを等しくす
ることにより、演算増幅器１１の出力は“aV”
となる。一方、演算増幅器１２の出力は“−aV”
である。
器１４によつてこの電圧“−Ｖ”が調整されて
（この電圧を“−aV”とする。ａは可変数）、演
算増幅器１１及び１２に加わる。抵抗器１０の抵
抗値R10と抵抗器１３の抵抗値R13とを等しくす
ることにより、演算増幅器１１の出力は“aV”
となる。一方、演算増幅器１２の出力は“−aV”
である。
演算増幅器３の出力は前述のように演算増幅器
６及び７の非反転入力端子に接続されているか
ら、演算増幅器３の出力電圧が“aV”以下の場
合、演算増幅器６の出力電圧は負（負の電源電圧
近く）になり、その結果、ダイオード４は逆バイ
アスとなつて、導通しない。従つて振幅制限作用
は行われない。即ち、演算増幅器３の出力電圧は
何んら変化しない。一方、演算増幅器３の出力電
圧が“aV”より高くなろうとすると、ダイオー
ド４が導通するから、フイードバツク制御が行わ
れ、演算増幅器３の出力電圧が“aV”を超える
ことはない。
６及び７の非反転入力端子に接続されているか
ら、演算増幅器３の出力電圧が“aV”以下の場
合、演算増幅器６の出力電圧は負（負の電源電圧
近く）になり、その結果、ダイオード４は逆バイ
アスとなつて、導通しない。従つて振幅制限作用
は行われない。即ち、演算増幅器３の出力電圧は
何んら変化しない。一方、演算増幅器３の出力電
圧が“aV”より高くなろうとすると、ダイオー
ド４が導通するから、フイードバツク制御が行わ
れ、演算増幅器３の出力電圧が“aV”を超える
ことはない。
同様にして、演算増幅器３の出力電圧が“−
aV”以上の場合、演算増幅器７の出力電圧は正
となり、その結果、ダイオード４は逆バイアスと
なつて導通しない。一方、演算増幅器３の出力電
圧が“−aV”より低くなろうとすると、ダイオ
ード５が導通するから、フイードバツク制御が行
われ、演算増幅器３の出力電圧が“−aV”未満
となることはない。
aV”以上の場合、演算増幅器７の出力電圧は正
となり、その結果、ダイオード４は逆バイアスと
なつて導通しない。一方、演算増幅器３の出力電
圧が“−aV”より低くなろうとすると、ダイオ
ード５が導通するから、フイードバツク制御が行
われ、演算増幅器３の出力電圧が“−aV”未満
となることはない。
このようにして入力信号の電圧振幅が制限され
て出力されることになる。
て出力されることになる。
以上説明したように本発明の電圧振幅制限回路
では、ダイオードの順方向電圧降下分の電圧の影
響を取り除くことができ、精密な電圧の振幅制限
を行うことができる。
では、ダイオードの順方向電圧降下分の電圧の影
響を取り除くことができ、精密な電圧の振幅制限
を行うことができる。
また基準電源電圧は演算増幅器の入力端子に接
続されているから電源電圧の内部インピーダンス
を低くする必要がない。さらに正負の基準電源電
圧が２つの演算増幅器を用いて生成されており、
しかもこの基準電圧は可変抵抗器で精密に設定す
ることができる。
続されているから電源電圧の内部インピーダンス
を低くする必要がない。さらに正負の基準電源電
圧が２つの演算増幅器を用いて生成されており、
しかもこの基準電圧は可変抵抗器で精密に設定す
ることができる。
第１図は本発明による電圧振幅制限回路の一実
施例を示す図、第２図は従来の電圧振幅制限回路
を示す図、第３図は電圧振幅制限回路の動作を説
明するための電圧特性図である。 １……抵抗器、２……抵抗器、３……演算増幅
器、４……ダイオード、５……ダイオード、６…
…演算増幅器、７……演算増幅器、８……抵抗
器、９……抵抗器、１０……抵抗器、１１……演
算増幅器、１２……演算増幅器、１３……抵抗
器、１４……可変抵抗器、１５……電源電圧、１
６……信号源出力抵抗、１７……信号源起電力、
１８……ダイオード、１９……振幅上限基準電
源、２０……ダイオード、２１……振幅下限基準
電源、２２……負荷抵抗。
施例を示す図、第２図は従来の電圧振幅制限回路
を示す図、第３図は電圧振幅制限回路の動作を説
明するための電圧特性図である。 １……抵抗器、２……抵抗器、３……演算増幅
器、４……ダイオード、５……ダイオード、６…
…演算増幅器、７……演算増幅器、８……抵抗
器、９……抵抗器、１０……抵抗器、１１……演
算増幅器、１２……演算増幅器、１３……抵抗
器、１４……可変抵抗器、１５……電源電圧、１
６……信号源出力抵抗、１７……信号源起電力、
１８……ダイオード、１９……振幅上限基準電
源、２０……ダイオード、２１……振幅下限基準
電源、２２……負荷抵抗。
Claims (1)
- １ 非反転入力端子が接地され、反転入力端子に
第１の抵抗器を介して信号が入力され、該反転入
力端子が第２の抵抗器を介してその出力端子に連
結された第１の演算増幅器と、非反転入力端子が
接地され、反転入力端子に可変抵抗器及び第３の
抵抗器を介して電源電圧が入力され、前記反転入
力端子が第４の抵抗器を介してその出力端子に連
結された第２の演算増幅器と、前記可変抵抗器に
非反転入力端子が連結され、反転入力端子がその
出力端子に連結された第３の演算増幅器と、反転
入力端子が第５の抵抗器を介して前記第２の演算
増幅器の出力端子に連結され、非反転入力端子が
第１の演算増幅器の出力端子に連結され、出力端
子が第１のダイオードのアノードに連結された第
４の演算増幅器と、反転入力端子が第６の抵抗器
を介して前記第３の演算増幅器の出力端子に連結
され、非反転入力端子が前記第１の演算増幅器の
出力端子に連結され、出力端子が第２のダイオー
ドのカソードに連結された第５の演算増幅器とを
有し、前記第１のダイオードのカソード及び前記
第２のダイオードのアノードが前記第１の演算増
幅器の反転入力端子に連結され、前記第１の演算
増幅器の出力端子から出力信号を得る電圧振幅制
限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231274A JPS6292508A (ja) | 1985-10-18 | 1985-10-18 | 電圧振幅制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231274A JPS6292508A (ja) | 1985-10-18 | 1985-10-18 | 電圧振幅制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6292508A JPS6292508A (ja) | 1987-04-28 |
| JPH0580168B2 true JPH0580168B2 (ja) | 1993-11-08 |
Family
ID=16921032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231274A Granted JPS6292508A (ja) | 1985-10-18 | 1985-10-18 | 電圧振幅制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292508A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016100850A (ja) * | 2014-11-26 | 2016-05-30 | 株式会社三社電機製作所 | ピークカット回路 |
-
1985
- 1985-10-18 JP JP60231274A patent/JPS6292508A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6292508A (ja) | 1987-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4109214A (en) | Unbalanced-to-balanced signal converter circuit | |
| EP0938188A2 (en) | Variable gain amplifier circuit | |
| JPS6156642B2 (ja) | ||
| US3747006A (en) | High speed amplifier for use with an inductive load | |
| JPH0132684B2 (ja) | ||
| JPH0215704A (ja) | スルーレートの高い線形増幅器 | |
| JPH0580168B2 (ja) | ||
| JPH0828636B2 (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| EP0127832B1 (en) | Improved differential stage particularly for active filters | |
| JPH0247616Y2 (ja) | ||
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JPH0349469Y2 (ja) | ||
| JPH0310413A (ja) | 電圧振幅制限回路 | |
| JPH0435966Y2 (ja) | ||
| JPS61274421A (ja) | アナログスイツチ | |
| JPS6338889B2 (ja) | ||
| JPH0233385Y2 (ja) | ||
| JPH0528824Y2 (ja) | ||
| JPH0132415Y2 (ja) | ||
| JPH0336096Y2 (ja) | ||
| US4620108A (en) | Means providing independently controlled superimposed AC and DC voltages | |
| SU1190278A1 (ru) | Преобразователь напр жени в его абсолютное значение | |
| JPH0521125Y2 (ja) | ||
| JPS6118457Y2 (ja) |