JPH0339941Y2 - - Google Patents

Info

Publication number
JPH0339941Y2
JPH0339941Y2 JP4232385U JP4232385U JPH0339941Y2 JP H0339941 Y2 JPH0339941 Y2 JP H0339941Y2 JP 4232385 U JP4232385 U JP 4232385U JP 4232385 U JP4232385 U JP 4232385U JP H0339941 Y2 JPH0339941 Y2 JP H0339941Y2
Authority
JP
Japan
Prior art keywords
voltage
output
inverting input
duty
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4232385U
Other languages
English (en)
Other versions
JPS61158739U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4232385U priority Critical patent/JPH0339941Y2/ja
Publication of JPS61158739U publication Critical patent/JPS61158739U/ja
Application granted granted Critical
Publication of JPH0339941Y2 publication Critical patent/JPH0339941Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、制御電圧に応じてデユーテイが可変
される矩形波を発生する電圧制御型デユーテイコ
ントロール回路に関するものである。
〔従来の技術〕
従来の電圧制御型デユーテイコントロール回路
として第4図に示す構成がある。
図において、演算増幅器(またはコンパレー
タ)IC1の反転入力と接地間にコンデンサC1が接
続され、出力から反転入力に抵抗R3による負帰
還がかけられている。また非反転入力には抵抗
R4を通して可変電圧源VR1が接続され、出力から
非反転入力に対して抵抗R1,R2により正帰還が
かけられている。
かかる構成において、反転入力bの端子電圧
Vcが非反転入力c端子電圧V+より小さいとき、
出力dの端子電圧V0はHレベルであり、このレ
ベルが抵抗R1,R2を介して非反転入力に加えら
れると共に、コンデンサC1は抵抗R3を通して充
電される。b点電圧がc点電圧より大きくなる
と、出力のd点電圧がLレベルに反転し、コンデ
ンサC1が抵抗R3を通して放電する。放電後b点
電圧がc点電圧より小さくなると出力のd点電圧
がHレベルに反転してコンデンサC1が充電状態
となる。
以下、上記の動作を繰り返され発振が持続す
る。この状態を第5図イ〜ハに示す。
このとき、非反転入力に加えるc点電圧V+
は、可変電圧源VR1の出力の電圧V1を抵抗R1
R4で分圧した値と、出力のd点電圧を抵抗R1
R2で分圧した値とで決まり、従つて可変電圧源
VR1を可変することにより出力のデユーテイが可
変できる。
〔考案が解決しようとする問題点〕
かかる従来のデユーテイコントロール回路で
は、非反転入力電圧が演算増幅器IC1の電源電圧
VDDまで上昇できれば、デユーテイ100%まで可
変できる。
ところが可変電圧源VR1は抵抗R4を通し、また
出力d点電圧は抵抗R2を通してそれぞれ非反転
入力に加えられるため、これらの電圧降下によつ
て非反転入力のc点電圧はデユーテイ100%に対
応する電源電圧VDDまで加えることができない。
また、このc点電圧V+を上げるために、抵抗
R4を小さくすると発振が不安定となり、更に第
6図bに示すように、可変電圧に対するデユーテ
イのリニアリテイが良好でない。
よつて本考案は、上述した従来の問題点に鑑
み、発生する矩形波のデユーテイを100%まで可
変できると共に、制御電圧に対して矩形波のデユ
ーテイをリニアに変化できるようにした電圧制御
型デユーテイコントロール回路を提供することを
目的としている。
(問題点を解決するための手段及び作用〕 上記目的を達成するため本考案により成された
電圧制御型デユーテイコントロール回路は、一電
源VDDで動作される演算増幅器IC1の反転入力b
を、抵抗R3を介してその出力dに接続すると共
にコンデンサC1を介してアースに接続し、かつ
制御電圧が抵抗R4を介して印加される非反転入
力cを、その出力dとアース間に接続した分圧抵
抗R1,R2の接続点に直流カツト用のコンデンサ
C2を介して接続してなり、前記演算増幅器IC1
出力dに前記制御電圧に応じてデユーテイが可変
される矩形波を発生するようにしたことを特徴と
している。
以上の構成により、制御電圧が抵抗R4を介し
て印加される非反転入力cがその出力dとアース
間に接続した分圧抵抗R1,R2の接続点に直流カ
ツト用のコンデンサC2を介して接続されていて、
直流電流が遮断されて、制御電圧が非反転入力c
にそのまま印加されるので、非反転入力cには制
御電圧に分圧抵抗R1,R2の接続点の電圧を加算
した電圧が印加されるようになり、制御電圧の0
から電源電圧の変化によつてデユーテイ0乃至
100%の制御がリニアに行われる。
〔実施例〕
以下本考案の実施例を図面と共に説明する。
第1図は本考案の実施例を示し、第4図と同一
部分は同一符号を付記する。この第1図におい
て、正帰還回路を構成する抵抗R1とR2との接続
点と演算増幅器IC1の非反転入力間にコンデンサ
C2を接続し、その他の構成は第4図と同一であ
る。
かかる構成において、a点の可変電圧源VR1
出力電圧V1をVDD/2(V)に設定した場合、非
反転入力のc点電圧V+はコンデンサC2により
出力側の直流帰還電流が遮断され抵抗R1の端子
電圧V2(e点電圧)の微分電圧が供給され、一方
電圧V1は直接c点に印加されるから、第2図ロ
に示すように非反転入力の電圧はVDD/2(=V1
だけ+側に直流バイアスがかけられている。
ここでd点の出力電圧V0を電源電圧VDDに等し
いとすると、コンデンサC1が充電状態となり反
転入力のb点電圧が非反転入力のc点電圧より大
きくなつて出力が反転するためには、b点電圧は
e点電圧よりVDD/2以上高い電圧に上昇しなけ
ればならない。このため、V0VDDとなる期間は
V1<VDD/2のとき(デユーテイ50%)より長く
なる。同様にV1=0のときはV0=0(デユーテイ
0%)、V1VDDのときはV0VDD(デユーテイ
100%)となる。
第2図イ〜ハはデユーテイ50%のときの各部波
形図である。
以上より、出力デユーテイは第6図aに示すよ
うに、可変電圧源の出力電圧V1に比例する。
第3図は本考案の他の実施例を示し、可変電圧
源VR1と抵抗R4との間に演算増幅器IC2より構成
される利得1のボルテージホロワ(バツフア)を
設けたものであり、演算増幅器IC1,IC2は同一の
電源電圧VDDで駆動する。
このバツフアアは入力インピーダンスが大き
く、出力インピーダンスが高くても演算増幅器
IC1の動作に影響を与えないようにしたものであ
る。
〔考案の効果〕
以上のとおり、本考案によれば、制御電圧によ
つてデユーテイを0〜100%までリニアに可変す
ることができ、この制御電圧を可変抵抗器などで
形成することにより、電球やLEDなどの照度コ
ントロールに適用できる。
【図面の簡単な説明】
第1図は本考案に係るデユーテイコントロール
回路の実施例を示す回路図、第2図は第1図回路
の各部波形図、第3図は本考案の他の実施例を示
す回路図、第4図は従来のデユーテイコントロー
ル回路の構成を示す回路図、第5図は第4図回路
の各部波形図、第6図は本考案及び従来の制御電
圧に対するデユーテイの特性を示す特性図であ
る。 VDD……電源、IC1……演算増幅器、R1乃至R4
……抵抗、C1,C2……コンデンサ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 一電源VDDで動作される演算増幅器IC1の反転
    入力bを、抵抗R3を介してその出力dに接続す
    ると共にコンデンサC1を介してアースに接続し、
    かつ制御電圧が抵抗R4を介して印加される非反
    転入力cを、その出力dとアース間に接続した分
    圧抵抗R1,R2の接続点に直流カツト用のコンデ
    ンサC2を介して接続してなり、前記演算増幅器
    IC1の出力dに前記制御電圧に応じてデユーテイ
    が可変される矩形波を発生するようにしたことを
    特徴とする電圧制御型デユーテイコントロール回
    路。
JP4232385U 1985-03-26 1985-03-26 Expired JPH0339941Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4232385U JPH0339941Y2 (ja) 1985-03-26 1985-03-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4232385U JPH0339941Y2 (ja) 1985-03-26 1985-03-26

Publications (2)

Publication Number Publication Date
JPS61158739U JPS61158739U (ja) 1986-10-01
JPH0339941Y2 true JPH0339941Y2 (ja) 1991-08-22

Family

ID=30552972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4232385U Expired JPH0339941Y2 (ja) 1985-03-26 1985-03-26

Country Status (1)

Country Link
JP (1) JPH0339941Y2 (ja)

Also Published As

Publication number Publication date
JPS61158739U (ja) 1986-10-01

Similar Documents

Publication Publication Date Title
GB2134736A (en) Signal generating circuit
US4742316A (en) Pulse-width modulator
US20060071697A1 (en) Pwm generator
JPH0339941Y2 (ja)
JPH0521445B2 (ja)
JPH0155762B2 (ja)
US3946253A (en) Pulse train generator
JPH0321082Y2 (ja)
JPS579114A (en) Limiter circuit
JPH0537549Y2 (ja)
JPH0344459B2 (ja)
JPS6336747Y2 (ja)
JPH0233385Y2 (ja)
KR860000432Y1 (ko) 앰프출력 표시용 메터의 구동장치
JPH0897688A (ja) 三角波信号のクランプ回路
SU413618A1 (ja)
JPS5952480U (ja) デユ−テイ・電圧変換回路
JPH0521125Y2 (ja)
JP2839558B2 (ja) Pwm駆動回路
SU1647861A1 (ru) Формирователь импульсов
JPH0336096Y2 (ja)
JPH01315259A (ja) 直流変換器
JPH0124973Y2 (ja)
JPH0136286B2 (ja)
JPH0354481B2 (ja)