JPH11177397A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH11177397A JPH11177397A JP9362942A JP36294297A JPH11177397A JP H11177397 A JPH11177397 A JP H11177397A JP 9362942 A JP9362942 A JP 9362942A JP 36294297 A JP36294297 A JP 36294297A JP H11177397 A JPH11177397 A JP H11177397A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- waveform shaping
- shaping circuit
- inverting terminal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 本発明は、安定したヒステリシス特性を実現
できる波形整形回路を提供する。 【解決手段】 入力電圧（ＶＩ）が印加される非反転端
子（＋）および出力電圧（ＶＯ）が帰還される反転端子
（−）を有するオペアンプＯＰと、前記出力電圧を前記
オペアンプの非反転端子に帰還する経路に介在した可変
抵抗ＶＲと、前記オペアンプの非反転端子に基準電圧
（Ｖ＋）を印加するように、電源（ＶＣＣ）とアース
（ＧＮＤ）との間に直列接続された第１及び第２の分圧
抵抗Ｒ２，Ｒ３とを備える波形整形回路である。本発明
では、前記第１及び第２の分圧抵抗Ｒ２，Ｒ３の間に安
定化抵抗Ｒを直列に接続してヒステリシス特性の安定化
を図る。
できる波形整形回路を提供する。 【解決手段】 入力電圧（ＶＩ）が印加される非反転端
子（＋）および出力電圧（ＶＯ）が帰還される反転端子
（−）を有するオペアンプＯＰと、前記出力電圧を前記
オペアンプの非反転端子に帰還する経路に介在した可変
抵抗ＶＲと、前記オペアンプの非反転端子に基準電圧
（Ｖ＋）を印加するように、電源（ＶＣＣ）とアース
（ＧＮＤ）との間に直列接続された第１及び第２の分圧
抵抗Ｒ２，Ｒ３とを備える波形整形回路である。本発明
では、前記第１及び第２の分圧抵抗Ｒ２，Ｒ３の間に安
定化抵抗Ｒを直列に接続してヒステリシス特性の安定化
を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、ヒステリシス特性
を有する波形整形回路、特にシュミットトリガ型の波形
整形回路に関する。
を有する波形整形回路、特にシュミットトリガ型の波形
整形回路に関する。
【０００２】
【従来の技術】図３に示すように、電源ＶＣＣとアース
ＧＮＤ間に直列接続された第１及び第２の分圧抵抗Ｒ
２，Ｒ３によって分圧された基準電圧Ｖ＋をオペアンプ
ＯＰの非反転端子（＋）に印加し、且つオペアンプＯＰ
の出力電圧ＶＯを帰還抵抗ＶＲを介して非反転端子
（＋）に正帰還するシュミットトリガ型の波形整形回路
は、オペアンプＯＰの反転入力端子（−）に入力抵抗Ｒ
１を介して印加される入力電圧ＶＩに対しヒステリシス
特性を有した出力電圧ＶＯを生じさせる。
ＧＮＤ間に直列接続された第１及び第２の分圧抵抗Ｒ
２，Ｒ３によって分圧された基準電圧Ｖ＋をオペアンプ
ＯＰの非反転端子（＋）に印加し、且つオペアンプＯＰ
の出力電圧ＶＯを帰還抵抗ＶＲを介して非反転端子
（＋）に正帰還するシュミットトリガ型の波形整形回路
は、オペアンプＯＰの反転入力端子（−）に入力抵抗Ｒ
１を介して印加される入力電圧ＶＩに対しヒステリシス
特性を有した出力電圧ＶＯを生じさせる。
【０００３】一般に、入力電圧ＶＩは、Ｈ（ハイ）＝Ｖ
ＣＣ、Ｌ（ロー）＝ＧＮＤの２値をとるデジタル信号を
前提としている。この場合、分圧抵抗Ｒ２，Ｒ３は等し
い値（Ｒ２＝Ｒ３）に設定され、従って基準電圧Ｖ＋は
ＶＣＣ／２に近いとなる。帰還抵抗ＶＲには可変抵抗を
用い、この抵抗値を可変することでヒステリシス幅を可
変できるようになっている。
ＣＣ、Ｌ（ロー）＝ＧＮＤの２値をとるデジタル信号を
前提としている。この場合、分圧抵抗Ｒ２，Ｒ３は等し
い値（Ｒ２＝Ｒ３）に設定され、従って基準電圧Ｖ＋は
ＶＣＣ／２に近いとなる。帰還抵抗ＶＲには可変抵抗を
用い、この抵抗値を可変することでヒステリシス幅を可
変できるようになっている。
【０００４】上述したように、ヒステリシス特性を有す
る波形整形回路は、入力電圧ＶＩがノイズ等で多少レベ
ル変化しても、出力電圧ＶＯに影響を与えない利点を有
するため、チューナ、受信回路、フィルタ等で利用され
る。
る波形整形回路は、入力電圧ＶＩがノイズ等で多少レベ
ル変化しても、出力電圧ＶＯに影響を与えない利点を有
するため、チューナ、受信回路、フィルタ等で利用され
る。
【０００５】
【発明が解決しようとする課題】しかしながら、入力電
圧ＶＩの２値レベルＨ，Ｌにばらつきがあると、ヒステ
リシス特性が変化し、波形整形回路としての動作の安定
性が損なわれる。それ故、本発明は、安定したヒステリ
シス特性を実現できる波形整形回路を提供することを目
的としている。
圧ＶＩの２値レベルＨ，Ｌにばらつきがあると、ヒステ
リシス特性が変化し、波形整形回路としての動作の安定
性が損なわれる。それ故、本発明は、安定したヒステリ
シス特性を実現できる波形整形回路を提供することを目
的としている。
【０００６】
【課題を解決するための手段】本発明の上記目的は、入
力電圧が印加される非反転端子および出力電圧が帰還さ
れる反転端子を有するオペアンプと、前記出力電圧を前
記オペアンプの非反転端子に帰還する経路に介在した可
変抵抗と、前記オペアンプの非反転端子に基準電圧を印
加するように、電源とアースとの間に直列接続された第
１及び第２の分圧抵抗と、前記第１及び第２の分圧抵抗
の間に直列に接続された安定化抵抗とを備える波形整形
回路で達成できる。
力電圧が印加される非反転端子および出力電圧が帰還さ
れる反転端子を有するオペアンプと、前記出力電圧を前
記オペアンプの非反転端子に帰還する経路に介在した可
変抵抗と、前記オペアンプの非反転端子に基準電圧を印
加するように、電源とアースとの間に直列接続された第
１及び第２の分圧抵抗と、前記第１及び第２の分圧抵抗
の間に直列に接続された安定化抵抗とを備える波形整形
回路で達成できる。
【０００７】本発明の１つの実施形態では、前記安定化
抵抗が、前記オペアンプの非反転端子から電源側に接続
され、入力電圧がＶＣＣ／２以下の時のヒステリシス特
性の安定化をはかる。
抵抗が、前記オペアンプの非反転端子から電源側に接続
され、入力電圧がＶＣＣ／２以下の時のヒステリシス特
性の安定化をはかる。
【０００８】本発明の他の実施形態では、前記安定化抵
抗が、前記オペアンプの非反転端子からアース側に接続
され、入力電圧がＶＣＣ／２以上の時のヒステリシス特
性の安定化をはかる。
抗が、前記オペアンプの非反転端子からアース側に接続
され、入力電圧がＶＣＣ／２以上の時のヒステリシス特
性の安定化をはかる。
【０００９】
【発明の実施の形態】以下、図面に示した実施形態を参
照して、本発明を詳細に説明する。図１は、本発明の一
実施形態を示す波形整形回路の回路図である。図中、Ｏ
Ｐは入力電圧ＶＩが印加される非反転端子（＋）および
出力電圧ＶＯが帰還される反転端子（−）を有するオペ
アンプ、ＶＲは出力電圧ＶＯをオペアンプＯＰの非反転
端子（＋）に帰還する経路に介在した可変抵抗、Ｒ２，
Ｒ３はオペアンプＯＰの非反転端子（＋）に基準電圧Ｖ
＋を印加するように、電源ＶＣＣとアースＧＮＤとの間
に直列接続された第１及び第２の分圧抵抗である。ここ
までの構成は図３の波形整形回路と同じである。
照して、本発明を詳細に説明する。図１は、本発明の一
実施形態を示す波形整形回路の回路図である。図中、Ｏ
Ｐは入力電圧ＶＩが印加される非反転端子（＋）および
出力電圧ＶＯが帰還される反転端子（−）を有するオペ
アンプ、ＶＲは出力電圧ＶＯをオペアンプＯＰの非反転
端子（＋）に帰還する経路に介在した可変抵抗、Ｒ２，
Ｒ３はオペアンプＯＰの非反転端子（＋）に基準電圧Ｖ
＋を印加するように、電源ＶＣＣとアースＧＮＤとの間
に直列接続された第１及び第２の分圧抵抗である。ここ
までの構成は図３の波形整形回路と同じである。
【００１０】本発明では、第１及び第２の分圧抵抗Ｒ
２，Ｒ３の間に安定化抵抗Ｒを直列に接続してヒステリ
シス特性の安定化を図る。図１の実施形態では、安定化
抵抗Ｒが、オペアンプＯＰの非反転端子（＋）から電源
ＶＣＣ側に接続され、入力電圧ＶＩがＶＣＣ／２以下の
時のヒステリシス特性の安定化をはかる。
２，Ｒ３の間に安定化抵抗Ｒを直列に接続してヒステリ
シス特性の安定化を図る。図１の実施形態では、安定化
抵抗Ｒが、オペアンプＯＰの非反転端子（＋）から電源
ＶＣＣ側に接続され、入力電圧ＶＩがＶＣＣ／２以下の
時のヒステリシス特性の安定化をはかる。
【００１１】即ち、可変抵抗ＶＲを無限大にした状態の
基準電圧Ｖ＋は、ＶＣＣ・Ｒ３／（Ｒ２＋Ｒ＋Ｒ３）＜
ＶＣＣ／２であるが、ＶＩ＜ＶＣＣ／２のときは、この
基準電圧Ｖ＋に対し可変抵抗ＶＲの値を減少して出力電
圧ＶＯの帰還量を増加すると、上方向に均等にヒステリ
シスをかけることができ、安定したヒステリシス特性が
得られる。
基準電圧Ｖ＋は、ＶＣＣ・Ｒ３／（Ｒ２＋Ｒ＋Ｒ３）＜
ＶＣＣ／２であるが、ＶＩ＜ＶＣＣ／２のときは、この
基準電圧Ｖ＋に対し可変抵抗ＶＲの値を減少して出力電
圧ＶＯの帰還量を増加すると、上方向に均等にヒステリ
シスをかけることができ、安定したヒステリシス特性が
得られる。
【００１２】図２は本発明の他の実施形態を示す回路図
である。本例では、安定化抵抗ＲをオペアンプＯＰの非
反転端子（＋）からアースＧＮＤ側に挿入している。こ
の場合は、可変抵抗ＶＲを無限大にした状態の基準電圧
Ｖ＋は、ＶＣＣ・（Ｒ３＋Ｒ）／（Ｒ２＋Ｒ＋Ｒ３）＞
ＶＣＣ／２であるが、ＶＩ＞ＶＣＣ／２のときは、この
基準電圧Ｖ＋に対し可変抵抗ＶＲの値を減少して出力電
圧ＶＯの帰還量を増加すると、下方向に均等にヒステリ
シスをかけることができ、安定したヒステリシス特性が
得られる。
である。本例では、安定化抵抗ＲをオペアンプＯＰの非
反転端子（＋）からアースＧＮＤ側に挿入している。こ
の場合は、可変抵抗ＶＲを無限大にした状態の基準電圧
Ｖ＋は、ＶＣＣ・（Ｒ３＋Ｒ）／（Ｒ２＋Ｒ＋Ｒ３）＞
ＶＣＣ／２であるが、ＶＩ＞ＶＣＣ／２のときは、この
基準電圧Ｖ＋に対し可変抵抗ＶＲの値を減少して出力電
圧ＶＯの帰還量を増加すると、下方向に均等にヒステリ
シスをかけることができ、安定したヒステリシス特性が
得られる。
【００１３】
【発明の効果】以上述べたように本発明によれば、抵抗
を１つ追加するだけで、安定したヒステリシス特性を実
現できる波形整形回路を得ることができる。
を１つ追加するだけで、安定したヒステリシス特性を実
現できる波形整形回路を得ることができる。
【図１】 本発明の一実施形態の波形整形回路を示す回
路図である。
路図である。
【図２】 本発明の他の実施形態の波形整形回路を示す
回路図である。
回路図である。
【図３】 従来の波形整形回路の一例を示す回路図であ
る。
る。
ＯＰ オペアンプ Ｒ１ 入力抵抗 Ｒ２，Ｒ３ 分圧抵抗 ＶＲ 帰還抵抗（可変抵抗） Ｒ 安定化抵抗
Claims (3)
- 【請求項１】 入力電圧が印加される非反転端子および
出力電圧が帰還される反転端子を有するオペアンプと、 前記出力電圧を前記オペアンプの非反転端子に帰還する
経路に介在した可変抵抗と、 前記オペアンプの非反転端子に基準電圧を印加するよう
に、電源とアースとの間に直列接続された第１及び第２
の分圧抵抗と、 前記第１及び第２の分圧抵抗の間に直列に接続された安
定化抵抗とを備えることを特徴とする波形整形回路。 - 【請求項２】 前記安定化抵抗が、前記オペアンプの非
反転端子から電源側に接続されることを特徴とする請求
項１の波形整形回路。 - 【請求項３】 前記安定化抵抗が、前記オペアンプの非
反転端子からアース側に接続されることを特徴とする請
求項１の波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9362942A JPH11177397A (ja) | 1997-12-12 | 1997-12-12 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9362942A JPH11177397A (ja) | 1997-12-12 | 1997-12-12 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177397A true JPH11177397A (ja) | 1999-07-02 |
Family
ID=18478123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9362942A Pending JPH11177397A (ja) | 1997-12-12 | 1997-12-12 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177397A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235348A1 (en) * | 2001-02-14 | 2002-08-28 | Siemens Aktiengesellschaft | Hysteresis circuit |
| JP2007200889A (ja) * | 2006-01-24 | 2007-08-09 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | 光調節モード選択回路および放電ランプ駆動装置 |
| CN100440670C (zh) * | 2002-08-08 | 2008-12-03 | 中兴通讯股份有限公司 | 一种单稳态比较器装置 |
-
1997
- 1997-12-12 JP JP9362942A patent/JPH11177397A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235348A1 (en) * | 2001-02-14 | 2002-08-28 | Siemens Aktiengesellschaft | Hysteresis circuit |
| CN100440670C (zh) * | 2002-08-08 | 2008-12-03 | 中兴通讯股份有限公司 | 一种单稳态比较器装置 |
| JP2007200889A (ja) * | 2006-01-24 | 2007-08-09 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | 光調節モード選択回路および放電ランプ駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717492B2 (ja) | 電源装置 | |
| JPH11177397A (ja) | 波形整形回路 | |
| EP0408137B1 (en) | Amplifier arrangement | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JP3591691B2 (ja) | 半導体集積回路装置 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPH06310997A (ja) | 三角波発生回路 | |
| JPH0339941Y2 (ja) | ||
| KR860003235Y1 (ko) | 전압 인터페이스 회로 | |
| JP3185944B2 (ja) | ２線式伝送器 | |
| JPH0326674Y2 (ja) | ||
| JPS59203963A (ja) | レベル判定回路 | |
| KR0140375B1 (ko) | 비티엘 드라이버의 전압안정화 회로 | |
| JPH0722869A (ja) | 演算増幅回路 | |
| SU1606967A1 (ru) | Стабилизатор посто нного напр жени и тока | |
| JPS6154514A (ja) | 安定化電源回路 | |
| JP2790733B2 (ja) | 駆動回路 | |
| JPH0522971Y2 (ja) | ||
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JPS5913410A (ja) | 電力増幅器 | |
| JPH0461412A (ja) | Ｐｉｎダイオード可変減衰器用リニアライザー回路 | |
| JPH1013199A (ja) | パルス入力回路 | |
| JPH07131255A (ja) | 高速複合反転増幅器 | |
| JP2002246849A (ja) | 温度特性設定方法及びそれを用いた増幅回路 |