KR0140375B1

KR0140375B1 - 비티엘 드라이버의 전압안정화 회로

Info

Publication number: KR0140375B1
Application number: KR1019920019632A
Authority: KR
Inventors: 황용하
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1992-10-24
Filing date: 1992-10-24
Publication date: 1998-08-17
Also published as: KR940010439A

Abstract

BTL(Bipolar Transister Logic) 드라이버(Driver)의 전압 안정화 회로에 관한 것으로, 특히 부하가 과부하시에 BTL드라이버의 전압을 안정화 하도록 한 것이다.

상기의 BTL드라이버의 전압 안정화 회로는, 상기 드라이버로 공급되는 전원전압을 전압안정화 회로 등을 이용하여 입력전압의 변동에 관계없이 항상 일정한 정전압으로 하고, 상기 정전압 전원을 상기 드라이버와 전원이 분리된 전압으로 증폭하여 상기 드라이버의 기준전압으로 제공한다.

이와같이 드라이버의 기준전압을 분리된 정전압으로 공급함으로써 구동기의 제어를 과부하시에도 정확하게 할 수 있다.

Description

비티엘(BTL)드라이버의 전압안정화 회로

제1도는 종래의 모터 드라이버의 회로도,

제2도는 본 발명에 따른 모터 드라이버의 전압안정화 회로.

*도면의 주요부분에 대한 부호의 설명

10:제1구동전압 출력부 20:제2구동전압 출력부

30:정전압회로 40:오프셋 전압 출력부

본 발명은 BTL(Bipolar Transister Logic) 드라이버(Driver)의 전압 안정화 회로에 관한 것으로 , 특히 부하가 과부하시에 BTL드라이버의 전압을 안정화 하는 회로에 관한 것이다.

제1도는 종래의 BTL드라이버의모터 구동회로도로서, 제1및 제2전원전압(V1)(V2)의 입력에 의해 구동되는 구동기(15)와, 제1,제2전압(VCC)(VEE)전압 및 기준전압(Vref)을 입력하며, 입력되는 제어전압(VSIG)을 소정의 이득으로 반전 증폭하여 제1전압(V1)으로 출력하는 제1구동전압 출력부(10)와, 상기 제1,제2전원전압(VCC)(VEE) 및 기준전압(Vref)을 입력하며, 상기 제1구동전압 출력부(10)로부터 출력되는 제1전압(V1)을 소정의 이득으로 반전 증폭하여 제2전압 (V2)으로 제2구동전압 출력부(20)와, 상기 제1,제2전원전압(VCC)(VEE)을 소정의 레벨의 전압으로 분압하여 상기 제1,제2구동전압 출력부(10)(20)의 기준전압(Vref)을 출력하는 가변저항(VR)으로 구성되어 있다.

상기 제1도중 제1구동전압 출력부(10)는 상기 제어전압(VSIG)을 입력저항(R1)을 통해 반전단자(-)로 입력하고, 상기 기준전압(Vref)을 비반전단자(+)로 입력하여 상기 입력되는 제어전압(VSIG)을 상기 저항(R1)과 상기 반전단자(-)와 출력단자 사이에 접속된 궤환저항(R2)의 증폭 정수에 따라 반전증폭하여 상기 구동기(15)로 제1전압(V1)을 출력하는 연산증폭기(OP1)로 구성되어 있다.

제2구동전압 출력부(20)는 상기 연산증폭기(OP1)의 출력을 입력저항(R3)을 통해 반전단자(-)로 입력하고, 상기 기준전압(Vref)을 비반전단자(+)로 입력하여 상기 반전단자로 입력되는 전압을 상기 저항(R3)과 상기 반전단자(-)와 출력단자 사이에 접속된 궤환저항(R4)의 증폭 정수에 따라 반전증폭하여 상기 구동기(15)로 제1전압(V1)을 출력하는 연산증폭기(OP2)로 구성되어 있다.

여기서, 상기의 제어전압(VSIG)은 서보(Servo:도시하지 않음)으로 부터 출력되는 전압으로 모터 혹은 액츄에이터 등의 구동기(15)를 구동하기 위한 제어 전압이다. 그리고, 상기 구동기(15)는 모터 혹은 액츄에이터 이며, 기준전압(Vref)은 상기 연산증폭기(OP1,OP2)의 오프-셋 전압이다. 상기에서 제1전원전압(V1)은 정(+)극성의 접압(Positive voltage)이고, 제2전원전압(V2)은 부(-)극성의 접압(Negative voltage)이다.

지금 서보로 부터 출력되는 제어전압(VSIG)이 연산증폭기(OP1)의 반전단자(-)로 입력되면, 상기 연산증폭기(OP1)은 상기 제어전압(VSIG)을 입력저항(R1)과 궤환저항(R2)의 저항비에 의한 이득 값으로 반전증폭하여 제1전압(V1)을 구동기(15)의 일측 입력과, 연산증폭기(OP2)의 반전단자(-)로 출력한다. 따라서 상기 연산증폭기(OP1)는 상기 제어전압(Vr)을 반전증폭하여 출력함으로서 출력되는 제1전압(V1)제1전압(V1)의 전압은 제2전원전압(VEE)의 극성으로 출력된다.

한편 상기 연산증폭기(OP1)로 부터 제2전원전압(VEE)의 레벨로 출력되는 제1전압(V1)을 입력하는 연산증폭기(OP2)는 상기 입력되는 제1전압(V1)을 저항(R3)와 (R4)의 이득으로 반전 증폭하여 제2전압(V2)을 상기 구동기(15)의 타측으로 출력한다. 이때 상기 연산증폭기(OP2)로 부터 출력되는 제2전압(V2)는 제2전원전압(VEE)을 반전증폭한 것이어서 제1전원전압(VCC)의 레벨로 출력된다.

따라서 구동기(15)의 양측으로는 극성이 서로 다른 제1,제2전압(V1,V2)가 각각 입력되며, 상기 구동기(15)는 상기 입력되는 제1,제2전압(V1,V2)의 전압에 의해 구동된다.

그러나 상기 제1도와 같은 종래의 회로는 기준전압(Vref)을 제1전원전압(VCC)와 제2전원전압(VEE)을 분압하여 사용함으로써 구동기(15)에 과부하가 걸릴 경우 구동기(15)을 정확하게 제어할 수가 없는 문제가 발생하였다.

예를들면, 모터 혹은 액츄에이터인 구동기(15)에 과부하가 걸릴 경우 상기 연산증폭기(OP1,OP2)로 부터 출력되는 제1,제2전압(V1,V2)의 구동전류가 매우 커지게 되며, 이에따라 상기 두 연산증폭기(OP1,OP2)로 공급되는 제1,제2전원전압(VCC,VEE)의 레벨이 흔들리게 된다. 상기와 같은 원인으로 상기 제1,제2전원전압(VCC,VEE)의 전압레벨이 흔들리면, 가변저항(VR)로부터 출력되는 기준전압(Vref)의 레벨이 흔들리게 된다. 상기 기준전압(Vref)의 레벨이 흔들리면, 상기 두 연산증폭기(OP1,OP2)의 오프-셋 전압이 변화하게 됨으로써 상기 두 연산증폭기(OP1,OP2)로 부터 출력되는 제1,제2전압(V1,V2)의 레벨이 변화되어 구동기(15)의 제어를 더욱 어렵게 한다.

즉, 상기와 같은 구동기(15)의 과부하에 의해 상기 기준전압(Vref)이 변화 되면, 모터 혹은 엑츄에이터인 구동기(15)의 구동에 원하지 않은 오프-셋(Off-set)성분을 더하게되어 제어를 더욱 어렵게하는 요인이 되어 왔다. 따라서 본 발명의 목적은, 구동기를 BTL 드라이버 방식으로 구동하는 회로에 있어서, 구동기에 과부하가 걸리더라도 구동기를 소망하는 상태로 제어할 수 있는 회로를 제공함에 있다.

본 발명의 다른 목적은 분리된 전압을 사용하여 구동기에 과부하가 걸리더라도 BTL드라이브의 기준전압을 안정화시킬 수 있는 회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은, 제1,제2전압의 입력에 응답하여 구동되는 구동기와, 소정레벨의 기준전압과 제1,제2전원전압을 입력하고 있으며 입력되는 제어전압을 소정레벨의 제1전압과 제2전압으로 각각 증폭하여 상기 구동기로 공급하는 드라이버를 구비한 BTL드라이버 회로에 있어서, 상기 제1전원전압을 소정레벨의 정전압전원으로 안정화하여 출력하는 정전압회로와, 상기 정전압회로와 상기 드라이버의 기준전압 입력단자 사이에 접속되어 상기 입력되는 정전압전원을 소정증폭하여 상기 기준전압으로 공급하는 전압증폭기로 구성함을 특징으로 한다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 BTL드라이버의 전압안정화 회로도로서, 제1및 제2전원전압(V1)(V2)의 입력에 의해 구동되는 구동기(15)와, 제1,제2전압(VCC)(VEE)전압 및 기준전압(Vref)을 입력하며, 입력되는 제어전압(VSIG)을 소정의 이득으로 반전 증폭하여 제1전압(V1)으로 출력하는 제1구동전압 출력부(10)와, 상기 제1,제2전원전압(VCC)(VEE) 및 기준전압(Vref)을 입력하며, 상기 제1구동전압 출력부(10)로부터 출력되는 제1전압(V1)을 소정의 이득으로 반전 증폭하여 제2전압 (V2)으로 제2구동전압 출력부(20)와, 상기 제1전원전압(VCC)을 소정의 레벨의 정전압 전원(Va)로 안정화하여 출력하는 정전압회로(30), 상기 정전압회로(30)의 출력단자와 상기 제1,제2구동전압 출력부(10)(20)의 기준전압 단자 사이에 접속되어 상기 정전압(Va)을 소정 증폭하여 상기 기준전압단자로 각각 출력하는 전압증폭기(40)로 구성되어 있다.

상기 제2도의 구성중 정전압회로(30)는 제1전원전압(VCC)을 소정레벨의 정전압 전원(Va)으로 안정화하여 출력하는 레귤레이터(32)와, 상기 레귤레이터(32)의 입력과 출력단자에 각각 접속되어 입출력전압의 리플(Ripple)을 제거하는 두 개의 평활 캐패시터(C1,C2)로 구성되어 있다.

전압증폭기(40)는 제4,제5전원전압(VDD)(VSS)의 입력에 의해 동작되며, 반전단자(-)에 접속된 입력저항(R6)과 상기 반전단자(-)와 출력단자 사이에 접속된 궤환저항(R5)의 정수값으로 상기 저항(R6)을 통해 입력되는 상기의 정전압전원(Va)을 반전증폭하여 기준전압(Vref)으로 출력하는 연산증폭기(OP3)로 구성되어 있다.

그리고, 상기 제1도의 구성중 미설명한 제1,제2구동전압 출력부(10)(20)는 전술한 제1도의 구성과 동일하게 수정되어 있으며, 그 부호도 동일하게 표기하였다.

이하 본 발명의 동작을 상술한 구성에 의거하여 상세히 설명한다.

지금 제2도의 회로에 제1,제2전원전압(VCC,VEE)가 입력되면, 레귤레이터(32)는 상기 제1전원전압(VCC)을 소정의 레벨로 안정화하여 정전압전원(Va)을 저항(R6)으로 출력한다. 여기서 캐패시터(C1,C2)는 평활용 캐패시터로서 전압의 리플(Ripple)를 제거한다. 이때 상기 레귤레이터(32)로부터 출력되는 정전압전원(Va)은 제1전원전압(VCC)에 비해 충분히 작은값을 가지도록 상기 레귤레이터(32)의 출력을 조정하여야 한다.

상기 저항(R6)을 통해 정전압전원(Va)을 반전단자(-)로 입력하는 연산증폭기(OP3)는 상기 정전압전원(Va)을 상기 저항(R6)과 궤환저항(R5)의 증폭정수 값으로 반전 증폭하여된 기준전압(Vref)을 연산증폭기(OP1,OP2)의 비반전단자(+)로 공급한다.

상기와 같이 기준전압(Vref)을 입력하는 상태에서 서보로 부터 출력되는 제어전압(VSIG)이 상기 제1구동전압 출력부(10)내의 연산증폭기(OP1)의 반전단자(-)로 입력되면, 상기 연산증폭기(OP1,OP2)로 부터는 제1도에서 전술한 바와 같이 제1,제2전압(V1,V2)가 출력되어 구동기(15)로 입력된다.

이때 상기 구동기(15)에 과부하가 걸리면, 전술한 바와같이 전류소모가 증가한다. 상기와 같이 전류소모가 증가하면, 제1도에서 설명한 바와같이 연산증폭기(OP1,OP2)의 전원전압인 제1,제2전원전압(VCC)(VEE)의 전압강하가 순간적으로 발생한다. 상기와 같이 연산증폭기(OP1,OP2)로 입력되는 제1전원전압(VCC)이 순간적으로 떨어지면, 상기 레귤레이터(32)로 입력되는 전압도 떨어지게 된다.

이때 상기 정전압회로(32)의 입력단자에 접속된 캐패시터(C1)에 충전된 전압이 방전됨으로써 순간 전압강하는 보상된다. 즉, 순간전압 강하에 다른 전원전압의 리플(Ripple)은 평활된다. 상기 캐패시터(C1)에 의해 평활된 제1전원전압(VCC)을 입력하는 레귤레이터(32)는 입력되는 전압을 안정화하여 정전압 전원(Va)을 출력하며, 상기 레귤레이터(32)의 출력단자에 접속된 캐패시터(C2)는 레귤레이터(32)의 출력에 포함된 잔여 리플성분을 평활하여 제거한다. 따라서 상기한 동작에 의해 제1전원전압(VCC)이 순간적으로 강하되어 지더라도 상기한 레귤레이터(32)의 동작에 의해 정전압전원(Va)는 거의 변화되지 않는다.

즉, 상기와 같이 순간전압 강하에 의한 상태를 레귤레이터(32)의 입장에서 보면 제1전원전압(VCC)이 리플(Ripple)되는 것처럼 보여진다. 이와같은 전압 변화는 캐패시터(C1,C2)에 의해 평활되고(여기서 캐패시터C2는 레귤레이터32의 출력중 잔여 리플을 제거한다.) 상기 레귤레이터(32)에 의해 제1전원전압(VCC)보다 매우 낮게 설정된 정전압전원(Va)을 연산증폭기(OP3)의 입력단자로 공급하게 된다. 상기 레귤레이터(32)로 부터 출력되는 정전압전원(Va)을 입력저항(R6)을 통해 반전단자(-)로 입력하는 연산증폭기(OP3)는 이를 저항(R6,R5)의 증폭 이득값으로 증폭하여 기준전압(Vref)을 전술한 연산증폭기(OP1,OP2)의 비반전단자(+)로 각각 출력한다.

이때 상기 연산증폭기(OP3)의 전압은 상기 연산증폭기(OP1,OP2)로 공급되는 전압과 분리된 제4,제5전원전압(VDD,VSS)을 입력함으로써 상기한 제1전원전압(VCC)의 전압 변동에 거의 영향을 받지 않는다.

따라서 구동기(15)의 과부하에 의해 드라이버인 연산증폭기(OP1,OP2)로 공급되는 전원전압이 순간적으로 변화하더라도 직류적으로 안정된 전압을 기준전압(Vref)을 공급함으로써 모터 혹은 액츄에이터 등의 구동기(15)를 안정하게 구동할 수 있다. 상술한 바와같이 본 발명은, BTL드라이버로 구동기를 구동시에 상기 드라이버의 기준전압을 구동기에 과부하가 걸렸을 경우라도 항상 안정화하여 정전압을 공급함으로써 구동기의 구동을 정확하게 제어할 수 있는 이점이 있다.

Claims

제1및 제2전원전압(V1)(V2)의 입력에 의해 구동되는 구동기(15)와, 제1,제2전압(VCC)(VEE)전압 및 기준전압(Vref)을 입력하며, 입력되는 제어전압(VSIG)을 소정의 이득으로 반전 증폭하여 제1전압(V1)으로 출력하는 제1구동전압 출력부(10)와, 상기 제1,제2전압(VCC)(VEE) 및 기준전압(Vref)을 입력하며, 상기 제1구동전압 출력부(10)로부터 출력되는 제1전압(V1)을 소정의 이득으로 반전 증폭하여 제2전압 (V2)으로 제2구동전압 출력부(20)를 구비한 BTL드라이버의 전압안정화 회로에 있어서, 상기 제1전원전압(VCC)을 소정의 레벨의 정전압 전원(Va)로 안정화 하여 출력하는 정정전압회로(30)와, 상기 정전압회로(30)의 출력단자와 상기 제1,제2구동전압 출력부(10)(20)의 기준전압 단자 사이에 접속되어 상기 정전압(Va)을 소정 증폭하여 상기 제1,제2구동전압 출력부(10)(20)의 기준전압(Vref)으로 각각 출력하는 전압증폭기(40)로 구성되어 상기 제1,제2구동전압 출력부(10)(20)로 공급되는 제1전원전압(VCC)이 순간 전압강하 되더라도 상기 안정화된 기준전압(Vref)을 공급하도록 동작됨을 특징으로 하는 회로.
제1항에 있어서, 상기 정전압회로(30)는 제1전원전압(VCC)을 소정레벨의 정전압 전원(Va)으로 안정화하여 출력하는 레귤레이터(32)와, 상기 레귤레이터(32)의 입력과 출력단자에 각각 접속되어 입출력전압의 리플(Ripple)을 제거하는 두 개의 평활 캐패시터(C1,C2)로 구성함을 특징으로 하는 회로.
제2항에 있어서, 상기 전압증폭기(40)는 상기 레귤레이터(32)로부터 출력되는정전압전원(Va)을 입력하는 입력저항(R6)이 반전단자에 접속되며, 상기 반전단자(-)와 출력단자 사이에 접속된 궤환저항(R5)의 정수값으로 상기 저항(R6)을 통해 입력되는 상기의 정전압전원(Va)을 반전증폭하여 기준전압(Vref)로 출력하는 연산증폭기(OP3)로 구성함을 특징으로 하는 회로.
제3항에 있어서, 상기 연산증폭기(OP3)는 제1,제2전원전압(VCC)(VEE)와 분리된 제4,제5전원전압(VDD)(VSS)의 입력에 의해 동작되어 상기 구동기(15)의 구동전압의 변화에 영향을 받지 않음을 특징으로 하는 회로.