JP2000339041A - 電流制限回路つき定電圧回路 - Google Patents
電流制限回路つき定電圧回路Info
- Publication number
- JP2000339041A JP2000339041A JP11148943A JP14894399A JP2000339041A JP 2000339041 A JP2000339041 A JP 2000339041A JP 11148943 A JP11148943 A JP 11148943A JP 14894399 A JP14894399 A JP 14894399A JP 2000339041 A JP2000339041 A JP 2000339041A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- current
- current limiting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 出力電圧が速やかに復帰するようにする。
【解決手段】基準電圧Vrefおよび出力電圧帰還信号Ｖfb
を入力する差動回路１１と、その差動信号Ｉｄを増幅す
る出力段回路１２と、出力電流Ｉｏを検出して電流制限
信号Ｓａを生成する電流制限回路２０とを備えた電流制
限回路つき定電圧回路において、電流制限信号Ｓａを差
動回路１１の入力に帰還させる電流制限信号帰還回路３
０が設けられる。これにより、出力電流が制限されたと
きでも入力の釣り合いが保たれていて差動回路が出力限
界の状態になるのを回避することが出来、その結果、出
力電圧が速やかに復帰する。
を入力する差動回路１１と、その差動信号Ｉｄを増幅す
る出力段回路１２と、出力電流Ｉｏを検出して電流制限
信号Ｓａを生成する電流制限回路２０とを備えた電流制
限回路つき定電圧回路において、電流制限信号Ｓａを差
動回路１１の入力に帰還させる電流制限信号帰還回路３
０が設けられる。これにより、出力電流が制限されたと
きでも入力の釣り合いが保たれていて差動回路が出力限
界の状態になるのを回避することが出来、その結果、出
力電圧が速やかに復帰する。
Description
【０００１】
【発明の属する技術分野】この発明は、差動増幅と帰還
制御との組み合わせを利用して負荷への出力電流が変動
しても出力電圧を一定に維持する定電圧回路に関し、詳
しくは、その出力電流が過大にならないよう制限も行う
電流制限回路つき定電圧回路に関する。このような電流
制限回路つき定電圧回路は、簡便な電源として用いられ
ることの多いシリーズレギュレータや、電池等の充電に
用いられる定電圧充電回路などに好適なものである。
制御との組み合わせを利用して負荷への出力電流が変動
しても出力電圧を一定に維持する定電圧回路に関し、詳
しくは、その出力電流が過大にならないよう制限も行う
電流制限回路つき定電圧回路に関する。このような電流
制限回路つき定電圧回路は、簡便な電源として用いられ
ることの多いシリーズレギュレータや、電池等の充電に
用いられる定電圧充電回路などに好適なものである。
【０００２】
【従来の技術】図５は、本願出願人が用いていた電流制
限回路つき定電圧回路を示すものであり、（ａ）が全体
のブロック図、（ｂ）が電流検出の特性グラフ、（ｃ）
が電流制限状況を示す特性グラフである。（ｂ）の特性
グラフでは横軸に出力電流Ｉｏを採り縦軸に検出信号Ｄ
を採って、（ｃ）の特性グラフでは横軸に出力電流Ｉｏ
を採り縦軸に出力電圧Ｖｏを採って、特性が示されてい
る。また、図６は、全体の具体的な回路図である。
限回路つき定電圧回路を示すものであり、（ａ）が全体
のブロック図、（ｂ）が電流検出の特性グラフ、（ｃ）
が電流制限状況を示す特性グラフである。（ｂ）の特性
グラフでは横軸に出力電流Ｉｏを採り縦軸に検出信号Ｄ
を採って、（ｃ）の特性グラフでは横軸に出力電流Ｉｏ
を採り縦軸に出力電圧Ｖｏを採って、特性が示されてい
る。また、図６は、全体の具体的な回路図である。
【０００３】この定電圧回路は（図５（ａ）参照）、基
準電圧Vrefおよび出力電圧帰還信号Ｖfbを入力する差動
回路１１と、その差動信号Ｉｄを増幅する出力段回路１
２と、出力電流Ｉｏを検出（Ｄ）して電流制限信号Ｓａ
を生成する電流制限回路２０とを備えた回路において、
電流制限信号Ｓａを差動回路１１と出力段回路１２との
間すなわち差動信号Ｉｄのラインに帰還させるようにな
っていた。
準電圧Vrefおよび出力電圧帰還信号Ｖfbを入力する差動
回路１１と、その差動信号Ｉｄを増幅する出力段回路１
２と、出力電流Ｉｏを検出（Ｄ）して電流制限信号Ｓａ
を生成する電流制限回路２０とを備えた回路において、
電流制限信号Ｓａを差動回路１１と出力段回路１２との
間すなわち差動信号Ｉｄのラインに帰還させるようにな
っていた。
【０００４】詳述すると（図６参照）、差動回路１１
は、基準電圧Vrefを正転入力とし出力電圧帰還信号Ｖfb
を反転入力とする差動増幅回路１０の前半部分であり、
ｈfe等の特性の揃った一対のトランジスタＱ１，Ｑ２が
対称に接続されるとともに、両者のコレクタ電流（駆動
電流）の和が一定になるように両者が共通の定電流回路
に接続されている。そして、一方のトランジスタＱ１の
ベース（制御入力）に基準電圧Vrefを入力し、他方のト
ランジスタＱ２のベースに出力電圧帰還信号Ｖfbを入力
し、後者Ｑ２の方から差動信号Ｉｄを出力することで、
基準電圧Vrefと出力電圧帰還信号Ｖfbとの差に比例した
電流信号Ｉｄを生成するようになっている。
は、基準電圧Vrefを正転入力とし出力電圧帰還信号Ｖfb
を反転入力とする差動増幅回路１０の前半部分であり、
ｈfe等の特性の揃った一対のトランジスタＱ１，Ｑ２が
対称に接続されるとともに、両者のコレクタ電流（駆動
電流）の和が一定になるように両者が共通の定電流回路
に接続されている。そして、一方のトランジスタＱ１の
ベース（制御入力）に基準電圧Vrefを入力し、他方のト
ランジスタＱ２のベースに出力電圧帰還信号Ｖfbを入力
し、後者Ｑ２の方から差動信号Ｉｄを出力することで、
基準電圧Vrefと出力電圧帰還信号Ｖfbとの差に比例した
電流信号Ｉｄを生成するようになっている。
【０００５】また、出力段回路１２は、負荷となる応用
回路等に向けて出力電流Ｉｏを送出する差動増幅回路１
０の後半部分であり、差動信号Ｉｄを受けてその電流増
幅を行うためにパワートランジスタＱ４が採用され、こ
のトランジスタＱ４が差動信号Ｉｄのラインと出力ライ
ン（Ｖｏ，Ｉｏ）との間に挿入接続されている。なお、
差動信号ＩｄだけではトランジスタＱ４の駆動能力が不
足する等の場合にはトランジスタＱ３等との多段接続に
よって十分な電流増幅率が確保されるようになってい
る。
回路等に向けて出力電流Ｉｏを送出する差動増幅回路１
０の後半部分であり、差動信号Ｉｄを受けてその電流増
幅を行うためにパワートランジスタＱ４が採用され、こ
のトランジスタＱ４が差動信号Ｉｄのラインと出力ライ
ン（Ｖｏ，Ｉｏ）との間に挿入接続されている。なお、
差動信号ＩｄだけではトランジスタＱ４の駆動能力が不
足する等の場合にはトランジスタＱ３等との多段接続に
よって十分な電流増幅率が確保されるようになってい
る。
【０００６】さらに、差動増幅回路１０の出力電圧Ｖｏ
を反転入力（−）に帰還させるために、直列接続した抵
抗Ｒ１，Ｒ２からなる抵抗分圧回路が出力ライン（Ｖ
ｏ，Ｉｏ）と接地等の基準ラインとの間に接続されると
ともに、抵抗Ｒ１，Ｒ２の接続点がトランジスタＱ２の
ベースにも接続されている。これによって、出力電圧Ｖ
ｏが抵抗Ｒ１，Ｒ２の抵抗比で分割されて適宜レベルの
出力電圧帰還信号Ｖfbが得られるとともに、それが差動
増幅回路１０のフィードバック制御すなわち帰還制御に
供されることで出力電圧Ｖｏが一定の目標電圧（Ｖｒｅ
ｆ×（Ｒ１＋Ｒ２）／Ｒ１）に保たれるようになってい
る。
を反転入力（−）に帰還させるために、直列接続した抵
抗Ｒ１，Ｒ２からなる抵抗分圧回路が出力ライン（Ｖ
ｏ，Ｉｏ）と接地等の基準ラインとの間に接続されると
ともに、抵抗Ｒ１，Ｒ２の接続点がトランジスタＱ２の
ベースにも接続されている。これによって、出力電圧Ｖ
ｏが抵抗Ｒ１，Ｒ２の抵抗比で分割されて適宜レベルの
出力電圧帰還信号Ｖfbが得られるとともに、それが差動
増幅回路１０のフィードバック制御すなわち帰還制御に
供されることで出力電圧Ｖｏが一定の目標電圧（Ｖｒｅ
ｆ×（Ｒ１＋Ｒ２）／Ｒ１）に保たれるようになってい
る。
【０００７】一方、電流制限回路２０には、出力電流Ｉ
ｏを検出して検出信号Ｄを生成する電流検出回路２１
と、検出信号Ｄに基づいて電流制限信号Ｓａを生成する
電流制限信号生成回路２２とが設けられている。
ｏを検出して検出信号Ｄを生成する電流検出回路２１
と、検出信号Ｄに基づいて電流制限信号Ｓａを生成する
電流制限信号生成回路２２とが設けられている。
【０００８】電流検出回路２１は、トランジスタＱ４の
出力電流Ｉｏに比例した検出電流を得るために設けられ
た小形のトランジスタＱ５と、その検出電流のラインに
直列に介挿された抵抗Ｒ３とを具えていて、検出信号Ｄ
が抵抗Ｒ３の両端間に生じる電圧として得られるように
なっている。また、トランジスタＱ５は、上述した所要
の特性を満たす検出電流を得るために、トランジスタＱ
４に対してベース及びエミッタが何れも共通接続されて
いる、あるいはベース領域が一体的に作り込まれてい
る。これにより、検出信号Ｄも出力電流Ｉｏに比例した
ものとなる（図５（ｂ）参照）。
出力電流Ｉｏに比例した検出電流を得るために設けられ
た小形のトランジスタＱ５と、その検出電流のラインに
直列に介挿された抵抗Ｒ３とを具えていて、検出信号Ｄ
が抵抗Ｒ３の両端間に生じる電圧として得られるように
なっている。また、トランジスタＱ５は、上述した所要
の特性を満たす検出電流を得るために、トランジスタＱ
４に対してベース及びエミッタが何れも共通接続されて
いる、あるいはベース領域が一体的に作り込まれてい
る。これにより、検出信号Ｄも出力電流Ｉｏに比例した
ものとなる（図５（ｂ）参照）。
【０００９】電流制限信号生成回路２２には、ベース及
びエミッタが抵抗Ｒ３の各端子に接続されたスイッチン
グトランジスタＱ６が設けられており、そのコレクタが
差動信号Ｉｄのラインに接続されていて、そのコレクタ
電流が電流制限信号Ｓａとして働くようになっている。
すなわち、出力電流Ｉｏが増えるに連れてトランジスタ
Ｑ５の検出電流そして抵抗Ｒ３の検出信号Ｄも増進し、
検出信号Ｄが１Ｖｆを超えると（図５（ｂ）の一点鎖線
を参照）、トランジスタＱ６がオンして、差動信号Ｉｄ
がトランジスタＱ６側へバイパスされ、出力段回路１２
側への分がカットされるので、出力電流Ｉｏは速やかに
絞られて制限される。これにより、その制限が働き始め
る出力電流Ｉｏの閾値は、トランジスタＱ４，Ｑ５の増
幅率の比と、抵抗Ｒ３の抵抗値との何れか一方または双
方を調節することで、適宜設定されるようになってい
る。
びエミッタが抵抗Ｒ３の各端子に接続されたスイッチン
グトランジスタＱ６が設けられており、そのコレクタが
差動信号Ｉｄのラインに接続されていて、そのコレクタ
電流が電流制限信号Ｓａとして働くようになっている。
すなわち、出力電流Ｉｏが増えるに連れてトランジスタ
Ｑ５の検出電流そして抵抗Ｒ３の検出信号Ｄも増進し、
検出信号Ｄが１Ｖｆを超えると（図５（ｂ）の一点鎖線
を参照）、トランジスタＱ６がオンして、差動信号Ｉｄ
がトランジスタＱ６側へバイパスされ、出力段回路１２
側への分がカットされるので、出力電流Ｉｏは速やかに
絞られて制限される。これにより、その制限が働き始め
る出力電流Ｉｏの閾値は、トランジスタＱ４，Ｑ５の増
幅率の比と、抵抗Ｒ３の抵抗値との何れか一方または双
方を調節することで、適宜設定されるようになってい
る。
【００１０】このような構成の電流制限回路つき定電圧
回路では、上述したような差動増幅回路１０と帰還制御
（Ｖfb）との組み合わせに基づいて、出力電流Ｉｏが幾
ら変動しても、出力電流Ｉｏが上記閾値以下に収まって
いる限り、出力電圧Ｖｏはほぼ一定に維持される。そし
て、一旦、出力電流Ｉｏがその閾値を超えると、検出信
号Ｄが有意水準に達し（図５（ｂ）の一点鎖線等を参
照）、これに応じて差動信号Ｉｄが強制的に抑えられて
（図５（ａ）参照）、出力電圧Ｖｏの維持よりも優先し
て出力電流Ｉｏの制限がなされる（図５（ｃ）参照）。
回路では、上述したような差動増幅回路１０と帰還制御
（Ｖfb）との組み合わせに基づいて、出力電流Ｉｏが幾
ら変動しても、出力電流Ｉｏが上記閾値以下に収まって
いる限り、出力電圧Ｖｏはほぼ一定に維持される。そし
て、一旦、出力電流Ｉｏがその閾値を超えると、検出信
号Ｄが有意水準に達し（図５（ｂ）の一点鎖線等を参
照）、これに応じて差動信号Ｉｄが強制的に抑えられて
（図５（ａ）参照）、出力電圧Ｖｏの維持よりも優先し
て出力電流Ｉｏの制限がなされる（図５（ｃ）参照）。
【００１１】なお、特願平７−２２２３４３号公報に記
載されたものも、細部の構成は異なるが、電流制限信号
を差動回路と出力段回路との間に帰還させており、基本
的には同様のものと言える。
載されたものも、細部の構成は異なるが、電流制限信号
を差動回路と出力段回路との間に帰還させており、基本
的には同様のものと言える。
【００１２】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の電流制限回路つき定電圧回路では、差動信号
Ｉｄの値が電流制限信号Ｓａによって強制的に変えられ
ることから、本来なら帰還制御に基づいて釣り合い状態
が維持されるべき基準電圧Vrefと出力電圧帰還信号Ｖfb
との釣り合いが損なわれるので、差動回路１１が出力限
界の状態に至ることとなる。このため、出力電圧Ｖｏが
一旦下がってから復帰する際に、差動回路１１が適正出
力の状態に戻るまで、ある程度の時間を要し、ヒステリ
シス特性も大きい（図５（ｃ）参照）。
うな従来の電流制限回路つき定電圧回路では、差動信号
Ｉｄの値が電流制限信号Ｓａによって強制的に変えられ
ることから、本来なら帰還制御に基づいて釣り合い状態
が維持されるべき基準電圧Vrefと出力電圧帰還信号Ｖfb
との釣り合いが損なわれるので、差動回路１１が出力限
界の状態に至ることとなる。このため、出力電圧Ｖｏが
一旦下がってから復帰する際に、差動回路１１が適正出
力の状態に戻るまで、ある程度の時間を要し、ヒステリ
シス特性も大きい（図５（ｃ）参照）。
【００１３】そして、このままでは、負荷側回路の高速
化等に対応するのが困難になってしまう。そこで、多く
のアプリケーションに関して要請されている更なる高速
化に応えるべく、出力電流Ｉｏの制限解除等に伴う出力
電圧Ｖｏの復帰が迅速に行われるように、回路構成等を
工夫することが、技術的な課題となる。この発明は、こ
のような課題を解決するためになされたものであり、出
力電圧が速やかに復帰する電流制限回路つき定電圧回路
を実現することを目的とする。
化等に対応するのが困難になってしまう。そこで、多く
のアプリケーションに関して要請されている更なる高速
化に応えるべく、出力電流Ｉｏの制限解除等に伴う出力
電圧Ｖｏの復帰が迅速に行われるように、回路構成等を
工夫することが、技術的な課題となる。この発明は、こ
のような課題を解決するためになされたものであり、出
力電圧が速やかに復帰する電流制限回路つき定電圧回路
を実現することを目的とする。
【００１４】
【課題を解決するための手段】このような課題を解決す
るために発明された第１の解決手段について、その構成
および作用効果を以下に説明する。その電流制限回路つ
き定電圧回路は（、出願当初の請求項１に記載の如
く）、基準電圧および出力電圧帰還信号を入力する差動
回路と、その差動信号を増幅する出力段回路と、出力電
流を検出して電流制限信号を生成する電流制限回路とを
備えた電流制限回路つき定電圧回路において、前記電流
制限信号を前記差動回路の入力に帰還させる電流制限信
号帰還回路が設けられている、というものである。
るために発明された第１の解決手段について、その構成
および作用効果を以下に説明する。その電流制限回路つ
き定電圧回路は（、出願当初の請求項１に記載の如
く）、基準電圧および出力電圧帰還信号を入力する差動
回路と、その差動信号を増幅する出力段回路と、出力電
流を検出して電流制限信号を生成する電流制限回路とを
備えた電流制限回路つき定電圧回路において、前記電流
制限信号を前記差動回路の入力に帰還させる電流制限信
号帰還回路が設けられている、というものである。
【００１５】このような第１の解決手段の電流制限回路
つき定電圧回路にあっては、差動回路と出力段回路とに
よる差動増幅に対して出力電圧帰還信号による帰還制御
が掛かることによって出力電圧がほぼ一定に維持される
とともに、出力電流が過大になりそうなときには電流制
限回路によって電流制限信号が有意にされ、これに応じ
て出力電流が制限されるので、過電流による損傷等が未
然に防止される。
つき定電圧回路にあっては、差動回路と出力段回路とに
よる差動増幅に対して出力電圧帰還信号による帰還制御
が掛かることによって出力電圧がほぼ一定に維持される
とともに、出力電流が過大になりそうなときには電流制
限回路によって電流制限信号が有意にされ、これに応じ
て出力電流が制限されるので、過電流による損傷等が未
然に防止される。
【００１６】しかも、その電流制限に際し、電流制限信
号が差動回路の出力側で無く入力側に帰還させられるよ
うになったことから、出力電流が制限されたときでも、
差動回路の入力における釣り合いは維持されて、差動回
路が出力限界の状態にならないので、ヒステリシス特性
がほとんど無くなる。これにより、出力電流が制限され
て出力電圧も下がってしまった後にその制限が解除され
たときなど、電流制限信号の影響がなくなって差動回路
の入力状態が元に戻ると、これに伴って直ちに、出力電
圧も元の状態に戻ることとなる。したがって、この発明
によれば、出力電圧が速やかに復帰する電流制限回路つ
き定電圧回路を実現することができる。
号が差動回路の出力側で無く入力側に帰還させられるよ
うになったことから、出力電流が制限されたときでも、
差動回路の入力における釣り合いは維持されて、差動回
路が出力限界の状態にならないので、ヒステリシス特性
がほとんど無くなる。これにより、出力電流が制限され
て出力電圧も下がってしまった後にその制限が解除され
たときなど、電流制限信号の影響がなくなって差動回路
の入力状態が元に戻ると、これに伴って直ちに、出力電
圧も元の状態に戻ることとなる。したがって、この発明
によれば、出力電圧が速やかに復帰する電流制限回路つ
き定電圧回路を実現することができる。
【００１７】
【発明の実施の形態】このような解決手段で達成された
本発明の電流制限回路つき定電圧回路について、これを
実施するための形態を幾つか説明する。
本発明の電流制限回路つき定電圧回路について、これを
実施するための形態を幾つか説明する。
【００１８】［第１の実施の形態］本発明の第１の実施
形態は（、出願当初の請求項２に記載の如く）、上述し
た解決手段の電流制限回路つき定電圧回路であって、前
記電流制限信号帰還回路が、前記出力電圧帰還信号の
（信号ラインであって前記差動回路の入力に繋がってい
る）入力ラインに接続されていて、前記電流制限信号に
応じて前記入力ラインの電流を加減する、というもので
ある。この場合、電流制限信号を差動回路の入力側に帰
還させることが、基準電圧の入力ラインでなく出力電圧
帰還信号の入力ラインを介して行われる。しかも、電圧
でなく電流を利用して行われる。そのため、この回路
は、基準電圧やその他の電圧を直接に可変するのは避け
たいような場合でも、利用しやすい。
形態は（、出願当初の請求項２に記載の如く）、上述し
た解決手段の電流制限回路つき定電圧回路であって、前
記電流制限信号帰還回路が、前記出力電圧帰還信号の
（信号ラインであって前記差動回路の入力に繋がってい
る）入力ラインに接続されていて、前記電流制限信号に
応じて前記入力ラインの電流を加減する、というもので
ある。この場合、電流制限信号を差動回路の入力側に帰
還させることが、基準電圧の入力ラインでなく出力電圧
帰還信号の入力ラインを介して行われる。しかも、電圧
でなく電流を利用して行われる。そのため、この回路
は、基準電圧やその他の電圧を直接に可変するのは避け
たいような場合でも、利用しやすい。
【００１９】［第２の実施の形態］本発明の第２の実施
形態は（、出願当初の請求項３に記載の如く）、上述し
た解決手段の電流制限回路つき定電圧回路であって、前
記電流制限信号帰還回路が、前記差動回路に対して前記
基準電圧の入力側に設けられていて、前記電流制限信号
に応じて前記基準電圧を変える、というものである。こ
の場合、電流制限信号を差動回路の入力側に帰還させる
ことが、出力電圧帰還信号の入力ラインでなく基準電圧
の入力ラインを介して行われるので、この回路は、出力
電圧帰還信号を可変にしたくないような場合でも、利用
しやすい。
形態は（、出願当初の請求項３に記載の如く）、上述し
た解決手段の電流制限回路つき定電圧回路であって、前
記電流制限信号帰還回路が、前記差動回路に対して前記
基準電圧の入力側に設けられていて、前記電流制限信号
に応じて前記基準電圧を変える、というものである。こ
の場合、電流制限信号を差動回路の入力側に帰還させる
ことが、出力電圧帰還信号の入力ラインでなく基準電圧
の入力ラインを介して行われるので、この回路は、出力
電圧帰還信号を可変にしたくないような場合でも、利用
しやすい。
【００２０】［第３の実施の形態］本発明の第３の実施
形態は（、出願当初の請求項４に記載の如く）、上述し
た解決手段の電流制限回路つき定電圧回路であって、前
記電流制限信号帰還回路が、前記差動回路に対して前記
出力電圧帰還信号の入力側に設けられていて、前記電流
制限信号に応じて前記出力電圧帰還信号のオフセット電
圧を変える、というものである。この場合、電流制限信
号を差動回路の入力側に帰還させることが、基準電圧の
入力ラインでなく出力電圧帰還信号の入力ラインを介し
て行われる。しかも、電流でなく電圧を利用して行われ
る。そのため、この回路は、基準電圧の直接可変は行い
たくないが出力電圧帰還信号の方であれば電圧を直接可
変しても許されるような場合に、利用しやすい。
形態は（、出願当初の請求項４に記載の如く）、上述し
た解決手段の電流制限回路つき定電圧回路であって、前
記電流制限信号帰還回路が、前記差動回路に対して前記
出力電圧帰還信号の入力側に設けられていて、前記電流
制限信号に応じて前記出力電圧帰還信号のオフセット電
圧を変える、というものである。この場合、電流制限信
号を差動回路の入力側に帰還させることが、基準電圧の
入力ラインでなく出力電圧帰還信号の入力ラインを介し
て行われる。しかも、電流でなく電圧を利用して行われ
る。そのため、この回路は、基準電圧の直接可変は行い
たくないが出力電圧帰還信号の方であれば電圧を直接可
変しても許されるような場合に、利用しやすい。
【００２１】このような本発明の電流制限回路つき定電
圧回路について、以下の第１〜第３実施例により、具体
的に例示する。第１実施例では、上述の第１解決手段を
具現化した共通事項（図１参照）に加えて、第１実施形
態を具現化した事項（図２参照）を述べる。また、第２
実施例では第２実施形態を具現化した事項（図３参照）
を述べ、第３実施例では第３実施形態を具現化した事項
（図４参照）を説明する。なお、それらの図示に際し、
従来と同一の構成要素には同一の符号を付して示したの
で、重複する再度の説明は割愛して、以下、従来例との
相違点を中心に述べる。
圧回路について、以下の第１〜第３実施例により、具体
的に例示する。第１実施例では、上述の第１解決手段を
具現化した共通事項（図１参照）に加えて、第１実施形
態を具現化した事項（図２参照）を述べる。また、第２
実施例では第２実施形態を具現化した事項（図３参照）
を述べ、第３実施例では第３実施形態を具現化した事項
（図４参照）を説明する。なお、それらの図示に際し、
従来と同一の構成要素には同一の符号を付して示したの
で、重複する再度の説明は割愛して、以下、従来例との
相違点を中心に述べる。
【００２２】
【第１実施例】本発明の電流制限回路つき定電圧回路の
第１実施例について、その具体的な構成を、図面を引用
して説明する。図１は、他の実施例にも共通する事項を
纏めたものであり、（ａ）は全体のブロック図、（ｂ）
は横軸に出力電流Ｉｏを採り縦軸に検出信号Ｄを採って
示した電流検出の特性グラフ、（ｃ）は横軸に出力電流
Ｉｏを採り縦軸に出力電圧Ｖｏを採って電流制限状況を
示した特性グラフである。この図は従来例の図５に対応
したものである。また、図２は、具体的な回路図であ
り、従来例の図６に対応している。
第１実施例について、その具体的な構成を、図面を引用
して説明する。図１は、他の実施例にも共通する事項を
纏めたものであり、（ａ）は全体のブロック図、（ｂ）
は横軸に出力電流Ｉｏを採り縦軸に検出信号Ｄを採って
示した電流検出の特性グラフ、（ｃ）は横軸に出力電流
Ｉｏを採り縦軸に出力電圧Ｖｏを採って電流制限状況を
示した特性グラフである。この図は従来例の図５に対応
したものである。また、図２は、具体的な回路図であ
り、従来例の図６に対応している。
【００２３】この定電圧回路（図１（ａ）参照）が従来
のもの（図５（ａ）参照）と相違するのは、電流制限信
号帰還回路３０が差動回路１１の入力側に導入された点
と、電流制限信号Ｓａの送出先が差動信号Ｉｄのところ
からその電流制限信号帰還回路３０のところへ移った点
である。電流制限信号帰還回路３０は、回路部品の追加
を伴って実現される他、既存部品の改造や置換によって
差動回路１１に付随する入力回路等に一体化される場合
もあるが、何れにしても、電流制限回路２０から延びた
電流制限信号Ｓａのラインが接続されている。
のもの（図５（ａ）参照）と相違するのは、電流制限信
号帰還回路３０が差動回路１１の入力側に導入された点
と、電流制限信号Ｓａの送出先が差動信号Ｉｄのところ
からその電流制限信号帰還回路３０のところへ移った点
である。電流制限信号帰還回路３０は、回路部品の追加
を伴って実現される他、既存部品の改造や置換によって
差動回路１１に付随する入力回路等に一体化される場合
もあるが、何れにしても、電流制限回路２０から延びた
電流制限信号Ｓａのラインが接続されている。
【００２４】具体的には（図２を参照、図６と対比）、
差動回路１１、出力段回路１２、電流制限回路２０、基
準電圧Vrefの発生回路、及び抵抗分圧回路Ｒ１＋Ｒ２
は、同様のままで良いが、電流制限信号帰還回路３０が
設けられるとともに、電流制限信号Ｓａのラインが差動
信号Ｉｄのラインから切り離されて電流制限信号帰還回
路３０に対して接続されている。電流制限信号帰還回路
３０には、電流制限信号Ｓａに応じて電流の出力がオン
オフされる定電流回路などが用いられる。その電流の出
力ラインは、出力電圧帰還信号Ｖfbのラインに接続され
ている。
差動回路１１、出力段回路１２、電流制限回路２０、基
準電圧Vrefの発生回路、及び抵抗分圧回路Ｒ１＋Ｒ２
は、同様のままで良いが、電流制限信号帰還回路３０が
設けられるとともに、電流制限信号Ｓａのラインが差動
信号Ｉｄのラインから切り離されて電流制限信号帰還回
路３０に対して接続されている。電流制限信号帰還回路
３０には、電流制限信号Ｓａに応じて電流の出力がオン
オフされる定電流回路などが用いられる。その電流の出
力ラインは、出力電圧帰還信号Ｖfbのラインに接続され
ている。
【００２５】なお、図２について、後述の図３及び図４
についても同様であるが、出力段回路１２の図示に際
し、トランジスタＱ３は省略したが、これによって出力
段回路１２や電流制限回路２０の機能が変更される訳で
は無い。
についても同様であるが、出力段回路１２の図示に際
し、トランジスタＱ３は省略したが、これによって出力
段回路１２や電流制限回路２０の機能が変更される訳で
は無い。
【００２６】このような構成の電流制限回路つき定電圧
回路では、出力電流Ｉｏが既述の閾値以下に収まってい
る限り、トランジスタＱ６がオフのままで電流制限信号
帰還回路３０が働かないので、差動増幅回路１０と帰還
制御（Ｖfb）との組み合わせに基づき、出力電流Ｉｏが
幾ら変動しても、出力電圧Ｖｏはほぼ一定に維持され
る。
回路では、出力電流Ｉｏが既述の閾値以下に収まってい
る限り、トランジスタＱ６がオフのままで電流制限信号
帰還回路３０が働かないので、差動増幅回路１０と帰還
制御（Ｖfb）との組み合わせに基づき、出力電流Ｉｏが
幾ら変動しても、出力電圧Ｖｏはほぼ一定に維持され
る。
【００２７】これに対し、一旦、出力電流Ｉｏがその閾
値を超えると、検出信号Ｄが有意水準に達して（図１
（ｂ）の一点鎖線等を参照）、トランジスタＱ６がオン
する。すると、これに応じて、電流制限信号Ｓａが有意
となり、さらに電流制限信号帰還回路３０が働いて、出
力電圧帰還信号Ｖfbのラインに所定の電流が注入され
る。そして、この電流は抵抗Ｒ１を介して放出されるこ
とから、差動回路１１の反転入力が出力電圧帰還信号Ｖ
fb本来の値よりも上昇するので、フィードバックの作用
によって、その上昇分を相殺する分だけ出力電圧Ｖｏが
下げられる。こうして、基準電圧Vrefと出力電圧帰還信
号Ｖfbとの釣り合いを損なうことなく、出力電流Ｉｏの
制限がなされる。
値を超えると、検出信号Ｄが有意水準に達して（図１
（ｂ）の一点鎖線等を参照）、トランジスタＱ６がオン
する。すると、これに応じて、電流制限信号Ｓａが有意
となり、さらに電流制限信号帰還回路３０が働いて、出
力電圧帰還信号Ｖfbのラインに所定の電流が注入され
る。そして、この電流は抵抗Ｒ１を介して放出されるこ
とから、差動回路１１の反転入力が出力電圧帰還信号Ｖ
fb本来の値よりも上昇するので、フィードバックの作用
によって、その上昇分を相殺する分だけ出力電圧Ｖｏが
下げられる。こうして、基準電圧Vrefと出力電圧帰還信
号Ｖfbとの釣り合いを損なうことなく、出力電流Ｉｏの
制限がなされる。
【００２８】また、出力電圧Ｖｏが一旦下がってから復
帰するときには、トランジスタＱ６がオフすると、これ
に応じて、電流制限信号Ｓａが有意でなくなり、さらに
電流制限信号帰還回路３０による出力電圧帰還信号Ｖfb
のラインへの電流注入も止まる。そして、差動回路１１
の反転入力が出力電圧帰還信号Ｖfb本来の値すなわち抵
抗Ｒ１，Ｒ２での分割電圧に戻るので、フィードバック
の作用によって、出力電圧Ｖｏも元の値に戻るが、その
際、差動信号Ｉｄは変動分に対応した適応可能範囲内で
増減するだけなので、出力電圧Ｖｏの復帰は速やかに行
われる。
帰するときには、トランジスタＱ６がオフすると、これ
に応じて、電流制限信号Ｓａが有意でなくなり、さらに
電流制限信号帰還回路３０による出力電圧帰還信号Ｖfb
のラインへの電流注入も止まる。そして、差動回路１１
の反転入力が出力電圧帰還信号Ｖfb本来の値すなわち抵
抗Ｒ１，Ｒ２での分割電圧に戻るので、フィードバック
の作用によって、出力電圧Ｖｏも元の値に戻るが、その
際、差動信号Ｉｄは変動分に対応した適応可能範囲内で
増減するだけなので、出力電圧Ｖｏの復帰は速やかに行
われる。
【００２９】このように、基準電圧Vrefと出力電圧帰還
信号Ｖfbとの釣り合い状態を保ちながら、必要に応じて
出力電圧Ｖｏを下げたり戻したりして、出力電流Ｉｏの
制限がなされるの、出力電流Ｉｏは、一旦、閾値レベル
に達すると、あまり変化せず、閾値近辺の値に抑えられ
る（図１（ｃ）参照）。例え変化しても、大きくは無
く、そのヒステリシス特性も小さい。こうして、出力電
流Ｉｏの制限および解除等に伴う出力電流のヒステリシ
ス特性が適切な程度に抑制されるとともに、その解除に
伴う出力電圧Ｖｏの復帰が迅速に行われ、その結果、負
荷側回路の高速化等の要請に応えることも可能となる。
信号Ｖfbとの釣り合い状態を保ちながら、必要に応じて
出力電圧Ｖｏを下げたり戻したりして、出力電流Ｉｏの
制限がなされるの、出力電流Ｉｏは、一旦、閾値レベル
に達すると、あまり変化せず、閾値近辺の値に抑えられ
る（図１（ｃ）参照）。例え変化しても、大きくは無
く、そのヒステリシス特性も小さい。こうして、出力電
流Ｉｏの制限および解除等に伴う出力電流のヒステリシ
ス特性が適切な程度に抑制されるとともに、その解除に
伴う出力電圧Ｖｏの復帰が迅速に行われ、その結果、負
荷側回路の高速化等の要請に応えることも可能となる。
【００３０】
【第２実施例】本発明の電流制限回路つき定電圧回路の
第２実施例について、その具体的な構成を、図面を引用
して説明する。図３は、その回路図であり、やはり従来
例の図６に対応している。
第２実施例について、その具体的な構成を、図面を引用
して説明する。図３は、その回路図であり、やはり従来
例の図６に対応している。
【００３１】この図３の定電圧回路が図６のものと相違
するのは、電流制限信号帰還回路３０が差動回路１１に
対して基準電圧Vrefの入力側に設けられた点と、電流制
限信号Ｓａに応じて基準電圧Vrefが変わるようになった
点である。具体的には、電流制限信号帰還回路３０とし
て、電流制限信号Ｓａに応じて電圧値が可変されるよう
な電圧発生回路が採用されるとともに、その電圧が基準
電圧Vrefとして利用できるよう基準電圧発生回路が電流
制限信号帰還回路３０で置換されている。
するのは、電流制限信号帰還回路３０が差動回路１１に
対して基準電圧Vrefの入力側に設けられた点と、電流制
限信号Ｓａに応じて基準電圧Vrefが変わるようになった
点である。具体的には、電流制限信号帰還回路３０とし
て、電流制限信号Ｓａに応じて電圧値が可変されるよう
な電圧発生回路が採用されるとともに、その電圧が基準
電圧Vrefとして利用できるよう基準電圧発生回路が電流
制限信号帰還回路３０で置換されている。
【００３２】この場合、トランジスタＱ６がオンすると
出力電圧帰還信号Ｖfbが上昇する代わりにほぼ同じ程度
だけ基準電圧Vrefが下がる点を除いて、上述の第１実施
例の場合と同様に動作する。したがって、この場合も、
出力電流Ｉｏの制限および解除等に伴う出力電流のヒス
テリシス特性が適切な程度に抑制されるとともに、その
解除に伴う出力電圧Ｖｏの復帰が迅速に行われることと
なる。
出力電圧帰還信号Ｖfbが上昇する代わりにほぼ同じ程度
だけ基準電圧Vrefが下がる点を除いて、上述の第１実施
例の場合と同様に動作する。したがって、この場合も、
出力電流Ｉｏの制限および解除等に伴う出力電流のヒス
テリシス特性が適切な程度に抑制されるとともに、その
解除に伴う出力電圧Ｖｏの復帰が迅速に行われることと
なる。
【００３３】
【第３実施例】本発明の電流制限回路つき定電圧回路の
第３実施例について、その具体的な構成を、図面を引用
して説明する。図４は、その回路図であり、やはり従来
例の図６に対応している。
第３実施例について、その具体的な構成を、図面を引用
して説明する。図４は、その回路図であり、やはり従来
例の図６に対応している。
【００３４】この図４の定電圧回路が図６のものと相違
するのは、電流制限信号帰還回路３０が差動回路１１に
対して出力電圧帰還信号Ｖfbの入力側に設けられた点
と、電流制限信号Ｓａに応じて出力電圧帰還信号Ｖfbの
オフセット電圧が変えられるようになった点である。具
体的には、電流制限信号帰還回路３０として上記第２実
施例で用いられていたのと同じような可変の電圧発生回
路が採用されるとともに、その回路が抵抗Ｒ１と接地ラ
インとの間に介挿され直列に接続されている。
するのは、電流制限信号帰還回路３０が差動回路１１に
対して出力電圧帰還信号Ｖfbの入力側に設けられた点
と、電流制限信号Ｓａに応じて出力電圧帰還信号Ｖfbの
オフセット電圧が変えられるようになった点である。具
体的には、電流制限信号帰還回路３０として上記第２実
施例で用いられていたのと同じような可変の電圧発生回
路が採用されるとともに、その回路が抵抗Ｒ１と接地ラ
インとの間に介挿され直列に接続されている。
【００３５】この場合、トランジスタＱ６がオンすると
電流制限信号帰還回路３０の発生電圧が接地レベルから
所定のレベルに上昇しこれによって抵抗Ｒ１の両端電位
が揃って持ち上げられるため間接的に出力電圧帰還信号
Ｖfbが上昇するという点を除いて、やはり上述の第１実
施例の場合と同様に動作する。したがって、この場合
も、出力電流Ｉｏの制限および解除等に伴う出力電流の
ヒステリシス特性が適切な程度に抑制されるとともに、
その解除に伴う出力電圧Ｖｏの復帰が迅速に行われるこ
ととなる。
電流制限信号帰還回路３０の発生電圧が接地レベルから
所定のレベルに上昇しこれによって抵抗Ｒ１の両端電位
が揃って持ち上げられるため間接的に出力電圧帰還信号
Ｖfbが上昇するという点を除いて、やはり上述の第１実
施例の場合と同様に動作する。したがって、この場合
も、出力電流Ｉｏの制限および解除等に伴う出力電流の
ヒステリシス特性が適切な程度に抑制されるとともに、
その解除に伴う出力電圧Ｖｏの復帰が迅速に行われるこ
ととなる。
【００３６】
【その他】なお、上記の実施例における各素子等の典型
的な値としては、例えば、抵抗Ｒ１が約２４０ｋΩ、抵
抗Ｒ２が約３６０ｋΩ、基準電圧Vrefが約１．２Ｖ、出
力電圧Ｖｏが約３Ｖ、出力電流Ｉｏが約１００ｍＡ又は
それ以上、トランジスタＱ５による検出電流が約１ｍ
Ａ、電流制限信号帰還回路３０の出力電流が数十μＡな
どが挙げられるが、これらの数値は、あくまでも一例で
あり、アプリケーションに対応して適宜変更されるもの
である。また、電流制限を要する典型的な負荷としては
（図４参照）、応用回路に対して並列にタンタルコンデ
ンサＣの設けられたものが挙げられるが、これも一例に
過ぎず、本発明は種々の応用に適用することが可能であ
る。
的な値としては、例えば、抵抗Ｒ１が約２４０ｋΩ、抵
抗Ｒ２が約３６０ｋΩ、基準電圧Vrefが約１．２Ｖ、出
力電圧Ｖｏが約３Ｖ、出力電流Ｉｏが約１００ｍＡ又は
それ以上、トランジスタＱ５による検出電流が約１ｍ
Ａ、電流制限信号帰還回路３０の出力電流が数十μＡな
どが挙げられるが、これらの数値は、あくまでも一例で
あり、アプリケーションに対応して適宜変更されるもの
である。また、電流制限を要する典型的な負荷としては
（図４参照）、応用回路に対して並列にタンタルコンデ
ンサＣの設けられたものが挙げられるが、これも一例に
過ぎず、本発明は種々の応用に適用することが可能であ
る。
【００３７】上記の各実施例では、電流制限回路２０に
スイッチングトランジスタＱ６が用いられているが、こ
こはコンパレータであっても良い。また、各トランジス
タのタイプは、図示したものに限られず、ＰＮＰタイプ
とＮＰＮタイプのいずれであっても良い。例えば、電源
電圧の正負等に対応してＰＮＰとＮＰＮとを入れ替えて
も良い。あるいは、ＮＭＯＳやＰＭＯＳ等の他のタイプ
のトランジスタであっても良く、また、パワートランジ
スタのところだけＭＯＳタイプにするようにしても良
い。
スイッチングトランジスタＱ６が用いられているが、こ
こはコンパレータであっても良い。また、各トランジス
タのタイプは、図示したものに限られず、ＰＮＰタイプ
とＮＰＮタイプのいずれであっても良い。例えば、電源
電圧の正負等に対応してＰＮＰとＮＰＮとを入れ替えて
も良い。あるいは、ＮＭＯＳやＰＭＯＳ等の他のタイプ
のトランジスタであっても良く、また、パワートランジ
スタのところだけＭＯＳタイプにするようにしても良
い。
【００３８】
【発明の効果】以上の説明から明らかなように、本発明
の第１の解決手段の電流制限回路つき定電圧回路にあっ
ては、電流制限信号を差動回路の入力側に帰還させるよ
うにしたことにより、出力電流が制限されたときでも入
力の釣り合いが保たれていて差動回路が出力限界の状態
になるのを回避することが出来、その結果、出力電圧が
速やかに復帰するようになったという有利な効果が有
る。
の第１の解決手段の電流制限回路つき定電圧回路にあっ
ては、電流制限信号を差動回路の入力側に帰還させるよ
うにしたことにより、出力電流が制限されたときでも入
力の釣り合いが保たれていて差動回路が出力限界の状態
になるのを回避することが出来、その結果、出力電圧が
速やかに復帰するようになったという有利な効果が有
る。
【図１】 本発明の電流制限回路つき定電圧回路の全実
施例に共通する事項について、（ａ）は全体のブロック
図であり、（ｂ）は電流検出の特性グラフであり、
（ｃ）は電流制限状況を示す特性グラフである。
施例に共通する事項について、（ａ）は全体のブロック
図であり、（ｂ）は電流検出の特性グラフであり、
（ｃ）は電流制限状況を示す特性グラフである。
【図２】 本発明の電流制限回路つき定電圧回路の第１
実施例について、その回路図である。
実施例について、その回路図である。
【図３】 本発明の電流制限回路つき定電圧回路の第２
実施例について、その回路図である。
実施例について、その回路図である。
【図４】 本発明の電流制限回路つき定電圧回路の第３
実施例について、その回路図である。
実施例について、その回路図である。
【図５】 従来の電流制限回路つき定電圧回路につい
て、（ａ）はブロック図であり、（ｂ）は電流検出の特
性グラフであり、（ｃ）は電流制限状況を示す特性グラ
フである。
て、（ａ）はブロック図であり、（ｂ）は電流検出の特
性グラフであり、（ｃ）は電流制限状況を示す特性グラ
フである。
【図６】 従来の電流制限回路つき定電圧回路について
の回路図である。
の回路図である。
１０ 差動増幅回路 １１ 差動回路（差動信号生成部） １２ 出力段回路（差動信号増幅部） ２０ 電流制限回路 ２１ 電流検出回路（出力電流検出手段） ２２ 電流制限信号生成回路 ３０ 電流制限信号帰還回路 Ｄ 検出信号 Ｓａ 電流制限信号 Ｉｄ 差動信号 Ｉｏ 出力電流 Ｖｏ 出力電圧 Vref 基準電圧（目標信号） Ｖfb 出力電圧帰還信号（フィードバック信号）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G013 AA02 AA09 BA01 CA10 5H430 BB01 BB05 BB09 BB11 BB12 EE03 EE18 FF04 FF07 FF13 GG08 HH03 JJ07 LA07 LA17
Claims (4)
- 【請求項１】基準電圧および出力電圧帰還信号を入力す
る差動回路と、その差動信号を増幅する出力段回路と、
出力電流を検出して電流制限信号を生成する電流制限回
路とを備えた電流制限回路つき定電圧回路において、前
記電流制限信号を前記差動回路の入力に帰還させる電流
制限信号帰還回路が設けられていることを特徴とする電
流制限回路つき定電圧回路。 - 【請求項２】前記電流制限信号帰還回路は、前記出力電
圧帰還信号の入力ラインに接続され前記電流制限信号に
応じて前記入力ラインの電流を加減するものであること
を特徴とする請求項１記載の電流制限回路つき定電圧回
路。 - 【請求項３】前記電流制限信号帰還回路は、前記差動回
路に対して前記基準電圧の入力側に設けられ前記電流制
限信号に応じて前記基準電圧を変えるものであることを
特徴とする請求項１記載の電流制限回路つき定電圧回
路。 - 【請求項４】前記電流制限信号帰還回路は、前記差動回
路に対して前記出力電圧帰還信号の入力側に設けられ前
記電流制限信号に応じて前記出力電圧帰還信号のオフセ
ット電圧を変えるものであることを特徴とする請求項１
記載の電流制限回路つき定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14894399A JP3827053B2 (ja) | 1999-05-27 | 1999-05-27 | 電流制限回路つき定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14894399A JP3827053B2 (ja) | 1999-05-27 | 1999-05-27 | 電流制限回路つき定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000339041A true JP2000339041A (ja) | 2000-12-08 |
| JP3827053B2 JP3827053B2 (ja) | 2006-09-27 |
Family
ID=15464138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14894399A Expired - Fee Related JP3827053B2 (ja) | 1999-05-27 | 1999-05-27 | 電流制限回路つき定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3827053B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040038310A (ko) * | 2002-10-31 | 2004-05-08 | 서창전기통신 주식회사 | 정전압 및 정전류 발생기 |
| JP2008193761A (ja) * | 2007-02-01 | 2008-08-21 | Seiko Instruments Inc | 過電流保護回路およびボルテージレギュレータ |
| CN104979813A (zh) * | 2015-08-11 | 2015-10-14 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种限流保护电路 |
| JP2019056982A (ja) * | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 定電圧電源回路 |
| JP7494556B2 (ja) | 2020-05-14 | 2024-06-04 | Ｔｏｐｐａｎホールディングス株式会社 | 安定化電源回路 |
-
1999
- 1999-05-27 JP JP14894399A patent/JP3827053B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040038310A (ko) * | 2002-10-31 | 2004-05-08 | 서창전기통신 주식회사 | 정전압 및 정전류 발생기 |
| JP2008193761A (ja) * | 2007-02-01 | 2008-08-21 | Seiko Instruments Inc | 過電流保護回路およびボルテージレギュレータ |
| CN104979813A (zh) * | 2015-08-11 | 2015-10-14 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种限流保护电路 |
| CN104979813B (zh) * | 2015-08-11 | 2017-09-29 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种限流保护电路 |
| JP2019056982A (ja) * | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 定電圧電源回路 |
| JP7494556B2 (ja) | 2020-05-14 | 2024-06-04 | Ｔｏｐｐａｎホールディングス株式会社 | 安定化電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3827053B2 (ja) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772817B2 (en) | Constant voltage circuit capable of quickly responding to a sudden change of load current | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| US7538537B2 (en) | Constant-voltage circuit and controlling method thereof | |
| US6559626B2 (en) | Voltage regulator | |
| JPH0991048A (ja) | 直流安定化電源回路 | |
| JP2008217677A (ja) | 定電圧回路及びその動作制御方法 | |
| EP1753127A1 (en) | Zero cancellation in multiloop regulator control scheme | |
| US6459246B1 (en) | Voltage regulator | |
| US7049799B2 (en) | Voltage regulator and electronic device | |
| JP3527216B2 (ja) | 直流安定化電源回路 | |
| EP0468760B1 (en) | Amplifier having two operating modes | |
| US20060208773A1 (en) | Circuit arrangement with a transistor having a reduced reverse current | |
| JP2000339041A (ja) | 電流制限回路つき定電圧回路 | |
| JP4552569B2 (ja) | 定電圧電源回路 | |
| US6366169B1 (en) | Fast rail-to-rail class AB output stage having stable output bias current and linear performance | |
| JPH0756496B2 (ja) | ウインドウコンパレータ | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JP3497067B2 (ja) | レギュレータ回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JPH02113314A (ja) | 定電圧装置 | |
| JP3345339B2 (ja) | デュアルトラッキング回路 | |
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JP2661546B2 (ja) | 定電圧電源回路 | |
| US7652536B2 (en) | Amplifier circuit with internal zeros |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |