JP2008193761A - 過電流保護回路およびボルテージレギュレータ - Google Patents

Abstract

【課題】短絡電流を最大電流より小さく設定でき、かつ最大電流と短絡電流の比をプロセスばらつきによらず正確に設定することのできる過電流保護回路を備えたボルテージレギュレータの提供。
【解決手段】出力電流検出回路により検出された電流を電流制御電流源に入力し、電流制御電流源の出力電流を用いて出力トランジスタを制御する構成とした。電流制御電流源の増幅度を出力電圧に比例した電圧により制御することで、最大電流に対して短絡電流を小さく設定することができる。また、最大電流と短絡電流の比を、電流制御電流源の素子定数により決定する。
【選択図】図１

Description

本発明は、ボルテージレギュレータに関し、特に短絡電流を最大電流以下に抑えることが可能な過電流保護回路に関するものである。

ボルテージレギュレータの過電流保護回路は、出力電流を配線の許容電流以下となるよう最大電流を制限する機能と、出力短絡時に当該回路および外装材の焼損を防ぐため、短絡時の電流を制限する機能が必要である。ゆえに、最大電流は、配線の許容電流の範囲内でできるだけ大きく設定する必要があり、短絡電流は該ボルテージレギュレータの出力に接続されている負荷回路が起動しうる範囲で、できるだけ小さく設定する必要がある。

ボルテージレギュレータの過電流保護を目的とする回路は、図７および図８に示されるような回路が知られている（例えば、特許文献１および特許文献２参照。）。

ボルテージレギュレータは、基準電圧回路１０６と、誤差増幅器１０１と、出力トランジスタ１０２と、出力電圧分圧回路１０３で構成されている。誤差増幅器１０１は、出力電圧分圧回路１０３からの帰還電圧と基準電圧とを比較し、両者が一致するよう出力トランジスタ１０２のゲート電圧を制御する。

図７に示す従来のボルテージレギュレータの過電流保護回路は、出力トランジスタ１０２と並列に接続した出力電流検出トランジスタ１０４と、出力電流検出トランジスタ１０４の電流を電圧に変換する抵抗５１と、抵抗５１の電圧によってゲートが制御されるＮチャネル型ＭＯＳトランジスタ２と、Ｎチャネル型ＭＯＳトランジスタ２の電流を電圧に返還する抵抗１０８と、抵抗１０８の電圧によってゲートが制御されるＰチャネル型ＭＯＳトランジスタ１０９により構成されている。

ボルテージレギュレータの出力電流が増加した場合、出力電流に比例した電流が出力電流検出トランジスタ１０４に流れる。この電流が抵抗５１に流れることにより、Ｎチャネル型ＭＯＳトランジスタ２のゲート−ソース間電圧が上昇する。Ｎチャネル型ＭＯＳトランジスタ２のバックゲートは接地されているため、出力電圧が正の電圧を出力している場合のＮチャネル型ＭＯＳトランジスタ２のしきい値電圧は、出力電圧が接地電圧と等しい、すなわち出力短絡状態のしきい値電圧よりも高い。ここで、出力端子１００から定電圧を出力した状態で出力電流が上昇した場合、Ｎチャネル型ＭＯＳトランジスタ２のゲート−ソース間電圧がしきい値電圧を超え、遮断領域から飽和領域で動作し、Ｎチャネル型ＭＯＳトランジスタ２にドレイン電流が流れる。これにより、抵抗１０８にＮチャネル型ＭＯＳトランジスタ２のドレイン電流が流れ、Pチャネル型ＭＯＳトランジスタ１０９もまた遮断領域から飽和領域で動作することで、Ｎチャネル型ＭＯＳトランジスタ２のドレイン電流が一定になるように出力電流検出トランジスタ１０４およびＰチャネル型ＭＯＳトランジスタ１０９が動作する帰還系が成立する。Ｎチャネル型ＭＯＳトランジスタ２のドレイン電流を一定とするべく、出力トランジスタ１０２のゲートを制御するため、負荷の増加に対して出力電流の増加は抑制され、結果として出力電圧は低下する。

出力電圧の低下にともないＮチャネル型ＭＯＳトランジスタ２のしきい値電圧は低下し、より少ない出力電流に対して、Ｎチャネル型ＭＯＳトランジスタ２のドレイン電流を一定とするべく、出力電流検出トランジスタ１０４および出力トランジスタ１０２のゲートを制御していくため、結果として、図９に示すように出力短絡状態における出力電流すなわち短絡電流は、最大電流よりも小さくなる。

図８に示す従来のボルテージレギュレータの過電流保護回路は、図７の構成から抵抗５１とＮチャネル型ＭＯＳトランジスタ２が接地された構成となっている。

ボルテージレギュレータの出力電流が増加した場合、出力電流に比例した電流が出力電流検出トランジスタ１０４に流れる。この電流が抵抗５１に流れることにより、Ｎチャネル型ＭＯＳトランジスタ２のゲート−ソース間電圧が上昇する。ここで、出力端子１００から定電圧を出力した状態で出力電流が上昇した場合、Ｎチャネル型ＭＯＳトランジスタ２のゲート−ソース間電圧がしきい値電圧を超え、遮断領域から飽和領域で動作し、Ｎチャネル型ＭＯＳトランジスタ２にドレイン電流が流れる。これにより、抵抗５１にＮチャネル型ＭＯＳトランジスタ２のドレイン電流が流れ、Pチャネル型ＭＯＳトランジスタ１０９もまた遮断領域から飽和領域で動作することで、Ｎチャネル型ＭＯＳトランジスタ２のドレイン電流が一定になるように出力電流検出トランジスタ１０４およびPチャネル型ＭＯＳトランジスタ１０９が動作する帰還系が成立する。Ｎチャネル型ＭＯＳトランジスタ２のドレイン電流を一定とするべく、出力トランジスタ１０２のゲートを制御するため、負荷の増加に対して出力電流の増加は抑制され、結果として出力電圧は低下する。これにより、負荷の増加に対しては出力電圧の低下を伴いながら、Ｎチャネル型ＭＯＳトランジスタ２のドレイン電流が一定となるよう電流検出手段であるトランジスタ１０４および出力トランジスタ１０２のゲート電位を制御するため、ボルテージレギュレータは図１０に示すように定電流動作となる。
特公平７−７４９７６号公報（第１１図） 特開２００３−２９８５６号公報（第３図）

図７に示す従来の過電流保護回路では、最大電流に対して、短絡電流を小さく、かつ短絡電流を正確に設定することが可能であるが、入出力電圧差が小さい場合に出力電流検出手段であるトランジスタ１０４が非飽和動作となり、結果として最大電流が大きくなるため、入出力電圧差によらず、最大電流を正確に設定することが難しいという欠点を有する。

図８に示す従来の過電流保護回路では、抵抗１０８と抵抗５１の抵抗値、もしくは出力トランジスタ１０２と出力電流検出トランジスタ１０４のアスペクト比を調整することにより、入出力電圧差によらず、最大電流を正確に設定することが可能であるが、短絡電流を最大電流よりも少なくすることが困難であるという欠点を有する。

本発明は、以上のような従来の過電流保護回路の課題に鑑みてなされたものであり、簡便な回路を用いて、図１１に示すように最大電流に対して短絡電流を小さく設定することができ、かつ最大電流と短絡電流を正確に設定することが可能な過電流保護回路を備えたボルテージレギュレータを提供する。

本発明の過電流保護回路は、出力電流検出手段と出力電流制限手段との間に電流制御電流源を設け、出力電流検出手段で検出した電流を電流制御電流源に入力し、電流制御電流源の出力電流を出力電流制限手段の抵抗に流す構成としている。そして、電流制御電流源の増幅度は、出力電圧に比例した電圧により制御する構成とした。以上のような構成とすることで、最大電流に対して短絡電流を小さく設定することが可能となる。

また、最大電流と短絡電流の比を、電流制御電流源の素子定数により決定するような構成とした。以上のような構成とすることで、最大電流と短絡電流を正確に設定することが可能となる。

本発明の過電流保護回路は、以上のような回路構成とすることで、簡便な回路構成でありながら、最大電流に対して短絡電流を小さく設定でき、最大電流と短絡電流を正確に設定できるという特長を有する。

図１は、本発明の第１の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。第１の実施例のボルテージレギュレータは、電源の電圧をボルテージレギュレータに供給する入力端子１１０と、電源の電圧をから所定の電圧を出力する出力端子１００と、出力端子１００の電圧を分圧する出力電圧分圧回路１０３と、基準電圧を発生する基準電圧回路１０６と、分圧電圧と基準電圧を比較する誤差増幅器１０１と、誤差増幅器１０１の出力電圧によって制御され出力端子１００の電圧を一定に保つ出力トランジスタ１０２と、出力トランジスタ１０２と並列に接続した出力電流検出回路である出力電流検出トランジスタ１０４と、出力電流検出トランジスタ１０４の電流と出力端子１００と基準電圧回路１０７の電圧を入力する電流制御電流源１０５と、電流制御電流源１０５の電流によって制御される出力電流制御回路を構成する抵抗１０８と出力電流制御トランジスタ１０３と、からなる。

出力電流検出トランジスタ１０４は、出力トランジスタ１０２との比（例えば、１：１０００）により、出力電流に比例した電流を流す。電流制御電流源１０５は、出力電流検出トランジスタ１０４が流す電流を、出力端子１００と基準電圧回路１０７の電圧の関係により増幅した電流を抵抗１０８に流す。電流制御電流源１０５の電流が増加すると、出力電流制御トランジスタ１０３のゲート電圧が低下し、出力トランジスタ１０２のゲート電圧が上昇し、出力端子１００の電流は減少する。従って、第１の実施例のボルテージレギュレータは、出力端子１００の電流が増加した時に、出力電流検出トランジスタ１０４によって検出した電流と、出力端子１００と基準電圧回路１０７の電圧の関係により、出力端子の電流を制御するように構成した。

電流制御電流源１０５の具体的な回路と動作を以下に説明する。出力端子１００とゲートを接続したＰチャネル型ＭＯＳトランジスタ７と基準電圧回路１０７とゲートを接続したＰチャネル型ＭＯＳトランジスタ５は、同一アスペクト比であり、ソースおよびバックゲートを共通に出力電流検出トランジスタ１０４のドレインと接続する。

Ｐチャネル型ＭＯＳトランジスタ７のドレインは、飽和結線されたＮチャネル型ＭＯＳトランジスタ８のドレインおよびゲートと接続する。Ｎチャネル型ＭＯＳトランジスタ１０は、ゲートをＮチャネル型ＭＯＳトランジスタ８のゲートと接続し、夫々のソースおよびバックゲートは共に接地されており、カレントミラー回路を形成している。Ｎチャネル型ＭＯＳトランジスタ８とＮチャネル型ＭＯＳトランジスタ１０の相互コンダクタンス係数を１：ｂにすることで、Ｎチャネル型ＭＯＳトランジスタ１０にｂ倍のドレイン電流が流れる。Ｐチャネル型ＭＯＳトランジスタ５のドレインは、飽和結線されたＮチャネル型ＭＯＳトランジスタ６のドレインおよびゲートと接続する。Ｎチャネル型ＭＯＳトランジスタ９は、ゲートをＮチャネル型ＭＯＳトランジスタ６のゲートと接続し、夫々のソースおよびバックゲートは共に接地されており、カレントミラー回路を形成している。Ｎチャネル型ＭＯＳトランジスタ６とＮチャネル型ＭＯＳトランジスタ９の相互コンダクタンス係数を１：ａにすることで、Ｎチャネル型ＭＯＳトランジスタ９にａ倍のドレイン電流が流れる。Ｎチャネル型ＭＯＳトランジスタ９及び１０のドレインは、抵抗１０８に接続している。

ここで、基準電圧回路１０７の電圧は、ボルテージレギュレータが出力端子１００に出力するべき電圧よりも低い電圧に設定する。また、ミラー比ａはミラー比ｂより小さく設定する。さらに、出力トランジスタ１０２と出力電流検出トランジスタ１０４の相互コンダクタンス係数の比を１／ｃとなる様に設定すると、出力電流Ｉｏｕｔに対する出力電流検出トランジスタ１０４のドレイン電流は、Ｉｏｕｔ／ｃとなる。

Ｐチャネル型ＭＯＳトランジスタ５とＰチャネル型ＭＯＳトランジスタ７は差動対を構成しており、正常な出力電圧の場合には、出力電流検出トランジスタ１０４に流れ出る電流は、全てＮチャネル型ＭＯＳトランジスタ５に流れる。結果として、電流制御電流源１０５が抵抗１０８に流す電流は、Ｉｏｕｔ×ａ／ｃとなる。

出力端子１００の出力電流が増加すると、出力電流検出トランジスタ１０４の電流も増加するため、抵抗１０８の電圧降下により出力電流制御トランジスタ１０９のゲート・ソース間電圧｜Ｖｇｓ１０９｜は増加する。ここで、抵抗１０８の抵抗値をＲとすると、｜Ｖｇｓ１０９｜は次の式で求められる。

｜Ｖｇｓ１０９｜＝Ｒ×Ｉｏｕｔ×ａ／ｃ
｜Ｖｇｓ１０９｜が出力電流制御トランジスタ１０３のしきい値電圧｜Ｖｔｈ１０３｜を超えたとき、出力電流検出手段１０４と電流制御電流源１０５と抵抗１０８とトランジスタ１０９とによりフィードバックループが形成される。このフィードバックループの働きにより、ボルテージレギュレータの出力電流はＶｔｈ１０９＝Ｒ×Ｉｏｕｔ×ａ／ｃを満たす定電流動作に切り替わるため、出力電圧は低下する。よって、このボルテージレギュレータの最大出力電流Ｉｍａｘはこの時の出力電流となり、出力電流が次式となるよう過電流保護が働く。

Ｉｏｕｔ＝Ｉｍａｘ＝（ｃ×｜Ｖｔｈ１０９｜）／（Ｒ×ａ）
出力端子１００の電圧が過電流保護回路の働きによって低下して、基準電圧回路１０７の電圧に近づくと、Ｐチャネル型ＭＯＳトランジスタ７に電流が流れ始める。出力端子１００の電圧が基準電圧回路１０７の電圧と等しいとき、出力電流検出トランジスタ１０４に流れる電流は、Ｐチャネル型ＭＯＳトランジスタ５とＰチャネル型ＭＯＳトランジスタ７に等しく分流される。よって、Ｎチャネル型ＭＯＳトランジスタ９のドレインに流れる電流はＩｏｕｔ×ａ／２ｃとなり、Ｎチャネル型ＭＯＳトランジスタ１０のドレインに流れる電流はＩｏｕｔ×ｂ／２ｃとなるため、出力電流は次式を満たす様にさらに制限される。

Ｉｏｕｔ＝（２ｃ×｜Ｖｔｈ１０９｜）／（Ｒ×（ａ＋ｂ））
さらに、出力端子１００の電圧が低下して、基準電圧回路１０７の電圧よりも低くなると、出力電流検出トランジスタ１０４に流れる電流は、ほとんどＰチャネル型ＭＯＳトランジスタ７に流れるようになる。従って、出力電流Ｉｏｕｔは、次式となるように過電流保護が働く。

Ｉｏｕｔ＝Ｉｓｈｏｒｔ＝（ｃ×｜Ｖｔｈ１０９｜）／（Ｒ×ｂ）
基準電圧回路１０７の電圧が接地電圧よりも十分に高いとき、短絡電流は上記電流となる。また、ｂ＞ａの条件にあるとき、短絡電流は最大電流よりも小さくなり、その電流比はｂ：ａとなる。以上のことから、最大電流が規定値となるように抵抗１０８などを設定すれば、短絡電流はＮチャネル型ＭＯＳトランジスタ９とＮチャネル型ＭＯＳトランジスタ１０の相互コンダクタンスの比によって正確に設定することが可能となる。Ｎチャネル型ＭＯＳトランジスタ９とＮチャネル型ＭＯＳトランジスタ１０の相互コンダクタンスの比は、トランジスタの形状のみで設定可能であるので、短絡電流もまたプロセスばらつきによらず正確に設定することが可能となる。

この時、出力電流と出力電圧の関係は、図１１の様になる。

第１の実施例は、電流制御電流源１０５の差動対のＰチャネル型ＭＯＳトランジスタ５に入力する電圧を、基準電圧回路１０７から供給しているが、図２のように誤差増幅器１０１の基準電圧回路１０６と共通にしてもよい。あるいは、図３のように電圧分圧回路３０３の適当な位置から供給するようにしてもよい。

また、電流制御電流源１０５の差動対のＰチャネル型ＭＯＳトランジスタ７に入力する電圧を、出力端子１００から供給しているが、図４のように構成した出力電圧分圧回路４０３の適当な位置から供給するようにしてもよい。

図5は、本発明の第２の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。第２の実施例の過電流保護回路は、回路構成は第１の実施例の過電流保護回路と同じであるが、電流制御電流源１０５の差動対を構成しているＰチャネル型ＭＯＳトランジスタ５を、バックゲート端子を電源電圧になるように入力端子１１０に接続したＰチャネル型ＭＯＳトランジスタ５５に置き換えて構成した。

このように構成することで、Ｐチャネル型ＭＯＳトランジスタ５５のしきい値電圧の絶対値は、バックゲート効果によりＰチャネル型ＭＯＳトランジスタ７のしきい値電圧よりΔＶｔｈだけ大きくなる。また、このΔＶｔｈは、ボルテージレギュレータの電源電圧が高い場合に大きくなる。

従って、出力電圧が基準電圧回路１０６の基準電圧にしきい値電圧差ΔＶｔｈを加えた電圧よりも高い状態における最大電流Ｉｍａｘは、実施例１と同様に次式となる。

Ｉｍａｘ＝（ｃ×｜Ｖｔｈ１０９｜）／（Ｒ×ａ）
また、出力電圧が基準電圧よりも低い短絡状態の電流Ｉｓｈｏｒｔは、次式となる。

Ｉｓｈｏｒｔ＝（ｃ×｜Ｖｔｈ１０９｜）／（Ｒ×ｂ）
この時、出力電流と出力電圧の関係は、図１２の様になる。

過電流保護特性が入力電圧によらず同一の特性を有する場合には、入力電圧が大きいほど過電流保護状態における損失は大きくなる。本実施例の過電流保護回路のように構成して、制限電流値をＩｍａｘからＩｓｈｏｒｔに制限する電圧値を入力電圧の大きさに応じて引き上げることで、以下の効果がある。
過電流保護回路が動作していて、入力電圧が高く出力端子が短絡に至らない領域で、ボルテージレギュレータの損失を小さくすることが出来る。従って、より安全性の高い過電流保護回路を構成することが可能となる。

図６は、本発明の第３の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。第３の実施例の過電流保護回路は、回路構成は第１及び第２の実施例の過電流保護回路と同じであるが、電流制御電流源１０５の差動対を構成しているＰチャネル型ＭＯＳトランジスタ７を、しきい値電圧が０Ｖよりも低いディプレッション型であるＰチャネル型ＭＯＳトランジスタ６７に置き換えて構成し、Ｐチャネル型ＭＯＳトランジスタ５のゲートを接地した。

このように構成することで、Ｐチャネル型ＭＯＳトランジスタ５のしきい値電圧の絶対値は、ディプレッション型であるＰチャネル型ＭＯＳトランジスタ６７のしきい値電圧よりΔＶｔｈだけ大きくなる。

従って、出力電圧がＰチャネル型ＭＯＳトランジスタ５のしきい値電圧差ΔＶｔｈよりも高い状態における最大電流Ｉｍａｘは、実施例１と同様に次式となる。

Ｉｍａｘ＝（ｃ×｜Ｖｔｈ１０９｜）／（Ｒ×ａ）
また、出力電圧がＰチャネル型ＭＯＳトランジスタ５のしきい値電圧差ΔＶｔｈよりも低い短絡状態の電流Ｉｓｈｏｒｔは、次式となる。

Ｉｓｈｏｒｔ＝（ｃ×｜Ｖｔｈ３｜）／（Ｒ×ｂ）
この時、出力電流と出力電圧の関係は、図１1の様になる。

出力電圧が零、すなわち短絡状態では、Ｖｏｕｔ＜ΔＶｔｈとなるため、短絡時の出力電流は確実にＩｏｕｔとなる。

本発明の第１の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。 本発明の第１の実施例の過電流保護回路の構成の一例の回路図である。 本発明の第１の実施例の過電流保護回路の構成の一例の回路図である。 本発明の第１の実施例の過電流保護回路の構成の一例の回路図である。 本発明の第２の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。 本発明の第３の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。 従来の過電流保護回路を備えたボルテージレギュレータの回路図である。 従来の過電流保護回路を備えたボルテージレギュレータの回路図である。 従来の過電流保護回路を備えたボルテージレギュレータの出力電圧と出力電流の関係を示す図である。 従来の過電流保護回路を備えたボルテージレギュレータの出力電圧と出力電流の関係を示す図である。 本発明の第１の実施例および第３の実施例の過電流保護回路を備えたボルテージレギュレータの出力電圧と出力電流の関係を示す図である。 本発明の第２の実施例の過電流保護回路を備えたボルテージレギュレータの出力電圧と出力電流の関係を示す図である。

符号の説明

１０１ ・・・・誤差増幅器
１０３、４０３ ・・・・出力電圧分圧回路
１０５、５０５、６０５ ・・・・電流制御電流源
１０６、１０７ ・・・・基準電圧回路
３０３ ・・・・電圧分圧回路

Claims (8)

1. 出力電流が過剰に流れた場合に、出力電圧と出力電流が小さくなるように制御するボルテージレギュレータの過電流保護回路であって、
   出力トランジスタに流れる電流に比例した電流を流す出力電流検出回路と、
   前記出力電流検出回路の電流を入力する電流制御電流源と、
   前記電流制御電流源の出力電流により前記出力トランジスタの出力電流を制御する出力電流制御回路を備え、
   前記電流制御電流源の出力電流は、前記出力電流検出回路の電流を、出力電圧に比例した電圧と基準電圧の差に応じて増幅した電流であることを特徴とする過電流保護回路。
2. 前記出力電圧に比例した電圧は、前記出力電圧を電圧分圧回路で分圧した電圧であることを特徴とする請求項１に記載の過電流保護回路。
3. 前記基準電圧は、電源電圧を電圧分圧回路で分圧した電圧であることを特徴とする請求項１に記載の過電流保護回路。
4. 前記基準電圧は、前記出力トランジスタのゲートの電圧を制御する誤差増幅器に入力する基準電圧回路の電圧と共通であることを特徴とする請求項１に記載の過電流保護回路。
5. 前記電流制御電流源は、
   ソースを前記出力電流検出回路の出力端子に接続し、ゲートを前記出力電圧に比例した電圧に接続した第１のＭＯＳトランジスタと、
   ソースを前記出力電流検出回路の出力端子に接続し、ゲートを前記基準電圧に接続した第２のＭＯＳトランジスタと、
   ソースを接地し、ゲートとドレインを前記第１のＭＯＳトランジスタのドレインに接続した第３のＭＯＳトランジスタと、
   ソースを接地し、ゲートとドレインを前記第２のＭＯＳトランジスタのドレインに接続した第４のＭＯＳトランジスタと、
   ソースを接地し、ゲートを前記第３のＭＯＳトランジスタのゲートに接続し、ドレインを前記出力電流制御回路の入力端子に接続した第５のＭＯＳトランジスタと
   ソースを接地し、ゲートを前記第４のＭＯＳトランジスタのゲートに接続し、ドレインを前記出力電流制御回路の入力端子に接続した第６のＭＯＳトランジスタと、
   を有したことを特徴とする請求項１記載の過電流保護回路。
6. 前記第1のＭＯＳトランジスタのバックゲートを電源電圧に接続したことを特徴とする請求項５に記載の過電流保護回路。
7. 前記第２のＭＯＳトランジスタを、ディプレッション型ＭＯＳトランジスタとし、前記第１のＭＯＳトランジスタのゲートを接地したことを特徴とする請求項５に記載の過電流保護回路。
8. 電源電圧を入力する入力端子と、
   所定の電圧を出力する出力端子と、
   前記出力端子の電圧を分圧する電圧分圧回路と、
   前記分圧電圧と基準電圧を比較する誤差増幅器と、
   前記誤差増幅器の出力電圧に応じて前記出力電圧を所定の電圧に制御する出力トランジスタと、
   請求項１から７のいずれかに記載の過電流保護回路と、
   からなるボルテージレギュレータ。

Images