JP2013156926A - ボルテージレギュレータ - Google Patents

Abstract

【課題】出力電圧可変型のボルテージレギュレータにおいて、出力電圧の設定値が大きい時でも、過電流保護動作時の発熱を小さくすることが出来るボルテージレギュレータを提供すること。
【解決手段】トリミング信号生成回路が出力するトリミング信号で、分圧回路の抵抗がトリミングされることによって、出力電圧が変更可能な出力電圧可変型のボルテージレギュレータであって、トリミング信号によって、フの字型過電流保護回路の制限電圧が変更されるように構成した。
【選択図】図１

Description

本発明は、過電流保護回路を備えた出力電圧可変型のボルテージレギュレータに関する。

従来の出力電圧可変型のボルテージレギュレータについて説明する。図１０は、従来の出力電圧可変型のボルテージレギュレータを示す図である。
従来の出力電圧可変型のボルテージレギュレータは、グラウンド端子１００と、電源端子１０１と、出力端子１０２と、外部制御端子１０３と、アンプ１０４と、出力トランジスタ１０５と、分圧回路１０６と、基準電圧源１０７と、垂下型過電流保護回路１０８と、フの字型過電流保護回路１０９と、トリミング信号生成回路１１０と、を備えている。

従来の出力電圧可変型のボルテージレギュレータの動作について説明する。
出力端子１０２の出力電圧Ｖｏｕｔが所定電圧よりも高いと、即ち、分圧回路１０６の分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いと、アンプ１０４の出力電圧が高くなる。出力トランジスタ１０５のゲート電圧が高くなるので、出力トランジスタ１０５はオフしていき、出力電圧Ｖｏｕｔは低くなる。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記のように、出力電圧Ｖｏｕｔは高くなる。つまり、ボルテージレギュレータの出力電圧Ｖｏｕｔは、所定電圧で一定に保たれる。

ここで、外部制御端子１０３より入力される電気信号ＣＯＮＴに応じてトリミング信号生成回路１１０から出力される信号φ１、φ２、φ３は、それぞれ分圧回路１０６内の抵抗１５１、１５２、１５３に並列に接続されたＭＯＳスイッチのゲートに入力される。そのため、電気信号ＣＯＮＴによって、分圧回路１０６の分圧比を調整することが出来る。

ボルテージレギュレータの出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆと分圧回路１０６の分圧比によって決定されるため、出力電圧Ｖｏｕｔを外部制御端子１０３に入力する信号で制御することができる。図１０では、抵抗１５１、１５２、１５３に並列に接続したスイッチにより出力電圧可変型のレギュレータを実現しているが、抵抗の数やスイッチの数、スイッチの種類、スイッチを接続する抵抗の位置はこれに限らない（特許文献１参照）。

次に、従来のボルテージレギュレータの過電流保護回路の動作について説明する。
過電流保護回路は、垂下型過電流保護回路とフの字型過電流保護回路に分かれる。従来の過電流保護回路では、垂下型とフの字型共に、出力トランジスタ１０５に流れる出力電流Ｉｏｕｔを検出し、出力トランジスタ１０５のゲート電圧を制御することで一定以上の出力電流が流れないように動作する。

図１１は、垂下型過電流保護回路とフの字型過電流保護回路を併用した場合の出力電圧−出力電流特性を示す図である。垂下型過電流保護回路は、出力電流Ｉｏｕｔを一定の最大電流Ｉｍに制限するために、最大電流Ｉｍ以上の電流を流そうとした場合に出力電流Ｉｏｕｔを一定に保ったまま出力電圧Ｖｏｕｔを下げることで、ボルテージレギュレータの負荷に発生する熱損失を小さくすることを特徴としている。一方、フの字型過電流保護回路は、出力電圧Ｖｏｕｔが制限電圧Ｖｆｏ以下になると、出力電圧Ｖｏｕｔの減少と比例して出力電流Ｉｏｕｔを小さくする。即ち、出力電圧Ｖｏｕｔが０Ｖにおいて、出力電流
Ｉｏｕｔを一定短絡電流Ｉｓに固定する。フの字型過電流保護回路は、ボルテージレギュレータで発生する熱損失を更に小さくすることが可能である。ここで、最大電流Ｉｍや短絡電流Ｉｓ，制限電圧Ｖｆｏは回路の内部において予め設定されている。（特許文献１参照）

特開２００５−２９３０６７号公報

しかしながら、従来の過電流保護回路を備えた出力電圧可変型のボルテージレギュレータでは、出力電圧Ｖｏｕｔが最大に設定されたとき、垂下型過電流保護回路の動作時の損失が大きくなってしまう。

ボルテージレギュレータの電力損失Ｐは、電源端子の入力電圧Ｖｉｎとすると、
Ｐ＝（Ｖｉｎ−Ｖｏｕｔ）×Ｉｏｕｔ ・・・ （１）
で与えられることから、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電圧差が大きい時に損失が最大となる。即ち、垂下型過電流保護動作からフの字型過電流保護回路の動作に切り替わる図１１の（Ｉｏｕｔ，Ｖｏｕｔ）＝（Ｉｍ，Ｖｆｏ）において損失が最大となる。出力電圧Ｖｏｕｔの設定値が大きい程、入力電圧Ｖｉｎは大きい必要がある。そのため、出力電圧Ｖｏｕｔの設定が大きい程（Ｉｏｕｔ，Ｖｏｕｔ）＝（Ｉｍ，Ｖｆｏ）での損失は大きく、過電流保護回路が動作中であっても回路の破壊に繋がる恐れがある。

本発明は、上記課題を鑑みてなされ、簡便な回路で、且つ、過電流保護動作時の損失を小さくすることでより安全性を高めた出力電圧可変型のボルテージレギュレータを提供する。

従来の課題を解決するために、垂下型とフの字型の過電流保護回路を備えた可変型ボルテージレギュレータにおいて、分圧回路に入力するトリミング信号に基づいた信号をフの字型過電流保護回路の制限電圧Ｖｆｏ、及び、制限電流Ｉｓを決定する可変抵抗回路に入力する構成とする。

本発明の出力電圧可変型のボルテージレギュレータでは、出力電圧Ｖｏｕｔの設定値に合わせて、フの字型過電流保護回路が動作する電圧と電流を設定することが出来る。それによって、出力電圧Ｖｏｕｔの設定値が大きいときに、制限電圧Ｖｆｏを大きく、短絡電流Ｉｓを小さく設定することで、ボルテージレギュレータの最大電流Ｉｍを一定に保ちつつ、過電流保護回路動作時に最も損失が大きくなる条件でも損失を小さくすることが出来る。また、可変型ボルテージレギュレータの分圧回路に入力する信号を流用することで、回路規模を大きくすることなく、複数の出力電圧設定に対応出来るため、面積効率においても実用性が高い。

本発明の出力電圧可変型のボルテージレギュレータを示すブロック図である。 第一の実施形態の出力電圧可変型のボルテージレギュレータを示す回路図である。 第一の実施形態の出力電圧可変型のボルテージレギュレータの他の例を示す回路図である。 第一の実施形態の出力電圧可変型のボルテージレギュレータの可変抵抗の回路図である。 第一の実施形態の出力電圧可変型のボルテージレギュレータの出力電圧−出力電流特性を示す図である。 第二の実施形態の出力電圧可変型のボルテージレギュレータを示す回路図である。 第二の実施形態の出力電圧可変型のボルテージレギュレータの出力電圧−出力電流特性を示す図である。 第三の実施形態の出力電圧可変型のボルテージレギュレータを示す回路図である。 本実施形態の出力電圧可変型のボルテージレギュレータの他の例を示す回路図である。 従来の出力電圧可変型のボルテージレギュレータを示す回路図である。 従来の出力電圧可変型のボルテージレギュレータの出力電圧−出力電流特性を示す図である。

図１は、本発明の出力電圧可変型のボルテージレギュレータを示すブロック図である。
本発明の出力電圧可変型のボルテージレギュレータは、外部制御端子１０３から入力される制御信号をトリミング信号生成回路１１０が変換したトリミング信号によって、分圧回路１０６の可変抵抗１４１と可変抵抗１４２をトリミングするとともに、フの字型過電流保護回路１０９の制限電圧Ｖｆｏを切替える構成とした。
以下、図面を参照して本発明の出力電圧可変型のボルテージレギュレータの具体的な実施形態の説明をする。

＜第一の実施形態＞
図２は、第一の実施形態の出力電圧可変型のボルテージレギュレータを示す回路図である。
第一の実施形態の出力電圧可変型のボルテージレギュレータは、アンプ１０４と、出力トランジスタ１０５と、分圧回路１０６と、基準電圧源１０７と、垂下型過電流保護回路１０８と、フの字型過電流保護回路１０９ａと、トリミング信号生成回路１１０と、を備えている。

フの字型過電流保護回路１０９ａは、出力電流のセンストランジスタ１２１と、可変抵抗１１１と、ＮＭＯＳトランジスタ１２２と、抵抗１５１と、ＰＭＯＳトランジスタとを備えている。

アンプ１０４は、反転入力端子に基準電圧源１０７の出力を接続し、非反転入力端子に分圧回路１０６の出力端子を接続し、出力端子は垂下型過電流保護回路１０８、フの字型過電流保護回路１０９ａ、及び、出力トランジスタ１０５のゲートに接続する。出力トランジスタ１０５は、ソースに電源端子１０１を接続し、ドレインに出力端子１０２を接続する。分圧回路１０６は、出力端子１０２とグラウンド端子１００の間に接続され、可変抵抗１４１と可変抵抗１４２の接続点をアンプ１０４の非反転入力端子に接続する。トリミング信号生成回路１１０の入力は外部制御端子１０３に接続し、出力は分圧回路１０６、及び、フの字型過電流保護回路１０９ａに接続する。

センストランジスタ１２１は、ソースを電源端子１０１に、ドレインをＮＭＯＳトランジスタ１２２のゲートに接続する。可変抵抗１１１は、一方の端子をＮＭＯＳトランジスタ１２２のゲートに接続し、他方の端子をグラウンド端子１００に接続する。ＮＭＯＳトランジスタ１２２は、ソースを出力端子１０２に接続し、ドレインをＰＭＯＳトランジスタ１２３のゲート、及び、抵抗１５１の一方の端子に接続する。抵抗１５１の他方の端子は電源端子１０１に接続する。ＰＭＯＳトランジスタ１２３は、ソースを電源端子１０１に、ドレインを出力トランジスタ１０５のゲートに接続する。

次に、第一の実施形態のボルテージレギュレータの動作を説明する。
出力端子１０２に接続される負荷が増大すると、出力トランジスタ１０５に流れる電流Ｉｏｕｔが増大する。Ｉｏｕｔが増大し、一定の最大電流Ｉｍに到達すると、垂下型過電流保護回路１０８が動作し、出力電圧Ｖｏｕｔを低下させる。この時、出力トランジスタ１０５とカレントミラー接続したセンストランジスタ１２１にＩｍに比例した電流が流れ、可変抵抗１１１の両端に一定の電圧Ｖｍが発生する。出力電圧Ｖｏｕｔが一定の制限電圧Ｖｆｏまで低下し、ＮＭＯＳトランジスタ１２２のゲート・ソース間電圧が閾値電圧を越えると、フの字型過電流保護機能が動作する。ＮＭＯＳトランジスタ１２２はＯＮし、抵抗１５５に電流が流れ、抵抗１５５の両端に電圧が発生する。すると、ＰＭＯＳトランジスタ１２３がＯＮしていき、出力トランジスタ１０５のゲート・ソース間電圧を小さくすることで出力電流Ｉｏｕｔは小さくなり、出力電圧−出力電圧特性はフの字を描く。制限電圧Ｖｆｏ、及び、出力電圧が０Ｖに低下した時の出力電流、即ち、短絡電流Ｉｓは可変抵抗１１１の抵抗値によって決定する。

また、第一の実施形態のボルテージレギュレータは、以下のようにしてフの字型過電流保護回路１０９ａの制限電圧Ｖｆｏを切替える。
分圧回路１０６は、トリミング信号生成回路１１０が出力するトリミング信号を受けて、可変抵抗１４１と可変抵抗１４２の両方、または、いずれかの抵抗値をトリミングすることで、分圧比を設定する。分圧回路１０６の分圧比は、ボルテージレギュレータの出力電圧Ｖｏｕｔを決定する。フの字型過電流保護回路１０９ａは、トリミング信号生成回路１１０が出力するトリミング信号を受けて、可変抵抗１１１の抵抗値をトリミングすることで、分圧比を設定する。そして、フの字型過電流保護機能が動作を開始する制限電圧Ｖｆｏと短絡電流Ｉｓを決定する。すなわち、トリミング信号生成回路１１０が出力するトリミング信号よって、出力電圧Ｖｏｕｔとフの字型過電流保護回路の制限電圧Ｖｆｏと短絡電流Ｉｓは連動して制御することが出来る。

図３は、本実施形態の可変型ボルテージレギュレータの可変抵抗１１１、１４１、及び、１４２の具体例の一例を示す回路図である。
トリミング信号生成回路１１０の出力するトリミング信号φ１、φ２、φ３は、分圧回路内１０６ａの抵抗１５１、１５２、１５３にそれぞれ並列に接続したＭＯＳスイッチのゲートと、分圧回路１１１ａの抵抗１５６、１５７、１５８にそれぞれ並列に接続したＭＯＳスイッチのゲートに入力される。

図３の回路の特徴は、可変抵抗１１１ａの値を、分圧回路１０６ａのトリミング信号と連動して変えている点である。例えば、トリミング信号φ１がＬｏｗ電圧を出力している時、分圧回路１０６ａの抵抗１５１に並列なＭＯＳスイッチがＯＦＦしているため、抵抗１５１に電流が流れ、分圧回路１０６ａにおける抵抗１５４の占める分圧比が小さくなり、出力電圧Ｖｏｕｔは大きくなる。一方、フの字型過電保護回路１０９ａの可変抵抗回路１１１ａの抵抗１５６に並列に接続されたＭＯＳスイッチが同時にＯＦＦしており、可変抵抗回路１１１ａの抵抗値はその分だけ大きいため、ＮＭＯＳトランジスタ１２２のゲートの電圧は高くなる。ＮＭＯＳトランジスタ１２２のゲート電圧が高い場合、フの字過電流保護動作が開始する制限電圧Ｖｆｏは大きくなるため、出力電圧設定が大きいために電源電圧Ｖｉｎが大きくなり、レギュレータ内部で発生する電力損失が大きくなるところを、制限電圧Ｖｆｏを大きくすることで相殺することが出来る。

同様に、可変抵抗回路１１１ａの抵抗値が大きい分だけ、短絡電流Ｉｓは小さくなる。よって、短絡時の損失も小さくなり、レギュレータとして発熱による危険性は低下する。
なお、図３においては、可変抵抗１０６ａ、及び、可変抵抗１１１ａを、抵抗とＭＯＳスイッチを並列に接続し、ＭＯＳスイッチのゲートをトリミング信号生成回路の出力に接続し、抵抗とスイッチの組み合わせを３組で構成しているが、抵抗の数やスイッチの種類はこれに限定されない。

また、可変抵抗回路は図４に示すような回路であってもよい。図４の可変抵抗回路は、分圧回路１０６の可変抵抗１４１、１４２、及び、過電流保護回路１０９ａの可変抵抗回路１１１に適用する。ＭＯＳスイッチを直列に接続していないことで、スイッチのＯＮ抵抗が最小で１つしか抵抗値に影響しない。従って、抵抗値の精度の高くなって、出力電圧、及び、過電流保護回路の制限電圧Ｖｆｏ、及び、短絡電流Ｉｓの精度を高くするという効果が得られる。

図５は、本実施形態のボルテージレギュレータの出力電圧−出力電流特性を示す図である。
ボルテージレギュレータの低い出力電圧設定Ｖｏｕｔ２の条件において、電力損失が最も大きいのは式（１）から分かるように、（Ｉｏｕｔ，Ｖｏｕｔ）＝（Ｉｍ，Ｖｆｏ２）の時である。一方、高い出力電圧設定Ｖｏｕｔ１の条件において、電力損失が最も大きいのは（Ｉｏｕｔ，Ｖｏｕｔ）＝（Ｉｍ，Ｖｆｏ１）の時である。本実施形態のように構成すると、制限電圧の関係はＶｆｏ２＜Ｖｆｏ１となるため、高い出力電圧の条件においても従来のように電力損失は大きくならない。従って、本実施形態のボルテージレギュレータを用いることで、損失による発熱を小さくし、安全性を高めることが出来る。

＜第二の実施形態＞
図６は、第二の実施形態の可変型のボルテージレギュレータを示す回路図である。図６のフの字型過電流保護回路１０９ｂについて説明する。フの字型過電流保護回路１０９ｂ以外は第一の実施形態と同様である。

図６のフの字型過電流保護回路１０９ｂは、ＮＭＯＳトランジスタ１２２と抵抗１５５の代わりに、アンプ１１６を備えている。アンプ１１６は、反転入力端子はセンストランジスタ１２１のドレインに接続され、非反転入力端子はアンプ１０４の非反転入力端子に接続され、出力端子はＰＭＯＳトランジスタ１２３のゲートに接続される。

ここで、アンプ１１６は有限のオフセット電圧Ｖｏｆｆを有し、可変抵抗回路１１６の抵抗値とは無関係にＶｏｆｆによって短絡電流Ｉｓが決定される。制限電圧Ｖｆｏは可変抵抗回路１１１の抵抗値で決定される。

図７は、第二の実施形態のボルテージレギュレータの出力電圧−出力電流特性を示す図である。高い出力電圧Ｖｏｕｔ１と低い出力電圧Ｖｏｕｔ２のそれぞれにおいて、短絡電流Ｉｓは変化せずに、制限電圧Ｖｆｏのみが変化する。すなわち、短絡電流Ｉｓはトリミング信号生成回路１１０の出力に因らず一定である。従って、出力電圧Ｖｏｕｔに高くなることに応じて短絡電流Ｉｓが小さくなるために、ボルテージレギュレータの耐起動不良に対して効果が得られる。
ここで、アンプ１１６の非反転入力端子を出力端子１０２、または、分圧回路１０６で生成される別の出力端子に接続しても同様の効果が得られる。

＜第三の実施形態＞
図８は、第三の実施形態のボルテージレギュレータを示す回路図である。図８のフの字型過電流保護回路１０９ｃについて説明する。フの字型過電流保護回路１０９ｃ以外は他の実施形態のボルテージレギュレータと同様である。

本実施形態のフの字型過電流保護回路１０９ｃは、ＮＭＯＳトランジスタ１２２と抵抗１５５の代わりに、アンプ１１７、１１８と、可変抵抗回路１１１ｂと、ＮＭＯＳトランジスタ１２４を備えている。

アンプ１１７は、非反転入力端子はアンプ１０４の非反転入力端子に接続され、反転入力端子はＮＭＯＳトランジスタ１２４のソースと可変抵抗回路１１１ａの一方の端子に接続され、出力端子はＮＭＯＳトランジスタ１２４のゲートに接続される。ＮＭＯＳトランジスタ１２４は、ドレインはセンストランジスタ１２１のドレインと、アンプ１１８の反転入力端子と、可変抵抗回路１１１ｂの一方の端子と、に接続される。可変抵抗回路１１１ｂの他方の端子はグラウンド端子１００に接続される。アンプ１１８は、非反転入力端子は基準電圧源１０７の出力に接続され、出力端子１１８はＰＭＯＳトランジスタ１２３のゲートに接続される。トリミング信号生成回路１１０は、出力端子は可変抵抗回路１１１ａと１１１ｂに接続される。

フの字型過電流保護回路１０９ｃは、制限電圧Ｖｆｏを可変抵抗回路１１１ａ、１１１ｂの抵抗値で制御し、短絡電流Ｉｓを可変抵抗１１１ｂの抵抗値で制御する。従って、制限電圧Ｖｆｏと短絡電流Ｉｓを個別に制御することが出来る。そのため、フの字型過電流保護回路の出力電圧−電流特性の傾きを自由に調整できるという効果が得られる。
ここで、アンプ１１７は、非反転入力端子を出力端子１０２、または、分圧回路１０６で生成される別の出力端子に接続しても同様の効果が得られる。

以上、説明したように、本発明の出力電圧可変型のボルテージレギュレータによれば、出力電圧Ｖｏｕｔの設定値が大きいときに、制限電圧Ｖｆｏを大きく設定することで、ボルテージレギュレータの最大電流Ｉｍを一定に保ちつつ、過電流保護回路動作時に最も損失が大きくなる条件でも損失を小さくすることが出来る。

なお、上述の説明において、トリミング信号生成回路１１０の入力端子に外部制御端子１０３が接続された例について説明したが、図９に示すように、不揮発性メモリ１１２を備えてもよい。

出力電圧Ｖｏｕｔ、及び、フの字型過電流保護回路の制限電圧Ｖｆｏ、及び、短絡電流Ｉｓを決定する制御情報を不揮発性メモリ１１２に予め記録することで、電源投入時に毎回制御情報を入力する必要がなくなる、という効果が得られる。

１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０３ 外部制御端子
１０４ アンプ
１０５ 出力トランジスタ
１０６ 分圧回路
１０７ 基準電圧源
１０８ 垂下型過電流保護回路
１０９ フの字型過電流保護回路
１１０ トリミング信号生成回路
１１１ 可変抵抗回路
１１２ 不揮発性メモリ

Claims (6)

1. 出力トランジスタと、前記出力トランジスタが出力端子に出力する出力電圧を分圧する分圧回路と、前記分圧回路が出力する分圧電圧と基準電圧を比較して出力電圧を一定に保つアンプと、垂下型過電流保護回路と、フの字型過電流保護回路と、トリミング信号生成回路と、を備え、前記トリミング信号生成回路が出力するトリミング信号で分圧回路の抵抗がトリミングされることによって、出力電圧が変更可能なボルテージレギュレータであって、
   前記トリミング信号によって、前記フの字型過電流保護回路の制限電圧が変更される、
   ことを特徴とするボルテージレギュレータ。
2. 前記フの字型過電流保護回路は、ゲート端子が前記アンプの出力に接続されたセンストランジスタと、一端が前記センストランジスタのドレインに接続された可変抵抗回路と、前記可変抵抗回路に発生する電圧に応じて前記出力トランジスタのゲートを制御する制御部と、を備え、
   前記トリミング信号によって、前記可変抵抗回路の抵抗値が変更可能である、
   ことを特徴とする請求項１に記載のボルテージレギュレータ。
3. 前記フの字型過電流保護回路は、ゲート端子が前記アンプの出力に接続されたセンストランジスタと、一端が前記センストランジスタのドレインに接続された可変抵抗回路と、前記可変抵抗回路に発生する電圧と前記分圧電圧の差に応じて前記出力トランジスタのゲートを制御する制御部と、を備え、
   前記トリミング信号によって、前記可変抵抗回路の抵抗値が変更可能である、
   ことを特徴とする請求項１に記載のボルテージレギュレータ。
4. 前記フの字型過電流保護回路は、アンプによって前記可変抵抗回路に発生する電圧と前記分圧電圧の差を検出する、
   ことを特徴とする請求項３に記載のボルテージレギュレータ。
5. 前記フの字型過電流保護回路は、ゲート端子が前記アンプの出力に接続されたセンストランジスタと、ドレインが前記センストランジスタのドレインに接続された第二のトランジスタと、一端が前記第二のトランジスタのソースに接続された第一の可変抵抗回路と、前記第一の可変抵抗回路に発生する電圧と前記分圧電圧の差に応じて前記第二のトランジスタのゲートを制御する第一のアンプと、一端が前記センストランジスタのドレインに接続された第二の可変抵抗回路と、前記第二の可変抵抗回路に発生する電圧と前記基準電圧の差に応じて前記出力トランジスタのゲートを制御する第二のアンプと、を備え、
   前記トリミング信号によって、前記第一の可変抵抗回路と前記第二の可変抵抗回路の抵抗値が変更可能である、
   ことを特徴とする請求項１に記載のボルテージレギュレータ。
6. 前記トリミング信号生成回路に入力されるトリミングデータは、不揮発性記憶装置に格納されている、
   ことを特徴とする請求項１から５のいずれかに記載のボルテージレギュレータ。

Images