KR20130088800A

KR20130088800A - 전압 조정기

Info

Publication number: KR20130088800A
Application number: KR1020130010357A
Authority: KR
Inventors: 가오루 사카구치; 데루오 스즈키
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2012-01-31
Filing date: 2013-01-30
Publication date: 2013-08-08
Also published as: CN103226370A; JP5950591B2; CN103226370B; KR102007630B1; JP2013156926A; TW201347336A; US9459641B2; US20130193939A1; TWI562494B

Abstract

(과제) 출력 전압 가변형 전압 조정기에 있어서, 출력 전압의 설정값이 클 때라도 과전류 보호 동작시의 발열을 작게 할 수 있는 전압 조정기를 제공하는 것.
(해결 수단) 트리밍 신호 생성 회로가 출력하는 트리밍 신호로 분압 회로의 저항이 트리밍됨으로써, 출력 전압이 변경 가능한 출력 전압 가변형 전압 조정기로서, 트리밍 신호에 의해 フ 자형 과전류 보호 회로의 제한 전압이 변경되도록 구성하였다.

Description

전압 조정기{VOLTAGE REGULATOR}

본 발명은, 과전류 보호 회로를 구비한 출력 전압 가변형 전압 조정기에 관한 것이다.

종래의 출력 전압 가변형 전압 조정기에 관해서 설명한다. 도 10 은 종래의 출력 전압 가변형 전압 조정기를 나타내는 도면이다.

종래의 출력 전압 가변형 전압 조정기는, 그라운드 단자 (100) 와, 전원 단자 (101) 와, 출력 단자 (102) 와, 외부 제어 단자 (103) 와, 앰프 (104) 와, 출력 트랜지스터 (105) 와, 분압 회로 (106) 와, 기준 전압원 (107) 과, 수하형 과전류 보호 회로 (108) 와, フ 자형 과전류 보호 회로 (109) 와, 트리밍 신호 생성 회로 (110) 를 구비하고 있다.

종래의 출력 전압 가변형 전압 조정기의 동작에 관해서 설명한다.

출력 단자 (102) 의 출력 전압 (Vout) 이 소정 전압보다 높으면, 즉 분압 회로 (106) 의 분압 전압 (Vfb) 이 기준 전압 (Vref) 보다 높으면 앰프 (104) 의 출력 전압이 높아진다. 출력 트랜지스터 (105) 의 게이트 전압이 높아지므로, 출력 트랜지스터 (105) 는 오프되고, 출력 전압 (Vout) 은 낮아진다. 또, 출력 전압 (Vout) 이 소정 전압보다 낮으면, 상기와 같이 출력 전압 (Vout) 은 높아진다. 즉, 전압 조정기의 출력 전압 (Vout) 은 소정 전압으로 일정하게 유지된다.

여기서, 외부 제어 단자 (103) 로부터 입력되는 전기 신호 (CONT) 에 따라 트리밍 신호 생성 회로 (110) 로부터 출력되는 신호 (φ1, φ2, φ3) 는, 각각 분압 회로 (106) 내의 저항 (151, 152, 153) 에 병렬로 접속된 MOS 스위치의 게이트에 입력된다. 그로 인해, 전기 신호 (CONT) 에 의해 분압 회로 (106) 의 분압비를 조정할 수 있다.

전압 조정기의 출력 전압 (Vout) 은 기준 전압 (Vref) 과 분압 회로 (106) 의 분압비에 따라 결정되기 때문에, 출력 전압 (Vout) 을 외부 제어 단자 (103) 에 입력하는 신호에 의해 제어할 수 있다. 도 10 에서는, 저항 (151, 152, 153) 에 병렬로 접속된 스위치에 의해 출력 전압 가변형의 레귤레이터를 실현하고 있지만, 저항의 수나 스위치의 수, 스위치의 종류, 스위치를 접속하는 저항의 위치는 이에 한정되지 않는다 (특허문헌 1 참조).

다음으로, 종래의 전압 조정기의 과전류 보호 회로의 동작에 관해서 설명한다.

과전류 보호 회로는, 수하형 과전류 보호 회로와 フ 자형 과전류 보호 회로로 나누어진다. 종래의 과전류 보호 회로에서는, 수하형과 フ 자형 모두 출력 트랜지스터 (105) 에 흐르는 출력 전류 (Iout) 를 검출하고, 출력 트랜지스터 (105) 의 게이트 전압을 제어함으로써 일정 이상의 출력 전류가 흐르지 않게 동작한다.

도 11 은, 수하형 과전류 보호 회로와 フ 자형 과전류 보호 회로를 병용한 경우의 출력 전압 - 출력 전류 특성을 나타내는 도면이다. 수하형 과전류 보호 회로는 출력 전류 (Iout) 를 일정한 최대 전류 (Im) 로 제한하기 때문에, 최대 전류 (Im) 이상의 전류를 흐르게 하려고 한 경우에 출력 전류 (Iout) 를 일정하게 유지한 채로 출력 전압 (Vout) 을 낮춤으로써, 전압 조정기의 부하에 발생하는 열손실을 작게 하는 것을 특징으로 하고 있다. 한편, フ 자형 과전류 보호 회로는, 출력 전압 (Vout) 이 제한 전압 (Vfo) 이하가 되면 출력 전압 (Vout) 의 감소와 비례하여 출력 전류 (Iout) 를 작게 한다. 즉, 출력 전압 (Vout) 이 0V 에 있어서, 출력 전류 (Iout) 를 일정 단락 전류 (Is) 로 고정한다. フ 자형 과전류 보호 회로는 전압 조정기에서 발생하는 열손실을 더욱 작게 하는 것이 가능하다. 여기서, 최대 전류 (Im) 나 단락 전류 (Is), 제한 전압 (Vfo) 은 회로의 내부에 있어서 미리 설정되어 있다 (특허문헌 1 참조).

일본 공개특허공보2005-293067호

그러나, 종래의 과전류 보호 회로를 구비한 출력 전압 가변형 전압 조정기에서는, 출력 전압 (Vout) 이 최대로 설정되었을 때, 수하형 과전류 보호 회로 동작시의 손실이 커져 버린다.

전압 조정기의 전력 손실 (P) 은, 전원 단자의 입력 전압 (Vin) 으로 하면,

P = (Vin - Vout) × Iout … (1)

로 주어지므로, 입력 전압 (Vin) 과 출력 전압 (Vout) 의 전압차가 클 때에 손실이 최대가 된다. 즉, 수하형 과전류 보호 동작으로부터 フ 자형 과전류 보호 회로의 동작으로 전환되는 도 11 의 (Iout, Vout) = (Im, Vfo) 에 있어서 손실이 최대가 된다. 출력 전압 (Vout) 의 설정치가 클수록, 입력 전압 (Vin) 은 클 필요가 있다. 그 때문에, 출력 전압 (Vout) 의 설정이 클수록 (Iout, Vout) = (Im, Vfo) 에서의 손실은 커서, 과전류 보호 회로가 동작 중이라도 회로의 파괴로 이어질 우려가 있다.

본 발명은, 상기 과제를 감안하여 이루어져, 회로가 간편하고, 또한 과전류 보호 동작시의 손실을 작게함으로써 더욱 안전성을 높인 출력 전압 가변형 전압 조정기를 제공한다.

종래의 과제를 해결하기 위해서, 수하형과 フ 자형의 과전류 보호 회로를 구비한 출력 전압 가변형 전압 조정기에 있어서, 분압 회로에 입력하는 트리밍 신호에 기초한 신호를 フ 자형 과전류 보호 회로의 제한 전압 (Vfo) 및 단락 전류 (Is) 를 결정하는 가변 저항 회로에 입력하는 구성으로 한다.

본 발명의 출력 전압 가변형 전압 조정기에서는, 출력 전압 (Vout) 의 설정치에 맞춰 フ 자형 과전류 보호 회로가 동작하는 전압과 전류를 설정할 수 있다. 그로 인해, 출력 전압 (Vout) 의 설정치가 클 때, 제한 전압 (Vfo) 을 크게, 단락 전류 (Is) 를 작게 설정함으로써, 전압 조정기의 최대 전류 (Im) 를 일정하게 유지하면서, 과전류 보호 회로 동작시에 가장 손실이 커지는 조건에서도 손실을 작게 할 수 있다. 또, 출력 전압 가변형 전압 조정기의 분압 회로에 입력하는 신호를 유용함으로써, 회로 규모를 크게 하지 않고 복수의 출력 전압 설정에 대응할 수 있기 때문에, 면적 효율에 있어서도 실용성이 높다.

도 1 은, 본 발명의 출력 전압 가변형 전압 조정기를 나타내는 블록도이다.
도 2 는, 제 1 실시형태의 출력 전압 가변형 전압 조정기를 나타내는 회로도이다.
도 3 은, 제 1 실시형태의 출력 전압 가변형 전압 조정기의 다른 예를 나타내는 회로도이다.
도 4 는, 제 1 실시형태의 출력 전압 가변형 전압 조정기의 가변 저항의 회로도이다.
도 5 는, 제 1 실시형태의 출력 전압 가변형 전압 조정기의 출력 전압 - 출력 전류 특성을 나타내는 도면이다.
도 6 은, 제 2 실시형태의 출력 전압 가변형 전압 조정기를 나타내는 회로도이다.
도 7 은, 제 2 실시형태의 출력 전압 가변형 전압 조정기의 출력 전압 - 출력 전류 특성을 나타내는 도면이다.
도 8 은, 제 ３ 실시형태의 출력 전압 가변형 전압 조정기를 나타내는 회로도이다.
도 9 는, 본 실시형태의 출력 전압 가변형 전압 조정기의 다른 예를 나타내는 회로도이다.
도 10 은, 종래의 출력 전압 가변형 전압 조정기를 나타내는 회로도이다.
도 11 은, 종래의 출력 전압 가변형 전압 조정기의 출력 전압 - 출력 전류 특성을 나타내는 도면이다.

도 1 은, 본 발명의 출력 전압 가변형 전압 조정기를 나타내는 블록도이다.

본 발명의 출력 전압 가변형 전압 조정기는, 외부 제어 단자 (103) 로부터 입력되는 제어 신호를 트리밍 신호 생성 회로 (110) 가 변환한 트리밍 신호에 의해, 분압 회로 (106) 의 가변 저항 (141) 과 가변 저항 (142) 을 트리밍함과 함께, フ 자형 과전류 보호 회로 (109) 의 제한 전압 (Vfo) 을 전환하는 구성으로 하였다.

이하, 도면을 참조하여 본 발명의 출력 전압 가변형 전압 조정기의 구체적인 실시형태를 설명한다.

<제 1 실시형태>

도 2 는, 제 1 실시형태의 출력 전압 가변형 전압 조정기를 나타내는 회로도이다.

제 1 실시형태의 출력 전압 가변형 전압 조정기는, 앰프 (104) 와, 출력 트랜지스터 (105) 와, 분압 회로 (106) 와, 기준 전압원 (107) 과, 수하형 과전류 보호 회로 (108) 와, フ 자형 과전류 보호 회로 (109a) 와, 트리밍 신호 생성 회로 (110) 를 구비하고 있다.

フ 자형 과전류 보호 회로 (109a) 는, 출력 전류의 센스 트랜지스터 (121) 와, 가변 저항 회로 (111) 와, NMOS 트랜지스터 (122) 와, 저항 (155) 과, PMOS 트랜지스터 (123) 를 구비하고 있다.

앰프 (104) 는, 반전 입력 단자에 기준 전압원 (107) 의 출력을 접속하고, 비반전 입력 단자에 분압 회로 (106) 의 출력 단자를 접속하고, 출력 단자는 수하형 과전류 보호 회로 (108), フ 자형 과전류 보호 회로 (109a) 및 출력 트랜지스터 (105) 의 게이트에 접속한다. 출력 트랜지스터 (105) 는 소스에 전원 단자 (101) 를 접속하고, 드레인에 출력 단자 (102) 를 접속한다. 분압 회로 (106) 는, 출력 단자 (102) 와 그라운드 단자 (100) 사이에 접속되고, 가변 저항 (141) 과 가변 저항 (142) 의 접속점을 앰프 (104) 의 비반전 입력 단자에 접속한다. 트리밍 신호 생성 회로 (110) 의 입력은 외부 제어 단자 (103) 에 접속하고, 출력은 분압 회로 (106) 및 フ 자형 과전류 보호 회로 (109a) 에 접속한다.

센스 트랜지스터 (121) 는 소스를 전원 단자 (101) 에, 드레인을 NMOS 트랜지스터 (122) 의 게이트에 접속한다. 가변 저항 회로 (111) 는, 일방의 단자를 NMOS 트랜지스터 (122) 의 게이트에 접속하고, 타방의 단자를 그라운드 단자 (100) 에 접속한다. NMOS 트랜지스터 (122) 는, 소스를 출력 단자 (102) 에 접속하고, 드레인을 PMOS 트랜지스터 (123) 의 게이트 및 저항 (155) 의 일방의 단자에 접속한다. 저항 (155) 의 타방의 단자는 전원 단자 (101) 에 접속한다. PMOS 트랜지스터 (123) 는 소스를 전원 단자 (101) 에, 드레인을 출력 트랜지스터 (105) 의 게이트에 접속한다.

다음으로, 제 1 실시형태의 전압 조정기의 동작을 설명한다.

출력 단자 (102) 에 접속되는 부하가 증대되면, 출력 트랜지스터 (105) 에 흐르는 전류 (Iout) 가 증대된다. 전류 (Iout) 가 증대되고, 일정한 최대 전류 (Im) 에 도달하면, 수하형 과전류 보호 회로 (108) 가 동작하여 출력 전압 (Vout) 을 저하시킨다. 이 때, 출력 트랜지스터 (105) 와, 커런트 미러 접속한 센스 트랜지스터 (121) 에 Im 에 비례한 전류가 흘러 가변 저항 회로 (111) 의 양단에 일정한 전압 (Vm) 이 발생한다. 출력 전압 (Vout) 이 일정한 제한 전압 (Vfo) 까지 저하되고, NMOS 트랜지스터 (122) 의 게이트·소스간 전압이 역치 전압을 초과하면, フ 자형 과전류 보호 기능이 동작한다. NMOS 트랜지스터 (122) 는 ON 으로 되어 저항 (155) 에 전류가 흐르고, 저항 (155) 의 양단에 전압이 발생한다. 그러면, PMOS 트랜지스터 (123) 가 ON 으로 되어 출력 트랜지스터 (105) 의 게이트·소스간 전압을 작게 함으로써 출력 전류 (Iout) 는 작아져, 출력 전압 - 출력 전류 특성은 フ 자를 그린다. 제한 전압 (Vfo) 및 출력 전압 (Vout) 이 0V 로 저하되었을 때의 출력 전류, 즉 단락 전류 (Is) 는 가변 저항 회로 (111) 의 저항값에 따라 결정된다.

또, 제 1 실시형태의 전압 조정기는, 다음과 같이 하여 フ 자형 과전류 보호 회로 (109a) 의 제한 전압 (Vfo) 을 전환한다.

분압 회로 (106) 는, 트리밍 신호 생성 회로 (110) 가 출력하는 트리밍 신호를 받아, 가변 저항 (141) 과 가변 저항 (142) 의 양방, 또는 어느 하나의 저항값을 트리밍 함으로써 분압비를 설정한다. 분압 회로 (106) 의 분압비는 전압 조정기의 출력 전압 (Vout) 을 결정한다. フ 자형 과전류 보호 회로 (109a) 는, 트리밍 신호 생성 회로 (110) 가 출력하는 트리밍 신호를 받아, 가변 저항 회로 (111) 의 저항값을 트리밍함으로써 분압비를 설정한다. 그리고, フ 자형 과전류 보호 기능이 동작을 개시하는 제한 전압 (Vfo) 과 단락 전류 (Is) 를 결정한다. 즉, 트리밍 신호 생성 회로 (110) 가 출력하는 트리밍 신호에 의해, 출력 전압 (Vout) 과 フ 자형 과전류 보호 회로의 제한 전압 (Vfo) 과 단락 전류 (Is) 는 연동하여 제어될 수 있다.

도 3 은, 본 실시형태의 출력 전압 가변형 전압 조정기의 가변 저항 회로 (111, 141 및 142) 의 구체예의 일례를 나타내는 회로도이다.

트리밍 신호 생성 회로 (110) 가 출력하는 트리밍 신호 (φ1, φ2, φ3) 는, 분압 회로 내 (106a) 의 저항 (151, 152, 153) 에 각각 병렬로 접속된 MOS 스위치의 게이트와, 가변 저항 회로 (111a) 의 저항 (156, 157, 158) 에 각각 병렬로 접속된 M0S 스위치의 게이트에 입력된다.

도 3 의 회로의 특징은, 가변 저항 회로 (111a) 와 분압 회로 (106a) 의 저항값을 동일한 트리밍 신호로 바꾸고 있는 점이다. 예를 들어, 트리밍 신호 (φ1) 가 Low 전압을 출력하고 있을 때, 분압 회로 (106a) 의 저항 (151) 에 병렬인 MOS 스위치가 OFF 로 되어 있기 때문에, 저항 (151) 에 전류가 흘러 분압 회로 (106a) 에 있어서의 저항 (154) 이 차지하는 분압비가 작아져, 출력 전압 (Vout) 은 커진다. 한편, フ 자형 과전류 보호 회로 (109a) 의 가변 저항 회로 (111a) 의 저항 (156) 에 병렬로 접속된 MOS 스위치가 동시에 OFF 로 되어 있어, 가변 저항 회로 (111a) 의 저항값은 그만큼 크기 때문에, NMOS 트랜지스터 (122) 의 게이트의 전압은 높아진다. NMOS 트랜지스터 (122) 의 게이트 전압이 높은 경우, フ 자형 과전류 보호 동작이 개시되는 제한 전압 (Vfo) 은 커지기 때문에, 출력 전압 설정이 크기 때문에 전원 전압 (Vin) 이 커져, 레귤레이터 내부에서 발생하는 전력 손실이 커지는 바를, 제한 전압 (Vfo) 을 크게 함으로써 상쇄시킬 수 있다.

마찬가지로, 가변 저항 회로 (111a) 의 저항값이 큰 정도만큼 단락 전류 (Is) 는 작아진다. 따라서, 단락시의 손실도 작아져, 레귤레이터로서 발열에 따른 위험성은 저하된다.

또한, 도 3 에 있어서는, 분압 회로 (106a) 및 가변 저항 회로 (111a) 를, 저항과 M0S 스위치를 병렬로 접속하고, M0S 스위치의 게이트를 트리밍 신호 생성 회로의 출력에 접속하고, 저항과 스위치의 조합을 3 세트로 구성하고 있는데, 저항의 수나 스위치의 종류는 이에 한정되지 않는다.

또, 가변 저항 회로는 도 4 에 나타내는 회로여도 된다. 도 4 의 가변 저항 회로는, 분압 회로 (106) 의 가변 저항 (141, 142) 및 과전류 보호 회로 (109a) 의 가변 저항 회로 (111) 에 적용된다. M0S 스위치를 직렬로 접속하지 않음으로써, 스위치의 ON 저항이 최소로 1 개밖에 저항값에 영향을 주지 않는다. 따라서, 저항값의 정밀도가 높아져, 출력 전압 및 과전류 보호 회로의 제한 전압 (Vfo) 및 단락 전류 (Is) 의 정밀도를 높이는 효과가 얻어진다.

도 5 는, 본 실시형태의 전압 조정기의 출력 전압 - 출력 전류 특성을 나타내는 도면이다.

전압 조정기의 낮은 출력 전압 설정 (Vout2) 의 조건에 있어서, 전력 손실이 가장 큰 것은 식 (1) 로부터 알 수 있듯이 (Iout, Vout) = (Im, Vfo2) 일 때이다. 한편, 높은 출력 전압 설정 (Vout1) 의 조건에 있어서, 전력 손실이 가장 큰 것은 (Iout, Vout) = (Im, Vfo1) 일 때이다. 본 실시형태와 같이 구성하면 제한 전압의 관계는 Vfo2 < Vfo1 이 되기 때문에, 높은 출력 전압의 조건에 있어서도 종래와 같이 전력 손실은 커지지 않는다. 따라서, 본 실시형태의 전압 조정기를 사용함으로써, 손실로 인한 발열을 작게 하고 안전성을 높일 수 있다.

<제 2 실시형태>

도 6 은, 제 2 실시형태의 출력 전압 가변형 전압 조정기를 나타내는 회로도이다. 도 6 의 フ 자형 과전류 보호 회로 (109b) 에 관해서 설명한다. フ 자형 과전류 보호 회로 (109b) 이외에는 제 1 실시형태와 동일하다.

도 6 의 フ 자형 과전류 보호 회로 (109b) 는 NMOS 트랜지스터 (122) 와 저항 (155) 대신에 앰프 (116) 를 구비하고 있다. 앰프 (116) 는, 반전 입력 단자는 센스 트랜지스터 (121) 의 드레인에 접속되고, 비반전 입력 단자는 앰프 (104) 의 비반전 입력 단자에 접속되며, 출력 단자는 PMOS 트랜지스터 (123) 의 게이트에 접속된다.

여기서, 앰프 (116) 는 유한의 오프셋 전압 (Voff) 을 갖고, 가변 저항 회로 (111) 의 저항값과는 관계없이 오프셋 전압 (Voff) 에 따라 단락 전류 (Is) 가 결정된다. 제한 전압 (Vfof) 은 가변 저항 회로 (111) 의 저항값으로 결정된다.

도 7 은, 제 2 실시형태의 전압 조정기의 출력 전압 - 출력 전류 특성을 나타내는 도면이다. 높은 출력 전압 (Vout1) 과 낮은 출력 전압 (Vout2) 각각에 있어서, 단락 전류 (Is) 는 변화하지 않고, 제한 전압 (Vfo) 만이 변화한다. 즉, 단락 전류 (Is) 는 트리밍 신호 생성 회로 (110) 의 출력에 관계없이 일정하다. 따라서, 출력 전압 (Vout) 이 높아짐에 따라 단락 전류 (Is) 가 작아지기 때문에 전압 조정기의 내기동 불량에 대하여 효과가 얻어진다.

여기서, 앰프 (116) 의 비반전 입력 단자를 출력 단자 (102) 또는 분압 회로 (106) 에서 생성되는 다른 출력 단자에 접속해도 동일한 효과가 얻어진다.

<제 ３ 실시형태>

도 8 은, 제 ３ 실시형태의 전압 조정기를 나타내는 회로도이다. 도 8 의 フ 자형 과전류 보호 회로 (109c) 에 관해서 설명한다. フ 자형 과전류 보호 회로 (109c) 이외에는 다른 실시형태의 전압 조정기와 동일하다.

본 실시형태의 フ 자형 과전류 보호 회로 (109c) 는, NMOS 트랜지스터 (122) 와 저항 (155) 대신에, 앰프 (117, 118) 와, 가변 저항 회로 (111b) 와, NMOS 트랜지스터 (124) 를 구비하고 있다.

앰프 (117) 는, 비반전 입력 단자는 앰프 (104) 의 비반전 입력 단자에 접속되고, 반전 입력 단자는 NMOS 트랜지스터 (124) 의 소스와 가변 저항 회로 (111a) 의 일방의 단자에 접속되고, 출력 단자는 NMOS 트랜지스터 (124) 의 게이트에 접속된다. NMOS 트랜지스터 (124) 는, 드레인은 센스 트랜지스터 (121) 의 드레인과, 앰프 (118) 의 반전 입력 단자와, 가변 저항 회로 (111b) 의 일방의 단자에 접속된다. 가변 저항 회로 (111b) 의 타방의 단자는 그라운드 단자 (100) 에 접속된다. 앰프 (118) 는, 비반전 입력 단자는 기준 전압원 (107) 의 출력에 접속되고, 출력 단자는 PMOS 트랜지스터 (123) 의 게이트에 접속된다. 트리밍 신호 생성 회로 (11O) 는, 출력 단자는 가변 저항 회로 (111a, 111b) 에 접속된다.

フ 자형 과전류 보호 회로 (109c) 는, 제한 전압 (Vfo) 을 가변 저항 회로 (111a, 111b) 의 저항값으로 제어하고, 단락 전류 (Is) 를 가변 저항 회로 (111b) 의 저항값으로 제어한다. 따라서, 제한 전압 (Vfo) 과 단락 전류 (Is) 를 개별적으로 제어할 수 있다. 그로 인해, フ 자형 과전류 보호 회로의 출력 전압 - 출력 전류 특성의 기울기를 자유롭게 조정할 수 있다는 효과가 얻어진다.

여기서, 앰프 (117) 는, 비반전 입력 단자를 출력 단자 (102) 또는 분압 회로 (106) 에서 생성되는 다른 출력 단자에 접속해도 동일한 효과가 얻어진다.

이상으로 설명한 바와 같이, 본 발명의 출력 전압 가변형 전압 조정기에 의하면, 출력 전압 (Vout) 의 설정값이 클 때에 제한 전압 (Vfo) 을 크게 설정함으로써, 전압 조정기의 최대 전류 (Im) 를 일정하게 유지하면서, 과전류 보호 회로 동작시에 가장 손실이 커지는 조건에서도 손실을 작게 할 수 있다.

또한, 상기 서술한 설명에 있어서, 트리밍 신호 생성 회로 (110) 의 입력 단자에 외부 제어 단자 (103) 가 접속된 예에 관해서 설명했는데, 도 9 에 나타내는 바와 같이 불휘발성 메모리 (112) 를 구비해도 된다.

출력 전압 (Vout) 및 フ 자형 과전류 보호 회로의 제한 전압 (Vfo) 및 단락 전류 (Is) 를 결정하는 제어 정보를 불휘발성 메모리 (112) 에 미리 기록함으로써,전원 투입시에 매회 제어 정보를 입력할 필요가 없어지는 효과가 얻어진다.

100 … 그라운드 단자
101 … 전원 단자
102 … 출력 단자
103 … 외부 제어 단자
104 … 앰프
105 … 출력 트랜지스터
106 … 분압 회로
107 … 기준 전압원
108 … 수하형 과전류 보호 회로
109 … フ 자형 과전류 보호 회로
110 … 트리밍 신호 생성 회로
111 … 가변 저항 회로
112 … 불휘발성 메모리

Claims

출력 트랜지스터와, 상기 출력 트랜지스터가 출력 단자에 출력하는 출력 전압을 분압하는 분압 회로와, 상기 분압 회로가 출력하는 분압 전압과 기준 전압을 비교하여 출력 전압을 일정하게 유지하는 앰프와, 수하형 과전류 보호 회로와, フ 자형 과전류 보호 회로와, 트리밍 신호 생성 회로를 구비하고, 상기 트리밍 신호 생성 회로가 출력하는 트리밍 신호에 의해 분압 회로의 저항이 트리밍됨으로써, 출력 전압이 변경 가능한 전압 조정기로서,
상기 트리밍 신호에 의해 상기 フ 자형 과전류 보호 회로의 제한 전압이 변경되는 것을 특징으로 하는 전압 조정기.
제 1 항에 있어서,
상기 フ 자형 과전류 보호 회로는, 게이트 단자가 상기 앰프의 출력에 접속된 센스 트랜지스터와, 일단이 상기 센스 트랜지스터의 드레인에 접속된 가변 저항 회로와, 상기 가변 저항 회로에 발생하는 전압에 따라 상기 출력 트랜지스터의 게이트를 제어하는 제어부를 구비하고,
상기 트리밍 신호에 의해 상기 가변 저항 회로의 저항값이 변경 가능한 것을 특징으로 하는 전압 조정기.
제 1 항에 있어서,
상기 フ 자형 과전류 보호 회로는, 게이트 단자가 상기 앰프의 출력에 접속된 센스 트랜지스터와, 일단이 상기 센스 트랜지스터의 드레인에 접속된 가변 저항 회로와, 상기 가변 저항 회로에 발생하는 전압과 상기 분압 전압의 차이에 따라 상기 출력 트랜지스터의 게이트를 제어하는 제어부를 구비하고,
상기 트리밍 신호에 의해 상기 가변 저항 회로의 저항값이 변경 가능한 것을 특징으로 하는 전압 조정기.
제 3 항에 있어서,
상기 フ 자형 과전류 보호 회로는, 앰프에 의해 상기 가변 저항 회로에 발생하는 전압과 상기 분압 전압의 차이를 검출하는 것을 특징으로 하는 전압 조정기.
제 1 항에 있어서,
상기 フ 자형 과전류 보호 회로는, 게이트 단자가 상기 앰프의 출력에 접속된 센스 트랜지스터와, 드레인이 상기 센스 트랜지스터의 드레인에 접속된 제 2 트랜지스터와, 일단이 상기 제 2 트랜지스터의 소스에 접속된 제 1 가변 저항 회로와, 상기 제 1 가변 저항 회로에 발생하는 전압과 상기 분압 전압의 차이에 따라 상기 제 2 트랜지스터의 게이트를 제어하는 제 1 앰프와, 일단이 상기 센스 트랜지스터의 드레인에 접속된 제 2 가변 저항 회로와, 상기 제 2 가변 저항 회로에 발생하는 전압과 상기 기준 전압의 차이에 따라 상기 출력 트랜지스터의 게이트를 제어하는 제 2 앰프를 구비하고,
상기 트리밍 신호에 의해 상기 제 1 가변 저항 회로와 상기 제 2 가변 저항 회로의 저항값이 변경 가능한 것을 특징으로 하는 전압 조정기.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 트리밍 신호 생성 회로에 입력되는 트리밍 데이터는 불휘발성 기억 장치에 저장되어 있는 것을 특징으로 하는 전압 조정기.