JP6957892B2 - 半導体装置およびその特性評価方法 - Google Patents
半導体装置およびその特性評価方法 Download PDFInfo
- Publication number
- JP6957892B2 JP6957892B2 JP2017027392A JP2017027392A JP6957892B2 JP 6957892 B2 JP6957892 B2 JP 6957892B2 JP 2017027392 A JP2017027392 A JP 2017027392A JP 2017027392 A JP2017027392 A JP 2017027392A JP 6957892 B2 JP6957892 B2 JP 6957892B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- trimming
- voltage
- semiconductor device
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
制御回路から与えられた制御信号に従って負荷を駆動する主回路と、
前記負荷の出力を検出して前記制御回路に対するフィードバック信号を生成するオペアンプと、
このオペアンプに組み込まれて前記フィードバック信号のオフセット電圧を調整するトリミング回路と、
前記主回路の入力段に設けられて、前記主回路の入力段のクランプ電圧を規定するダイオード群を備え、前記トリミング回路に対するトリミング結果に応じて前記ダイオード群を不可逆的に選択してクランプ電圧を変更するプリセット回路と
を具備し、
前記主回路の入力段に所定電圧を印加したときの前記主回路の入力段のクランプ電圧によりトリミング結果を判定することを特徴としている。
もしくは、
前記プリセット回路は、
前記主回路の入力段に設けられて前記制御信号に対するクランプ電圧を規定するツェナーダイオードと、
互いに異なる段数のダイオードをそれぞれ逆並列に接続した複数組のダイオード群と、
前記トリミング回路のトリミング結果に応じて前記複数組のダイオード群の中の1つを前記ツェナーダイオードに択一的に直列接続して前記クランプ電圧を変更する複数のポリフューズとからなることを特徴としている。
前記プリセット回路の出力から電気的に判定される前記トリミング回路のトリミング結果に応じて、複数の代表的な温度点において前記オペアンプから出力される前記フィードバック信号のオフセット電圧に対する上限値および下限値をそれぞれ設定することを特徴としている。
OP オペアンプ
CONT 制御回路
RL 負荷
SR シャント抵抗
1,10 半導体装置(オペアンプ搭載IPS)
2 パワー半導体素子
3 電圧出力回路
4 ツェナーダイオード
5 プリセット回路
6a,6b,6c ダイオード群
7a,7b,7c ポリフューズ
8a,8b ツェナーダイオード
11 入力差動回路(MOS差動対)
12 カスコード増幅回路
13 出力回路
14 トリミング回路
15 保護回路
Claims (11)
- 制御回路から与えられた制御信号に従って負荷を駆動する主回路と、
前記負荷の出力を検出して前記制御回路に対するフィードバック信号を生成するオペアンプと、
このオペアンプに組み込まれて前記フィードバック信号のオフセット電圧を調整するトリミング回路と、
前記主回路の入力段に設けられて、前記主回路の入力段のクランプ電圧を規定するダイオード群を備え、前記トリミング回路に対するトリミング結果に応じて前記ダイオード群を不可逆的に選択してクランプ電圧を変更するプリセット回路と
を具備し、
前記主回路の入力段に所定電圧を印加したときの前記主回路の入力段のクランプ電圧によりトリミング結果を判定することを特徴とする半導体装置。 - 制御回路から与えられた制御信号に従って負荷を駆動する主回路と、
前記負荷の出力を検出して前記制御回路に対するフィードバック信号を生成するオペアンプと、
このオペアンプに組み込まれて前記フィードバック信号のオフセット電圧を調整するトリミング回路と、
前記主回路の入力段に設けられて前記トリミング回路に対するトリミング結果に応じて不可逆的に設定されるプリセット回路と
を具備し、
前記プリセット回路は、
前記主回路の入力段に設けられて前記制御信号に対するクランプ電圧を規定するツェナーダイオードと、
互いに異なる段数のダイオードをそれぞれ逆並列に接続した複数組のダイオード群と、
前記トリミング回路のトリミング結果に応じて前記複数組のダイオード群の中の1つを前記ツェナーダイオードに択一的に直列接続して前記クランプ電圧を変更する複数のポリフューズとからなることを特徴とする半導体装置。 - 前記主回路は、パワー半導体素子を出力段に備え、前記制御信号に従って前記パワー半導体素子をスイッチング駆動して前記負荷に流れる電流を制御する電流出力回路である請求項1または2に記載の半導体装置。
- 前記主回路および前記オペアンプは、同時集積回路化された1チップの素子からなる請求項1または2に記載の半導体装置。
- 前記制御回路は、前記オペアンプから出力されるフィードバック信号に応じて前記制御信号のデューティを可変して前記負荷の出力を一定化する役割を担う請求項1または2に記載の半導体装置。
- 前記複数のポリフューズは、前記複数組のダイオード群にそれぞれ直列接続して設けられ、前記トリミング回路のトリミング結果に応じて選択的に切断されるものである請求項2に記載の半導体装置。
- 前記プリセット回路により変更設定された前記クランプ電圧は、前記トリミング回路による前記オペアンプのトリミング結果の判定に用いられるものである請求項2に記載の半導体装置。
- 請求項1〜5のいずれかに記載の半導体装置において、
更に対をなすサージ保護用ダイオードを極性を逆向きにして直列接続して構成され、前記プリセット回路に並列接続されて前記主回路をサージ電圧から保護する保護回路を備えることを特徴とする半導体装置。 - 前記対をなすサージ保護用ダイオードは、前記プリセット回路における最大順方向降下電圧よりも大きい耐圧を有する一対のツェナーダイオードである請求項8に記載の半導体装置。
- 請求項1〜5,8,9のいずれかに記載の半導体装置における前記オペアンプの所定の温度範囲に亘る出力特性を評価するに際し、
前記プリセット回路の出力から電気的に判定される前記オペアンプのトリミング結果に応じて、複数の温度点において前記オペアンプから出力される前記フィードバック信号のオフセット電圧に対する上限値および下限値をそれぞれ設定することを特徴とする半導体装置の特性評価方法。 - 前記オフセット電圧に対する上限値および下限値は、前記オペアンプの出力特性の温度依存性に応じて設定されるものである請求項10に記載の半導体装置の特性評価方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016151962 | 2016-08-02 | ||
JP2016151962 | 2016-08-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018026784A JP2018026784A (ja) | 2018-02-15 |
JP6957892B2 true JP6957892B2 (ja) | 2021-11-02 |
Family
ID=61194213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017027392A Active JP6957892B2 (ja) | 2016-08-02 | 2017-02-17 | 半導体装置およびその特性評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6957892B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286312B (zh) * | 2019-03-29 | 2022-01-28 | 上海华虹宏力半导体制造有限公司 | 电压修调方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63260160A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体装置 |
JP4144591B2 (ja) * | 2004-12-03 | 2008-09-03 | 株式会社デンソー | 半導体装置 |
JP4434046B2 (ja) * | 2005-03-14 | 2010-03-17 | 株式会社デンソー | 誘導性負荷制御装置 |
JP2008283808A (ja) * | 2007-05-11 | 2008-11-20 | Sharp Corp | 電力用半導体装置及びそれを用いた電子機器 |
EP2020684A3 (en) * | 2007-07-25 | 2009-04-08 | NEC Electronics Corporation | Semiconductor device and offset voltage adjusting method |
JP5646166B2 (ja) * | 2009-12-25 | 2014-12-24 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 電源回路 |
JP5950591B2 (ja) * | 2012-01-31 | 2016-07-13 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
JP6510165B2 (ja) * | 2013-09-30 | 2019-05-08 | ラピスセミコンダクタ株式会社 | オペアンプ |
JP2015167190A (ja) * | 2014-03-04 | 2015-09-24 | マイクロン テクノロジー, インク. | 半導体装置 |
-
2017
- 2017-02-17 JP JP2017027392A patent/JP6957892B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018026784A (ja) | 2018-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8242770B2 (en) | Voltage sensing device | |
JP5836074B2 (ja) | 温度検出回路及びその調整方法 | |
JP4245567B2 (ja) | 過電流検出装置 | |
US9110487B2 (en) | Voltage regulator | |
JP6180815B2 (ja) | ボルテージレギュレータ | |
TWI684767B (zh) | 電流檢測電路 | |
JP2006242937A (ja) | オートレンジ電流分路 | |
JP5266800B2 (ja) | トリミング回路 | |
JP2010193034A (ja) | 過電流保護回路 | |
JP2006352034A (ja) | ヒューズ回路及び電子回路 | |
JP6957892B2 (ja) | 半導体装置およびその特性評価方法 | |
JP5168927B2 (ja) | 半導体装置およびそのトリミング方法 | |
US7532076B2 (en) | Operational amplifier | |
JP4920305B2 (ja) | 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 | |
JP2010193033A (ja) | 過電流保護回路 | |
JP2009230421A (ja) | 負荷電流供給回路 | |
JP6658269B2 (ja) | 過電流検出回路 | |
US11012064B2 (en) | Semiconductor device | |
US8289073B2 (en) | Semiconductor device having voltage regulator | |
JP5638428B2 (ja) | アンテナ接続状態検出回路 | |
JP2002353786A (ja) | 比較回路 | |
US10205031B2 (en) | Semiconductor device having resistance voltage dividing circuit | |
JP2008304262A (ja) | 温度補償回路、トリミング回路及び加速度検出装置 | |
JP5607490B2 (ja) | ハイサイドスイッチ回路、インターフェイス回路、および電子機器 | |
JP4530878B2 (ja) | 電圧比較器、それを用いた過電流検出回路ならびに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6957892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |