JP3827053B2

JP3827053B2 - 電流制限回路つき定電圧回路

Info

Publication number: JP3827053B2
Application number: JP14894399A
Authority: JP
Inventors: 勲山本; 伊知郎横溝
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1999-05-27
Filing date: 1999-05-27
Publication date: 2006-09-27
Anticipated expiration: 2019-05-27
Also published as: JP2000339041A

Description

【０００１】
【発明の属する技術分野】
この発明は、差動増幅と帰還制御との組み合わせを利用して負荷への出力電流が変動しても出力電圧を一定に維持する定電圧回路に関し、詳しくは、その出力電流が過大にならないよう制限も行う電流制限回路つき定電圧回路に関する。
このような電流制限回路つき定電圧回路は、簡便な電源として用いられることの多いシリーズレギュレータや、電池等の充電に用いられる定電圧充電回路などに好適なものである。
【０００２】
【従来の技術】
図５は、本願出願人が用いていた電流制限回路つき定電圧回路を示すものであり、（ａ）が全体のブロック図、（ｂ）が電流検出の特性グラフ、（ｃ）が電流制限状況を示す特性グラフである。（ｂ）の特性グラフでは横軸に出力電流Ｉｏを採り縦軸に検出信号Ｄを採って、（ｃ）の特性グラフでは横軸に出力電流Ｉｏを採り縦軸に出力電圧Ｖｏを採って、特性が示されている。また、図６は、全体の具体的な回路図である。
【０００３】
この定電圧回路は（図５（ａ）参照）、基準電圧Vrefおよび出力電圧帰還信号Ｖfbを入力する差動回路１１と、その差動信号Ｉｄを増幅する出力段回路１２と、出力電流Ｉｏを検出（Ｄ）して電流制限信号Ｓａを生成する電流制限回路２０とを備えた回路において、電流制限信号Ｓａを差動回路１１と出力段回路１２との間すなわち差動信号Ｉｄのラインに帰還させるようになっていた。
【０００４】
詳述すると（図６参照）、差動回路１１は、基準電圧Vrefを正転入力とし出力電圧帰還信号Ｖfbを反転入力とする差動増幅回路１０の前半部分であり、ｈ_fe等の特性の揃った一対のトランジスタＱ１，Ｑ２が対称に接続されるとともに、両者のコレクタ電流（駆動電流）の和が一定になるように両者が共通の定電流回路に接続されている。そして、一方のトランジスタＱ１のベース（制御入力）に基準電圧Vrefを入力し、他方のトランジスタＱ２のベースに出力電圧帰還信号Ｖfbを入力し、後者Ｑ２の方から差動信号Ｉｄを出力することで、基準電圧Vrefと出力電圧帰還信号Ｖfbとの差に比例した電流信号Ｉｄを生成するようになっている。
【０００５】
また、出力段回路１２は、負荷となる応用回路等に向けて出力電流Ｉｏを送出する差動増幅回路１０の後半部分であり、差動信号Ｉｄを受けてその電流増幅を行うためにパワートランジスタＱ４が採用され、このトランジスタＱ４が差動信号Ｉｄのラインと出力ライン（Ｖｏ，Ｉｏ）との間に挿入接続されている。なお、差動信号ＩｄだけではトランジスタＱ４の駆動能力が不足する等の場合にはトランジスタＱ３等との多段接続によって十分な電流増幅率が確保されるようになっている。
【０００６】
さらに、差動増幅回路１０の出力電圧Ｖｏを反転入力（−）に帰還させるために、直列接続した抵抗Ｒ１，Ｒ２からなる抵抗分圧回路が出力ライン（Ｖｏ，Ｉｏ）と接地等の基準ラインとの間に接続されるとともに、抵抗Ｒ１，Ｒ２の接続点がトランジスタＱ２のベースにも接続されている。これによって、出力電圧Ｖｏが抵抗Ｒ１，Ｒ２の抵抗比で分割されて適宜レベルの出力電圧帰還信号Ｖfbが得られるとともに、それが差動増幅回路１０のフィードバック制御すなわち帰還制御に供されることで出力電圧Ｖｏが一定の目標電圧（Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ１）に保たれるようになっている。
【０００７】
一方、電流制限回路２０には、出力電流Ｉｏを検出して検出信号Ｄを生成する電流検出回路２１と、検出信号Ｄに基づいて電流制限信号Ｓａを生成する電流制限信号生成回路２２とが設けられている。
【０００８】
電流検出回路２１は、トランジスタＱ４の出力電流Ｉｏに比例した検出電流を得るために設けられた小形のトランジスタＱ５と、その検出電流のラインに直列に介挿された抵抗Ｒ３とを具えていて、検出信号Ｄが抵抗Ｒ３の両端間に生じる電圧として得られるようになっている。また、トランジスタＱ５は、上述した所要の特性を満たす検出電流を得るために、トランジスタＱ４に対してベース及びエミッタが何れも共通接続されている、あるいはベース領域が一体的に作り込まれている。これにより、検出信号Ｄも出力電流Ｉｏに比例したものとなる（図５（ｂ）参照）。
【０００９】
電流制限信号生成回路２２には、ベース及びエミッタが抵抗Ｒ３の各端子に接続されたスイッチングトランジスタＱ６が設けられており、そのコレクタが差動信号Ｉｄのラインに接続されていて、そのコレクタ電流が電流制限信号Ｓａとして働くようになっている。すなわち、出力電流Ｉｏが増えるに連れてトランジスタＱ５の検出電流そして抵抗Ｒ３の検出信号Ｄも増進し、検出信号Ｄが１Ｖｆを超えると（図５（ｂ）の一点鎖線を参照）、トランジスタＱ６がオンして、差動信号ＩｄがトランジスタＱ６側へバイパスされ、出力段回路１２側への分がカットされるので、出力電流Ｉｏは速やかに絞られて制限される。これにより、その制限が働き始める出力電流Ｉｏの閾値は、トランジスタＱ４，Ｑ５の増幅率の比と、抵抗Ｒ３の抵抗値との何れか一方または双方を調節することで、適宜設定されるようになっている。
【００１０】
このような構成の電流制限回路つき定電圧回路では、上述したような差動増幅回路１０と帰還制御（Ｖfb）との組み合わせに基づいて、出力電流Ｉｏが幾ら変動しても、出力電流Ｉｏが上記閾値以下に収まっている限り、出力電圧Ｖｏはほぼ一定に維持される。そして、一旦、出力電流Ｉｏがその閾値を超えると、検出信号Ｄが有意水準に達し（図５（ｂ）の一点鎖線等を参照）、これに応じて差動信号Ｉｄが強制的に抑えられて（図５（ａ）参照）、出力電圧Ｖｏの維持よりも優先して出力電流Ｉｏの制限がなされる（図５（ｃ）参照）。
【００１１】
なお、特願平７−２２２３４３号公報に記載されたものも、細部の構成は異なるが、電流制限信号を差動回路と出力段回路との間に帰還させており、基本的には同様のものと言える。
【００１２】
【発明が解決しようとする課題】
しかしながら、このような従来の電流制限回路つき定電圧回路では、差動信号Ｉｄの値が電流制限信号Ｓａによって強制的に変えられることから、本来なら帰還制御に基づいて釣り合い状態が維持されるべき基準電圧Vrefと出力電圧帰還信号Ｖfbとの釣り合いが損なわれるので、差動回路１１が出力限界の状態に至ることとなる。
このため、出力電圧Ｖｏが一旦下がってから復帰する際に、差動回路１１が適正出力の状態に戻るまで、ある程度の時間を要し、ヒステリシス特性も大きい（図５（ｃ）参照）。
【００１３】
そして、このままでは、負荷側回路の高速化等に対応するのが困難になってしまう。
そこで、多くのアプリケーションに関して要請されている更なる高速化に応えるべく、出力電流Ｉｏの制限解除等に伴う出力電圧Ｖｏの復帰が迅速に行われるように、回路構成等を工夫することが、技術的な課題となる。
この発明は、このような課題を解決するためになされたものであり、出力電圧が速やかに復帰する電流制限回路つき定電圧回路を実現することを目的とする。
【００１４】
【課題を解決するための手段】
このような課題を解決するために発明された第１の解決手段について、その構成および作用効果を以下に説明する。
その電流制限回路つき定電圧回路は（、出願当初の請求項１に記載の如く）、基準電圧および出力電圧帰還信号を入力する差動回路と、その差動信号を増幅する出力段回路と、出力電流を検出して電流制限信号を生成する電流制限回路とを備えた電流制限回路つき定電圧回路において、前記電流制限信号を前記差動回路の入力に帰還させる電流制限信号帰還回路が設けられている、というものである。
【００１５】
このような第１の解決手段の電流制限回路つき定電圧回路にあっては、差動回路と出力段回路とによる差動増幅に対して出力電圧帰還信号による帰還制御が掛かることによって出力電圧がほぼ一定に維持されるとともに、出力電流が過大になりそうなときには電流制限回路によって電流制限信号が有意にされ、これに応じて出力電流が制限されるので、過電流による損傷等が未然に防止される。
【００１６】
しかも、その電流制限に際し、電流制限信号が差動回路の出力側で無く入力側に帰還させられるようになったことから、出力電流が制限されたときでも、差動回路の入力における釣り合いは維持されて、差動回路が出力限界の状態にならないので、ヒステリシス特性がほとんど無くなる。
これにより、出力電流が制限されて出力電圧も下がってしまった後にその制限が解除されたときなど、電流制限信号の影響がなくなって差動回路の入力状態が元に戻ると、これに伴って直ちに、出力電圧も元の状態に戻ることとなる。
したがって、この発明によれば、出力電圧が速やかに復帰する電流制限回路つき定電圧回路を実現することができる。
【００１７】
【発明の実施の形態】
このような解決手段で達成された本発明の電流制限回路つき定電圧回路について、これを実施するための形態を幾つか説明する。
【００１８】
［第１の実施の形態］
本発明の第１の実施形態は（、出願当初の請求項２に記載の如く）、上述した解決手段の電流制限回路つき定電圧回路であって、前記電流制限信号帰還回路が、前記出力電圧帰還信号の（信号ラインであって前記差動回路の入力に繋がっている）入力ラインに接続されていて、前記電流制限信号に応じて前記入力ラインの電流を加減する、というものである。
この場合、電流制限信号を差動回路の入力側に帰還させることが、基準電圧の入力ラインでなく出力電圧帰還信号の入力ラインを介して行われる。しかも、電圧でなく電流を利用して行われる。そのため、この回路は、基準電圧やその他の電圧を直接に可変するのは避けたいような場合でも、利用しやすい。
【００１９】
［第２の実施の形態］
本発明の第２の実施形態は（、出願当初の請求項３に記載の如く）、上述した解決手段の電流制限回路つき定電圧回路であって、前記電流制限信号帰還回路が、前記差動回路に対して前記基準電圧の入力側に設けられていて、前記電流制限信号に応じて前記基準電圧を変える、というものである。
この場合、電流制限信号を差動回路の入力側に帰還させることが、出力電圧帰還信号の入力ラインでなく基準電圧の入力ラインを介して行われるので、この回路は、出力電圧帰還信号を可変にしたくないような場合でも、利用しやすい。
【００２０】
［第３の実施の形態］
本発明の第３の実施形態は（、出願当初の請求項４に記載の如く）、上述した解決手段の電流制限回路つき定電圧回路であって、前記電流制限信号帰還回路が、前記差動回路に対して前記出力電圧帰還信号の入力側に設けられていて、前記電流制限信号に応じて前記出力電圧帰還信号のオフセット電圧を変える、というものである。
この場合、電流制限信号を差動回路の入力側に帰還させることが、基準電圧の入力ラインでなく出力電圧帰還信号の入力ラインを介して行われる。しかも、電流でなく電圧を利用して行われる。そのため、この回路は、基準電圧の直接可変は行いたくないが出力電圧帰還信号の方であれば電圧を直接可変しても許されるような場合に、利用しやすい。
【００２１】
このような本発明の電流制限回路つき定電圧回路について、以下の第１〜第３実施例により、具体的に例示する。
第１実施例では、上述の第１解決手段を具現化した共通事項（図１参照）に加えて、第１実施形態を具現化した事項（図２参照）を述べる。また、第２実施例では第２実施形態を具現化した事項（図３参照）を述べ、第３実施例では第３実施形態を具現化した事項（図４参照）を説明する。なお、それらの図示に際し、従来と同一の構成要素には同一の符号を付して示したので、重複する再度の説明は割愛して、以下、従来例との相違点を中心に述べる。
【００２２】
【第１実施例】
本発明の電流制限回路つき定電圧回路の第１実施例について、その具体的な構成を、図面を引用して説明する。図１は、他の実施例にも共通する事項を纏めたものであり、（ａ）は全体のブロック図、（ｂ）は横軸に出力電流Ｉｏを採り縦軸に検出信号Ｄを採って示した電流検出の特性グラフ、（ｃ）は横軸に出力電流Ｉｏを採り縦軸に出力電圧Ｖｏを採って電流制限状況を示した特性グラフである。この図は従来例の図５に対応したものである。また、図２は、具体的な回路図であり、従来例の図６に対応している。
【００２３】
この定電圧回路（図１（ａ）参照）が従来のもの（図５（ａ）参照）と相違するのは、電流制限信号帰還回路３０が差動回路１１の入力側に導入された点と、電流制限信号Ｓａの送出先が差動信号Ｉｄのところからその電流制限信号帰還回路３０のところへ移った点である。電流制限信号帰還回路３０は、回路部品の追加を伴って実現される他、既存部品の改造や置換によって差動回路１１に付随する入力回路等に一体化される場合もあるが、何れにしても、電流制限回路２０から延びた電流制限信号Ｓａのラインが接続されている。
【００２４】
具体的には（図２を参照、図６と対比）、差動回路１１、出力段回路１２、電流制限回路２０、基準電圧Vrefの発生回路、及び抵抗分圧回路Ｒ１＋Ｒ２は、同様のままで良いが、電流制限信号帰還回路３０が設けられるとともに、電流制限信号Ｓａのラインが差動信号Ｉｄのラインから切り離されて電流制限信号帰還回路３０に対して接続されている。電流制限信号帰還回路３０には、電流制限信号Ｓａに応じて電流の出力がオンオフされる定電流回路などが用いられる。その電流の出力ラインは、出力電圧帰還信号Ｖfbのラインに接続されている。
【００２５】
なお、図２について、後述の図３及び図４についても同様であるが、出力段回路１２の図示に際し、トランジスタＱ３は省略したが、これによって出力段回路１２や電流制限回路２０の機能が変更される訳では無い。
【００２６】
このような構成の電流制限回路つき定電圧回路では、出力電流Ｉｏが既述の閾値以下に収まっている限り、トランジスタＱ６がオフのままで電流制限信号帰還回路３０が働かないので、差動増幅回路１０と帰還制御（Ｖfb）との組み合わせに基づき、出力電流Ｉｏが幾ら変動しても、出力電圧Ｖｏはほぼ一定に維持される。
【００２７】
これに対し、一旦、出力電流Ｉｏがその閾値を超えると、検出信号Ｄが有意水準に達して（図１（ｂ）の一点鎖線等を参照）、トランジスタＱ６がオンする。すると、これに応じて、電流制限信号Ｓａが有意となり、さらに電流制限信号帰還回路３０が働いて、出力電圧帰還信号Ｖfbのラインに所定の電流が注入される。そして、この電流は抵抗Ｒ１を介して放出されることから、差動回路１１の反転入力が出力電圧帰還信号Ｖfb本来の値よりも上昇するので、フィードバックの作用によって、その上昇分を相殺する分だけ出力電圧Ｖｏが下げられる。こうして、基準電圧Vrefと出力電圧帰還信号Ｖfbとの釣り合いを損なうことなく、出力電流Ｉｏの制限がなされる。
【００２８】
また、出力電圧Ｖｏが一旦下がってから復帰するときには、トランジスタＱ６がオフすると、これに応じて、電流制限信号Ｓａが有意でなくなり、さらに電流制限信号帰還回路３０による出力電圧帰還信号Ｖfbのラインへの電流注入も止まる。そして、差動回路１１の反転入力が出力電圧帰還信号Ｖfb本来の値すなわち抵抗Ｒ１，Ｒ２での分割電圧に戻るので、フィードバックの作用によって、出力電圧Ｖｏも元の値に戻るが、その際、差動信号Ｉｄは変動分に対応した適応可能範囲内で増減するだけなので、出力電圧Ｖｏの復帰は速やかに行われる。
【００２９】
このように、基準電圧Vrefと出力電圧帰還信号Ｖfbとの釣り合い状態を保ちながら、必要に応じて出力電圧Ｖｏを下げたり戻したりして、出力電流Ｉｏの制限がなされるの、出力電流Ｉｏは、一旦、閾値レベルに達すると、あまり変化せず、閾値近辺の値に抑えられる（図１（ｃ）参照）。例え変化しても、大きくは無く、そのヒステリシス特性も小さい。
こうして、出力電流Ｉｏの制限および解除等に伴う出力電流のヒステリシス特性が適切な程度に抑制されるとともに、その解除に伴う出力電圧Ｖｏの復帰が迅速に行われ、その結果、負荷側回路の高速化等の要請に応えることも可能となる。
【００３０】
【第２実施例】
本発明の電流制限回路つき定電圧回路の第２実施例について、その具体的な構成を、図面を引用して説明する。図３は、その回路図であり、やはり従来例の図６に対応している。
【００３１】
この図３の定電圧回路が図６のものと相違するのは、電流制限信号帰還回路３０が差動回路１１に対して基準電圧Vrefの入力側に設けられた点と、電流制限信号Ｓａに応じて基準電圧Vrefが変わるようになった点である。
具体的には、電流制限信号帰還回路３０として、電流制限信号Ｓａに応じて電圧値が可変されるような電圧発生回路が採用されるとともに、その電圧が基準電圧Vrefとして利用できるよう基準電圧発生回路が電流制限信号帰還回路３０で置換されている。
【００３２】
この場合、トランジスタＱ６がオンすると出力電圧帰還信号Ｖfbが上昇する代わりにほぼ同じ程度だけ基準電圧Vrefが下がる点を除いて、上述の第１実施例の場合と同様に動作する。
したがって、この場合も、出力電流Ｉｏの制限および解除等に伴う出力電流のヒステリシス特性が適切な程度に抑制されるとともに、その解除に伴う出力電圧Ｖｏの復帰が迅速に行われることとなる。
【００３３】
【第３実施例】
本発明の電流制限回路つき定電圧回路の第３実施例について、その具体的な構成を、図面を引用して説明する。図４は、その回路図であり、やはり従来例の図６に対応している。
【００３４】
この図４の定電圧回路が図６のものと相違するのは、電流制限信号帰還回路３０が差動回路１１に対して出力電圧帰還信号Ｖfbの入力側に設けられた点と、電流制限信号Ｓａに応じて出力電圧帰還信号Ｖfbのオフセット電圧が変えられるようになった点である。
具体的には、電流制限信号帰還回路３０として上記第２実施例で用いられていたのと同じような可変の電圧発生回路が採用されるとともに、その回路が抵抗Ｒ１と接地ラインとの間に介挿され直列に接続されている。
【００３５】
この場合、トランジスタＱ６がオンすると電流制限信号帰還回路３０の発生電圧が接地レベルから所定のレベルに上昇しこれによって抵抗Ｒ１の両端電位が揃って持ち上げられるため間接的に出力電圧帰還信号Ｖfbが上昇するという点を除いて、やはり上述の第１実施例の場合と同様に動作する。
したがって、この場合も、出力電流Ｉｏの制限および解除等に伴う出力電流のヒステリシス特性が適切な程度に抑制されるとともに、その解除に伴う出力電圧Ｖｏの復帰が迅速に行われることとなる。
【００３６】
【その他】
なお、上記の実施例における各素子等の典型的な値としては、例えば、抵抗Ｒ１が約２４０ｋΩ、抵抗Ｒ２が約３６０ｋΩ、基準電圧Vrefが約１．２Ｖ、出力電圧Ｖｏが約３Ｖ、出力電流Ｉｏが約１００ｍＡ又はそれ以上、トランジスタＱ５による検出電流が約１ｍＡ、電流制限信号帰還回路３０の出力電流が数十μＡなどが挙げられるが、これらの数値は、あくまでも一例であり、アプリケーションに対応して適宜変更されるものである。また、電流制限を要する典型的な負荷としては（図４参照）、応用回路に対して並列にタンタルコンデンサＣの設けられたものが挙げられるが、これも一例に過ぎず、本発明は種々の応用に適用することが可能である。
【００３７】
上記の各実施例では、電流制限回路２０にスイッチングトランジスタＱ６が用いられているが、ここはコンパレータであっても良い。
また、各トランジスタのタイプは、図示したものに限られず、ＰＮＰタイプとＮＰＮタイプのいずれであっても良い。例えば、電源電圧の正負等に対応してＰＮＰとＮＰＮとを入れ替えても良い。あるいは、ＮＭＯＳやＰＭＯＳ等の他のタイプのトランジスタであっても良く、また、パワートランジスタのところだけＭＯＳタイプにするようにしても良い。
【００３８】
【発明の効果】
以上の説明から明らかなように、本発明の第１の解決手段の電流制限回路つき定電圧回路にあっては、電流制限信号を差動回路の入力側に帰還させるようにしたことにより、出力電流が制限されたときでも入力の釣り合いが保たれていて差動回路が出力限界の状態になるのを回避することが出来、その結果、出力電圧が速やかに復帰するようになったという有利な効果が有る。
【図面の簡単な説明】
【図１】本発明の電流制限回路つき定電圧回路の全実施例に共通する事項について、（ａ）は全体のブロック図であり、（ｂ）は電流検出の特性グラフであり、（ｃ）は電流制限状況を示す特性グラフである。
【図２】本発明の電流制限回路つき定電圧回路の第１実施例について、その回路図である。
【図３】本発明の電流制限回路つき定電圧回路の第２実施例について、その回路図である。
【図４】本発明の電流制限回路つき定電圧回路の第３実施例について、その回路図である。
【図５】従来の電流制限回路つき定電圧回路について、（ａ）はブロック図であり、（ｂ）は電流検出の特性グラフであり、（ｃ）は電流制限状況を示す特性グラフである。
【図６】従来の電流制限回路つき定電圧回路についての回路図である。
【符号の説明】
１０差動増幅回路
１１差動回路（差動信号生成部）
１２出力段回路（差動信号増幅部）
２０電流制限回路
２１電流検出回路（出力電流検出手段）
２２電流制限信号生成回路
３０電流制限信号帰還回路
Ｄ検出信号
Ｓａ電流制限信号
Ｉｄ差動信号
Ｉｏ出力電流
Ｖｏ出力電圧
Vref 基準電圧（目標信号）
Ｖfb 出力電圧帰還信号（フィードバック信号）

Claims

基準電圧および出力電圧帰還信号を入力する差動回路と、その差動信号を増幅する出力段回路と、出力電流を検出して電流制限信号を生成する電流制限回路とを備えた電流制限回路つき定電圧回路において、前記電流制限信号を前記差動回路の入力に帰還させる電流制限信号帰還回路が設けられ、この電流制限信号帰還回路は、前記出力電圧帰還信号の入力ラインに接続され、この入力ラインの電流に加減しても前記差動回路の入力における釣り合いを維持しうる所定電流を出力する定電流回路を有していて、前記電流制限信号に応じて前記所定電流の加減を行うことにより前記入力ラインの電流を調整するものであることを特徴とする電流制限回路つき定電圧回路。