JP2006059241A - 定電圧電源回路 - Google Patents
定電圧電源回路 Download PDFInfo
- Publication number
- JP2006059241A JP2006059241A JP2004242254A JP2004242254A JP2006059241A JP 2006059241 A JP2006059241 A JP 2006059241A JP 2004242254 A JP2004242254 A JP 2004242254A JP 2004242254 A JP2004242254 A JP 2004242254A JP 2006059241 A JP2006059241 A JP 2006059241A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- voltage
- circuit
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】電源出力端子の電圧を基準電圧と比較して該電源出力端子の電圧を所定の定電圧に維持するように該電源出力端子に電流供給を行なう電流供給型定電圧電源回路と、電流供給型定電圧電源回路による前記電源出力端子への供給電流を検出し、該供給電流が所定の値より低下した場合には前記電源出力端子から電流を吸引して供給電流が該所定の値より下がらないように吸引電流を制御する電流吸引回路とにより構成する。
【選択図】図1
Description
Io=Im−Id (1)式
流入電流Idの値が更に増加した場合を考える。電源出力電圧Voが5.0Vのときのマイコン2の消費電流をIm5とする。マイコン2はほぼ一定の抵抗値を持つ抵抗とみなせるので、流入電流Idがその消費電流Im5を超えると電源出力電圧Voは5.0Vから上昇を始める。供給電流Isoは既にゼロとなっているため電源出力電圧Voは電流供給型電源11によっては制御されない。電源出力電圧Voが上昇するとマイコン2の消費電流Imが増加してIm=Idとなる。
以上のような動作における電源出力電圧Vo、供給電流Iso、吸引電流Isiの変化を負荷電流Io(=Im5−Id)を横軸にとって描くと図11に示すようになる。Io=Im5−Id>0の場合、即ち、流入電流Idの値がマイコン2の消費電流Im5より大きい場合には、電源出力電圧Voは5.0Vに制御され、吸引電流Isiはゼロ、供給電流Isoは負荷電流Io(=Im5−Id)に等しくなる。
(第1の実施形態)
図1は本発明に係る定電圧電源回路の第1の実施形態の回路構成と、その負荷回路の例を示したものである。負荷回路は、「背景技術」の図9、図10中に示したものと同じ回路で電子制御回路1とダイオードD1〜D4、スイッチS1、S2、抵抗R1、R2により構成されている。
Vo=Vr・(R10+R11)/R11 (1)式
即ち、電源出力電圧Voは基準電圧Vrと抵抗R10、R11で決まる定電圧となる。
トランジスタQ6のコレクタは、電源出力端子15に向けて電流を供給するのみで電流を吸引することはできない。従って、この電源回路12は電源出力端子15の電圧Voが(1)式で計算される一定値になるように電流Isoを供給する電流供給型の定電圧電源回路として動作する。
V7=(V6−Vo)・Rb/Ra
=(Iso・R13)・Rb/Ra (2)式
即ち、誤差増幅器OP4の出力には供給電流検出用抵抗R13の両端の差電圧(Iso・R13)に比例する電圧が現れる。
Isoth=Vr・(Ra/Rb)・R15/(R14+R15) (3)式
トランジスタQ7はコレクタ電流として電源出力端子15から電流Isiを吸引するのみで電流供給はできない。従って、この回路13は電流吸引回路としてのみ動作する。
Io=Im−Id (4)式
で計算される。
電流供給型定電圧電源回路12の供給電流Isoが(3)式で計算されるしきい値電流Isothに等しくなる値まで低下すると、電流供給型定電圧電源回路12の動作点は図2中のb点となる。
負荷電流Ioの値がしきい値電流Isothより更に減少していくと、電流吸引回路13の吸引電流Isiは増加していき、その動作点は図2中のd点からe点に向かって移動する。電流供給型定電圧電源回路12の供給電流Isoはしきい値電流Isothのままで、動作点は図2中のb点からc点に向かって移動する。その間、負荷電流Io、供給電流Iso、吸引電流Isiの間には次の関係が成立している。
Io=Iso−Isi (5)式
また、電流供給型定電圧電源回路12によって電源出力電圧Voは5.0Vの一定値に制御される。
図3は本発明に係る定電圧電源回路の第2の実施形態の回路構成と、その負荷回路の例を示したものである。負荷回路は、第1の実施形態の図1中に示したものと同じ回路で電子制御回路1とダイオードD1〜D4、スイッチS1、S2、抵抗R1、R2により構成されている。なお、図1と同一又は相当部分には同じ符号を付して説明を繰り返さない。
電流吸引回路13aは、誤差増幅器OP5、基準電圧生成回路16、NPNトランジスタQ7、供給電流検出用抵抗R13、分圧抵抗R16、R17により構成されている。誤差増幅器OP5の非反転入力端子には基準電圧生成回路16で生成された基準電圧Vrが、反転入力端子にはトランジスタQ6と供給電流検出用抵抗R13との相互接続点の電圧をV6を分圧抵抗R16、R17で分圧した電圧V9が入力されている。
電流供給型定電圧電源回路12の供給電流Isoの値が減少して電圧V6が低下し、電圧V9が基準電圧Vrより僅かでも低くなると誤差増幅器OP4の出力電圧が上昇してトランジスタQ7にベース電流が供給される。これによりコレクタ電流Isiが流れる。コレクタ電流Isiは電源出力端子15からの吸引電流Isiとなる。
Isoth=(Vr・(R16+R17)/R17−Vo)/R13 (6)式
このような動作をすることから、本実施形態の定電圧電源回路11aは、第1の実施形態の定電圧電源回路11の場合と同様の効果を奏する。
図4は本発明に係る定電圧電源回路の第3の実施形態の回路構成と、その負荷回路の例を示したものである。負荷回路は、第2の実施形態の図3中に示したものと同じ回路で電子制御回路1とダイオードD1〜D4、スイッチS1、S2、抵抗R1、R2により構成されている。なお、図3と同一又は相当部分には同じ符号を付して説明を繰り返さない。
V10=R18・Iso/Hfe (7)式
電流増幅率Hfeの値は一定と考えてよいので、電圧V10は供給電流Isoに比例することになる。
Isoth=Vr・Hfe・R15・(R16+R17)
/(R17・R18・(R14+R15)) (8)式
即ち、しきい値電流Isothは回路定数で決まる一定値となる。
このような動作をすることから、本実施形態の定電圧電源回路11aは、第1の実施形態の定電圧電源回路11の場合と同様の効果を奏する。
図5は本発明に係る定電圧電源回路の第4の実施形態の回路構成と、その負荷回路の例を示したものである。本実施形態の定電圧電源回路11cは、「背景技術」で説明した図10の定電圧電源回路10と類似点が多いので同一又は相当部分には同じ符号が付してある。負荷回路は、図10中に示したものと同じ回路で電子制御回路1とダイオードD1〜D4、スイッチS1、S2、抵抗R1、R2により構成されている。
Vo=Vr1・(R3+R4+R5)/R5 (9)式
電流吸引回路13cは、第2の誤差増幅器OP2、コンパレータCP1、第2のNMOSトランジスタQ4、第2の基準電圧生成回路18、抵抗19とコンデンサC1とからなるローパスフィルタLP、分圧抵抗R3、(R4+R5)とから構成される。
負荷電流Ioが少なくなるに従って供給電流Isoの値も小さくなる。供給電流Isoを低下させるためにはトランジスタQ1のドレイン電圧V12は低下しなければならず、その為には第1の誤差増幅器OP1の出力電圧V3が上昇しなければならない。電圧V3が上昇するためには第1の誤差増幅器OP1の非反転入力端子の第1の帰還電圧V1が僅かではあるが上昇しなければならない。即ち、負荷電流Ioが少なくなると電源出力電圧Voは僅かではあるが上昇し、それによってトランジスタQ1のドレイン電圧V12の値が下降していく。
ドレイン電圧V12が上昇して第2の基準電圧Vr2を上回るとコンパレータCP1の出力が高レベル側に飽和し、第2の誤差増幅器OP2の出力は低レベル側に飽和する。飽和した低電圧はローパスフィルタLPで立ち下がりが鈍くされてトランジスタQ4のゲートに伝わりその電圧を低下させる。ゲート電圧が低下するとドレイン電流が減少して吸引電流Isiは減少方向に向かう。吸引電流Isiの減少は電源出力電圧Voを上昇させる方向に働く。そのためトランジスタQ1のドレイン電圧V12が再び下降を開始する。
特許請求の範囲に記載した増幅回路19は、本実施形態ではトランジスタQ2、Q3、抵抗R7〜R9により構成されている。
図6は本発明に係る定電圧電源回路の第5の実施形態の回路構成と、その負荷回路の例を示したものである。本実施形態の定電圧電源回路11dは、第4の実施形態で説明した図5の定電圧電源回路11cと類似点が多いので同一又は相当部分には同じ符号が付してある。負荷回路は、図5中に示したものと同じ回路で電子制御回路1とダイオードD1〜D4、スイッチS1、S2、抵抗R1、R2により構成されている。
Voa=Vr・(R3+R4+R5)/(R4+R5) (10)式
この電圧Voaは、電流吸引回路13dが接続されていない場合にはトランジスタQ3のコレクタに現れる。特許請求の範囲の請求項6に記載した第1の出力端子とは、このトランジスタQ3のコレクタが接続される端子15aを意味する。
Vob=Vr・(R3+R4+R5)/R5 (11)式
Vob>Voa (12)式
そして、電流供給型定電圧電源回路12dは出力電圧Voaが(10)式で計算される値に維持されるように電流供給を行なうのみであり、出力電圧Voaが(10)式で計算される値を超えた場合には電流供給を停止してしまう。一方、電流吸引型定電圧電源回路13dは出力電圧Vobが(11)式で計算される値に維持されるように電流吸引を行なうのみであり、出力電圧Vobが(11)式で計算される値以下に低下した場合には電流吸引を停止してしまう。
このような動作をすることから図6に示した本実施形態の定電圧電源回路11dは、電流供給型定電圧電源回路12dの出力端子(第1の出力端子)15aと、電流吸引型定電圧電源回路13dの出力端子(第2の出力端子)15bとを接続して定電圧電源回路11dの電源出力端子15とした構成になっている。
電源出力電圧Voが負になると供給電流Isoがゼロとなるため電源出力電圧Voは上昇を開始する。電源出力電圧Voの値が電流吸引型定電圧電源回路13dの出力電圧Vobに達すると電流吸引型定電圧電源回路13dによる吸引電流Isiが流れ始め、電源出力電圧Voは電流吸引型定電圧電源回路13dの出力電圧Vobに制御される。
従って、本実施形態の定電圧電源回路11dの場合も、負荷電流Ioの正、負に渡る広い範囲の変化に対して電源出力電圧Voを殆ど一定値に制御できる効果を奏する。
図8の回路では、第1の誤差増幅器OP1の出力電圧V3が上昇して第4のNMOSトランジスタQ9のゲート−ソース間のスレショールド電圧を超えると第4のNMOSトランジスタQ9にドレイン電流が流れ始め、出力電圧V3のそれ以上の上昇が抑えられる。従って、この図8に示した回路構成の場合も図6に示した定電圧電源回路11dの場合と同様の効果を奏する。
Claims (8)
- 定電圧での負荷への電流供給と定電圧での負荷からの電流吸引の双方の動作が可能な定電圧電源回路(11)であって、
該電源回路の電源出力端子(15)の電圧を基準電圧(Vr)と比較して該電源出力端子の電圧を所定の定電圧に維持するように該電源出力端子に電流供給を行なう電流供給型定電圧電源回路(12)と、
該電流供給型定電圧電源回路による前記電源出力端子への供給電流(Iso)を検出し、該供給電流が所定の値より低下した場合には前記電源出力端子から電流吸引して供給電流が該所定の値より下がらないようにその吸引電流(Isi)を制御する電流吸引回路(13)と、からなる定電圧電源回路。 - 前記電流供給型定電圧電源回路(12)は、一端を前記電源出力端子(15)に接続した供給電流検出用抵抗(R13)を通して電流供給を行なうように構成されており、
前記電流吸引回路(13)は、該供給電流検出用抵抗(R13)の両端の差電圧を所定の基準電圧と比較し、該差電圧が該所定の基準電圧以下にならないように前記吸引電流(Isi)を制御するように構成されていることを特徴とする請求項1に記載の定電圧電源回路。 - 前記電流供給型定電圧電源回路(12)は、一端を前記電源出力端子(15)に接続した供給電流検出用抵抗(R13)を通して電流供給を行なうように構成されており、
前記電流吸引回路(13a)は、前記電源出力端子(15)の電圧に、前記供給電流検出用抵抗(R13)の両端の差電圧を加えた電圧を所定の基準電圧と比較し、加えた電圧が該所定の基準電圧以下にならないように前記吸引電流(Isi)を制御するように構成されていることを特徴とする請求項1に記載の定電圧電源回路。 - 前記電流供給型定電圧電源回路(12b)は、該電源回路の電源入力端子(14)と前記電源出力端子(15)との間に接続したトランジスタ(Q6)のベース電流を制御して前記供給電流(Iso)を制御するように構成されており、
前記電流吸引回路(13b)は、該トランジスタ(Q6)のベース電流が所定の値以下にならないように前記吸引電流(Isi)を制御するように構成されていることを特徴とする請求項1に記載の定電圧電源回路。 - 定電圧での負荷への電流供給と定電圧での負荷からの電流吸引の双方の動作が可能な定電圧電源回路(11c)であって、
該電源回路の電源出力端子(15)の電圧が一定値に維持されるように該電源出力端子に電流供給を行なう電流供給型定電圧電源回路(12c)と該電源出力端子から電流を吸引する電流吸引回路(13c)とにより構成され、
前記電流供給型定電圧電源回路(12c)は、前記電源出力端子の電圧を分圧した第1の帰還電圧(V1)と第1の基準電圧(Vr1)との差を第1の誤差増幅器(OP1)にて増幅し、該第1の誤差増幅器の出力電圧(V3)により前記電流供給型定電圧電源回路の電源入力端子(14)と接地(GND)との間に第1の抵抗(R6)を電源入力端子側にして直列接続した第1の抵抗と第1のNMOSトランジスタ(Q1)の該第1のNMOSトランジスタのゲートを制御し、該第1のNMOSトランジスタのドレイン電圧(V12)にて前記電源入力端子と前記電源出力端子との間に接続した増幅回路(19)を制御して前記電源出力端子への供給電流(Iso)を制御するように構成されており、
前記電流吸引回路(13c)は、前記第1のNMOSトランジスタ(Q1)のドレイン電圧(V12)を第2の基準電圧(Vr2)とコンパレータ(CP1)にて比較し、該コンパレータの出力電圧と前記電源出力端子の電圧を分圧した第2の帰還電圧(V2)との差を第2の誤差増幅器(OP2)にて増幅し、該第2の誤差増幅器の出力電圧をローパスフィルタ(LP)にて平滑した電圧により前記電源出力端子と接地間に接続した第2のNMOSトランジスタ(Q4)のゲートを駆動することにより前記電源出力端子の電圧が上昇したときに前記第1のNMOSトランジスタ(Q1)のドレイン電圧(V12)が第2の基準電圧(Vr2)にクランプされるように前記電源出力端子からの吸引電流を制御するように構成されていることを特徴とする定電圧電源回路。 - 定電圧での負荷への電流供給と定電圧での負荷からの電流吸引の双方の動作が可能な定電圧電源回路(11d)であって、
第1の出力端子(15a)の電圧を分圧した第2の帰還電圧(V2)を基準電圧(Vr)と比較して該第1の出力端子の電圧を第1の定電圧(Voa)に維持するように該第1の出力端子に電流供給を行なう電流供給型定電圧電源回路(12d)の該第1の出力端子(15a)と、
第2の出力端子(15b)の電圧を分圧した第1の帰還電圧(V1)を基準電圧(Vr)と比較して該第2の出力端子の電圧を前記第1の定電圧(Voa)より僅かに高い第2の定電圧(Vob)に維持するように該第2の出力端子から電流を吸引する電流吸引型定電圧電源回路(15d)の該第2の出力端子と、を共通に接続して前記定電圧電源回路(11d)の電源出力端子(15)としたことを特徴とする定電圧電源回路。 - 前記電流供給型定電圧電源回路(12d)は、前記第2の帰還電圧(V2)を非反転入力端子に、基準電圧(Vr)を反転入力端子に入力した第1の誤差増幅器(OP1)にて増幅し、該第1の誤差増幅器の出力電圧(V3)により前記電流供給型定電圧電源回路の電源入力端子(14)と接地(GND)との間に第1の抵抗(R6)を電源入力端子側にして直列接続した第1の抵抗と第1のNPNトランジスタ(Q7)の該第1のNPNトランジスタのゲートを制御し、該第1のNPNトランジスタのコレクタ電圧にて前記電源入力端子(14)と前記第1の出力端子(15a)との間に接続した増幅回路(19)を制御して前記第1の出力端子への供給電流(Iso)を制御するように構成されていることを特徴とする請求項6に記載の定電圧電源回路。
- 前記第1のNPNトランジスタ(Q7)を第3のNMOSトランジスタ(Q8)に置き換え、前記第1の誤差増幅器(OP1)の出力電圧(V3)にて該第3のNMOSトランジスタのゲートを制御すると共に、該ゲートと接地間に該ゲート電圧の最高値を制限する電圧制限回路(17)を設けたことを特徴とする請求項7に記載の定電圧電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242254A JP2006059241A (ja) | 2004-08-23 | 2004-08-23 | 定電圧電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242254A JP2006059241A (ja) | 2004-08-23 | 2004-08-23 | 定電圧電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006059241A true JP2006059241A (ja) | 2006-03-02 |
Family
ID=36106649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004242254A Pending JP2006059241A (ja) | 2004-08-23 | 2004-08-23 | 定電圧電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006059241A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006079301A (ja) * | 2004-09-09 | 2006-03-23 | Denso Corp | 電源回路 |
JP2007115083A (ja) * | 2005-10-21 | 2007-05-10 | Denso Corp | 電源回路 |
JP2007316811A (ja) * | 2006-05-24 | 2007-12-06 | Fujitsu Ten Ltd | 直流電源装置 |
JP2008269066A (ja) * | 2007-04-17 | 2008-11-06 | Denso Corp | 電源回路および電源供給回路システム |
-
2004
- 2004-08-23 JP JP2004242254A patent/JP2006059241A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006079301A (ja) * | 2004-09-09 | 2006-03-23 | Denso Corp | 電源回路 |
JP2007115083A (ja) * | 2005-10-21 | 2007-05-10 | Denso Corp | 電源回路 |
JP4626480B2 (ja) * | 2005-10-21 | 2011-02-09 | 株式会社デンソー | 電源回路 |
JP2007316811A (ja) * | 2006-05-24 | 2007-12-06 | Fujitsu Ten Ltd | 直流電源装置 |
JP2008269066A (ja) * | 2007-04-17 | 2008-11-06 | Denso Corp | 電源回路および電源供給回路システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4868750B2 (ja) | スイッチングレギュレータ | |
CN101911479B (zh) | 差分放大器系统 | |
EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
US20210064071A1 (en) | Power supply circuitry | |
CN103616921A (zh) | 一种低压降稳压器的控制电路 | |
KR101207254B1 (ko) | 스위칭 레귤레이터 | |
JP2006059241A (ja) | 定電圧電源回路 | |
JP4742455B2 (ja) | レギュレータ回路 | |
TW200422809A (en) | Constant voltage power supply circuit | |
JP2008109736A (ja) | 電源システム | |
JP3827053B2 (ja) | 電流制限回路つき定電圧回路 | |
JP2005333736A (ja) | 過電流防止回路 | |
US11435771B2 (en) | Low dropout regulator (LDO) circuit with smooth pass transistor partitioning | |
JP2011248639A (ja) | 電圧制御回路 | |
JP2591805Y2 (ja) | 電源電圧監視回路 | |
JP3092244B2 (ja) | 増幅回路 | |
JPH0610412Y2 (ja) | 直流定電圧回路 | |
JP4375861B2 (ja) | 直流安定化電源の制御回路 | |
JPH0683045B2 (ja) | スイツチングアンプ | |
KR101156059B1 (ko) | 버퍼 회로 | |
US7619463B2 (en) | Power down circuit | |
JP2005196233A (ja) | 安定化電源回路 | |
JP2011035845A (ja) | 差動増幅装置 | |
JPH04130685A (ja) | 半導体レーザ駆動回路 | |
JP3158449B2 (ja) | 電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |