JP2007316811A - 直流電源装置 - Google Patents
直流電源装置 Download PDFInfo
- Publication number
- JP2007316811A JP2007316811A JP2006143887A JP2006143887A JP2007316811A JP 2007316811 A JP2007316811 A JP 2007316811A JP 2006143887 A JP2006143887 A JP 2006143887A JP 2006143887 A JP2006143887 A JP 2006143887A JP 2007316811 A JP2007316811 A JP 2007316811A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- voltage
- power supply
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高価な大容量コンデンサを搭載しなくとも、効果的に電源電圧の変動によるオーバーシュートを低減することができる直流電源装置及び前記直流電源装置を備えた電子制御装置を提供する。
【解決手段】電源20と負荷回路30との間に直列接続されるブーストトランジスタ40に流れる電流をその帰還電圧に基づいて制御することにより所定の出力電圧に調整する電圧制御回路11と、前記負荷回路30と並列に接続される擬似負荷回路50への通電を制御する負荷電流制御回路12を備えている。
【選択図】図1
【解決手段】電源20と負荷回路30との間に直列接続されるブーストトランジスタ40に流れる電流をその帰還電圧に基づいて制御することにより所定の出力電圧に調整する電圧制御回路11と、前記負荷回路30と並列に接続される擬似負荷回路50への通電を制御する負荷電流制御回路12を備えている。
【選択図】図1
Description
本発明は、電源と負荷回路との間に直列接続されるブーストトランジスタに流れる電流をその帰還電圧に基づいて制御することにより所定の出力電圧に調整する電圧制御回路を備えている直流電源装置に関する。
バッテリ等の電源から制御機器(例えば、車両における電子制御装置)に電力を供給する場合、前記制御機器を正常に動作させるために一定の電圧を供給する必要がある。そのため、出力電圧を監視して一定の出力電圧に維持するシリーズレギュレータが前記電源と前記制御機器との間に設けられている。
特許文献1には、イグニッションスイッチをオンした場合等に12V程度のバッテリ電圧に100V以上のサージ電圧が付加されるような車両用の直流電源装置として、高耐圧のブーストトランジスタ及びブーストトランジスタ駆動用のトランジスタをディスクリート素子で構成するとともに、電圧制御回路を低耐圧の安価なICで構成し、外付けのブーストトランジスタからICの耐圧よりも低い定電圧を電源として供給するものが示されている。
当該特許文献1には、入力電圧が規定値以下となりブーストトランジスタが飽和するとそれ以降出力電圧が電源電圧にほぼ等しくなり、電源電圧の低下と共に低下する一方、ブーストトランジスタの駆動電流が急激に増加するという問題を解決するべく、入出力経路上に接続した第1のトランジスタと、該第1のトランジスタの駆動用の第2のトランジスタと、基準電圧と前記第1のトランジスタの出力側電圧とを比較しその差に応じた電流を発生して前記第2のトランジスタのベースに供給する第1の差動増幅器とを備えるシリーズレギュレータにおいて、前記第1のトランジスタのエミッタ−コレクタ間電圧が一定値以下となった場合、つまり、前記ブーストトランジスタが飽和状態に近づいたときに導通する第3のトランジスタと、該第3のトランジスタの導通を検出して前記第2のトランジスタのベース電位をクランプする電流検出回路とを設け、かつ前記第1のトランジスタを外付け素子で構成し、前記第1の差動増幅器、第2、第3のトランジスタおよび前記電流検出回路をICとして一体に構成したシリーズレギュレータが提案されている。
また、特許文献2には、入力電圧 と直流出力電圧との入出力特性を損なうことなく、コンデンサのリップル電流を減少させてその異常発熱を防止すると共に、電源瞬断時の平滑電圧の変動を防止することのできる車両用制御装置の電源回路を提供することを目的として、入力電圧のリップルを抑制して平滑電圧とするコンデンサを備えた車両用制御装置の電源回路において、前記コンデンサへの入力電圧の供給通路へその第1および第2の電極間が接続されたスイッチング手段と、前記入力電圧と前記平滑電圧とを比較し、入力電圧が平滑電圧よりも高い場合には前記スイッチング手段の第3の電極を駆動電極として前記第1および第2の電極間を導通状態とし、入力電圧が平滑電圧よりも低い場合には前記スイッチング手段の第3の電極を駆動電極として前記第1および第2の電極間を非導通状態とする一方、その動作用電源を前記入力電圧とする制御手段とを備えたことを特徴とする車両用制御装置の電源回路が提案されている。
しかし、上述の特許文献1に記載されたようなシリーズレギュレータは、負荷回路として組み込まれた電子制御装置や各種のセンサ等の動作状態、つまり消費電流の変動に対応すべく、無負荷電流から最大負荷電流を想定して安定した出力電圧を維持することが要求されるが、イグニッションスイッチのオン時に生じるサージ電圧等、車両の走行状態によってバッテリ電圧が大きく変動すると、電圧制御回路の応答遅れにより出力電圧にオーバーシュートが発生し、極端な場合には負荷回路として組み込まれた電子制御装置のCPUがその耐圧を超えて破壊される虞があった。
このようなオーバーシュートは、発生頻度は少ないものの無負荷状態にあるときの電源電圧の変動や、電源電圧が低下してブーストトランジスタが飽和状態にあるときの電源電圧の変動時に特に大きくなる。
そこで、一般的にはブーストトランジスタの出力側に容量の大きなコンデンサを設ける等の対策が行われているが、大容量のコンデンサを用いると基板面積の増大や部品コストの増大を招くという問題があった。
尚、上述の特許文献2に記載された電源回路であっても、スイッチング手段を構成するトランジスタが飽和状態にあるときに大きな電源電圧の変動が生じたときにはオーバーシュートが生じるという同様の問題がある。
本発明の目的は、上述した従来の問題点に鑑み、高価な大容量コンデンサを搭載しなくとも、効果的に電源電圧の変動によるオーバーシュートを低減することができる直流電源装置及び前記直流電源装置を備えた電子制御装置を提供する点にある。
上述の目的を達成するため、本発明による直流電源装置の特徴構成は、電源と負荷回路との間に直列接続されるブーストトランジスタに流れる電流をその帰還電圧に基づいて制御することにより所定の出力電圧に調整する電圧制御回路と、前記負荷回路と並列に接続される擬似負荷回路への通電を制御する負荷電流制御回路を備えている点にある。
上述の構成によれば、バッテリ電圧の急激な変動時に電圧制御回路の応答遅れがあっても、前記負荷電流制御回路によって前記擬似負荷回路へ通電させることによって、ブーストトランジスタをより早期に飽和状態から復帰させることができるので、効果的にオーバーシュートを低減させることができるのである。
以上説明した通り、本発明によれば、高価な大容量コンデンサを搭載しなくとも、効果的に電源電圧の変動によるオーバーシュートを低減することができる直流電源装置及び前記直流電源装置を備えた電子制御装置を提供することができるようになった。
以下に、本発明による直流電源装置の実施形態について説明する。図1に示すように、前記直流電源装置10は、車両に搭載される電源20つまりバッテリと負荷回路30である電子制御装置の間に直列接続される高耐圧のブーストトランジスタ40と、前記ブーストトランジスタ40に流れる電流をその帰還電圧に基づいて制御することにより所定の出力電圧に調整するICでなる電圧制御回路11と、前記負荷回路30と並列に接続される擬似負荷回路50への通電を制御する負荷電流制御回路12とを備えて構成されている。
前記電圧制御回路11は、図2(a)に示すように、前記ブーストトランジスタ40の出力電圧を分圧して帰還電圧を生成する抵抗R1,R2と、前記ブーストトランジスタ40の出力電圧を設定するための基準電圧を生成する基準電圧電源110と、前記帰還電圧と前記基準電圧を比較する誤差増幅器111とを備えて構成され、前記誤差増幅器111の出力端子が前記ブーストトランジスタ40のベースに接続されている。
前記帰還電圧を前記誤差増幅器111の反転入力端子に入力するとともに、前記基準電圧を前記誤差増幅器111の非反転入力端子に入力してあり、前記電圧制御回路11は、前記帰還電圧が前記基準電圧より小さいときには前記ブーストトランジスタ40の出力電流を増加して前記出力電圧が高くなるように、前記帰還電圧が前記基準電圧より大きいときには前記ブーストトランジスタ40の出力電流を抑制して出力電圧が低くなるように制御する。
前記基準電圧電源110は、例えば、図2(b)に示すように、前記ブーストトランジスタ40のエミッタ電圧を抵抗R3とツェナーダイオード112で分圧することによって実現することができる。
また、前記電圧制御回路11は、図1及び図2に示すように、前記誤差増幅器111の発振を防止するための外付けの発振防止用コンデンサC1が接続され、前記ブーストトランジスタ40の後段には、出力電圧を安定させるためのバイパスコンデンサC2が設けられている。
前記負荷電流制御回路12は、前記負荷回路30と並列に接続される擬似負荷回路50への通電を制御するスイッチ回路120と、前記スイッチ回路120をオンまたはオフ制御することにより前記ブーストトランジスタ40からの出力電圧に異常なオーバーシュートが発生することを回避するスイッチ制御回路121とを備えて構成され、前記スイッチ制御回路121は、後述する複数の態様で実現される。
前記擬似負荷回路50は、図3に示すような抵抗負荷R4、図4に示すような容量負荷C3、図5に示すような定電流回路等で構成することができる。負荷抵抗R4の追加は容易でありその値が小さいほど出力電圧が安定するが、発熱の問題があるため通常1KΩ程度の値に設定するのが好ましく、容量負荷C3はあまり大きな値に設定すると電源オフ時の遮断特性が悪化するため、通常100μF程度の値に設定するのが好ましく、出力電圧がオーバーシュートしたときにのみスイッチ回路120をオンする場合に効果的であり、定電流回路は図示の回路の他、カレントミラー回路等により適宜構成することができ、回路の集積化が容易で安価に構成できる。
このような擬似負負荷回路50は、前記電圧制御回路11を構成する集積回路に組み込むことが可能であり、また、前記集積回路とは別にディスクリート素子として実現することも可能である。何れの場合であっても、具体的な素子や回路の選定は使用される負荷回路30の特性や前記スイッチ制御回路121の特性等に基づいて適宜選定されるものである。
以下、前記負荷電流制御回路12の複数の実施形態について説明する。
第一の実施形態として、前記負荷電流制御回路12は、前記ブーストトランジスタ40への入力電圧が許容低位電圧より低いときに前記擬似負荷回路50に通電するように構成することができる。
詳述すると、前記負荷電流制御回路12は、図6に示すように、前記擬似負荷回路50への電流の導通と遮断を切り替えるスイッチ回路120と、前記ブーストトランジスタ40への入力電圧を検出して、予め設定された許容低位電圧より低いときに前記スイッチ回路120をオンに切り替える一方、前記入力電圧が前記許容低位電圧以上であるときに前記スイッチ回路120をオフに切り替える入力電圧モニタ回路121aでなるスイッチ制御回路121で構成することができる。
例えば、エンジン始動時のクランキング動作によりバッテリ電圧が低下すると前記ブーストトランジスタ40が飽和状態に移行するが、このときにイグニッションコイルの作動等により大きなノイズ電圧が印加されるとオーバーシュートが発生し易くなる。そのような場合に上述の入力電圧モニタ回路121aを設けて、前記ブーストトランジスタ40が飽和するような許容低位電圧からの低下を検出したときには、前記擬似負荷回路50へ通電させて強制的に負荷を重くすることにより、前記ブーストトランジスタ40を飽和状態から早期に回復させてオーバーシュートを低減することが可能となるのである。
前記入力電圧モニタ回路121aは、前記電圧制御回路11を構成する集積回路に組み込むことが可能であり、図7に示すように、前記電圧制御回路11に内蔵される基準電圧回路(BGR)により生成される1.25Vの基準電圧と、抵抗分割された前記ブーストトランジスタ40の入力電圧を比較するコンパレータで構成することができ、前記コンパレータの出力により前記スイッチ回路120を制御することができる。
第二の実施形態として、前記負荷電流制御回路12は、前記電源20から前記ブーストトランジスタ40への電源投入時に前記擬似負荷回路50に通電するように構成することができる。
詳述すると、前記負荷電流制御回路12は、図8に示すように、前記擬似負荷回路50への電流の導通と遮断を切り替えるスイッチ回路120と、前記電源20から負荷回路30への給電ラインに設けられた電源スイッチ21の状態を検出することにより前記電源の非給電状態から給電状態への変動を検知する電源投入検知回路121bでなるスイッチ制御回路121で構成することができる。尚、前記電源投入検知回路121bも、前記電圧制御回路11を構成する集積回路に組み込むことが可能である。
レギュレータ起動時、つまり前記電圧制御回路11により前記ブーストトランジスタ40が起動する際のオーバーシュートレベルはその負荷状態により異なり、前記ブーストトランジスタ40が飽和状態からの復帰動作における無負荷、または負荷容量が極小である場合に大きくなる。そこで、電源投入時に意図的に擬似負荷に電流を流すことによりオーバーシュートレベルの低減を図ることができる。この場合、前記電源投入検知回路121bにタイマ回路を設けて、前記スイッチ回路120のオン時間を数ミリ秒から十数ミリ秒に制御することが好ましい。
第三の実施形態として、前記負荷電流制御回路12は、前記ブーストトランジスタ40の出力電圧が許容高位電圧より高いときに前記擬似負荷回路50に通電するように構成することができる。
詳述すると、前記負荷電流制御回路12は、図9に示すように、前記擬似負荷回路50への電流の導通と遮断を切り替えるスイッチ回路120と、前記ブーストトランジスタ40からの出力電圧を検出して、予め設定された許容高位電圧より高いときに、前記スイッチ回路120をオンに切り替えて前記擬似負荷回路50へ電流を導通させる一方、前記出力電圧が許容高位電圧以下であるときには、前記スイッチ回路120をオフに切り替えて前記擬似負荷回路50への電流を遮断させる出力電圧モニタ回路121cとしてのスイッチ制御回路121で構成することができる。
尚、前記出力電圧モニタ回路121cにより許容高位電圧以下となったことが確認されると、前記スイッチ回路120をオンからオフに切り替えられる。また、前記出力電圧モニタ回路121cも、前記電圧制御回路11を構成する集積回路に組み込むことが可能である。
許容高位電圧は、前記負荷回路30を構成する電子制御装置のCPU等の耐圧を考慮して設定することができ、これによりCPU等の破損を招く前に効果的にオーバーシュート状態から復帰させることができる。
第四の実施形態として、上述の第三の実施形態に加えて、前記負荷電流制御回路12は、前記ブーストトランジスタ40の出力電圧が許容高位電圧より高い状態が所定時間継続するときに前記擬似負荷回路50に通電するように構成することができる。
この場合、図10に示すように、前記スイッチ制御回路121にタイマ回路121dを加え、前記出力電圧モニタ回路121cにより許容高位電圧以上の電圧値が検出される時間を前記タイマ回路121dで検出し、所定時間継続して許容高位電圧以上の電圧値が検出されたときに前記スイッチ回路120をオンさせるように構成することができる。これらの回路も前記電圧制御回路11を構成する集積回路に組み込むことが可能である。
上述の構成によれば、許容高位電圧より高いオーバーシュート状態が前記負荷回路30を構成する電子制御装置のCPU等を破損する虞のある時間継続したときにのみ前記擬似負荷回路50へ通電させることにより、CPU等の破損を招くことの無い瞬間的に付加されるノイズを除外して前記擬似負荷回路50による不要な消費電流の増加を回避することができる。
第五の実施形態として、前記負荷電流制御回路12は、前記ブーストトランジスタの飽和時に前記擬似負荷回路50に通電するように構成することができる。
詳述すると、前記負荷電流制御回路12は、図11に示すように、前記擬似負荷回路50への電流の導通と遮断を切り替えるスイッチ回路120と、前記ブーストトランジスタ40の入力電圧及び出力電圧との電圧差を算出して、前記電圧差が所定電圧以下の場合に、前記ブーストトランジスタ40が飽和状態にあると判断して、前記スイッチ回路120をオンに切り替えるブーストトランジスタ飽和検知回路121eとしてのスイッチ制御回路121で構成することができる。同様に、前記ブーストトランジスタ飽和検知回路121eも前記電圧制御回路11を構成する集積回路に組み込むことが可能である。
先に説明したように、前記ブーストトランジスタ40が飽和状態または飽和状態に近づいたときに入力電圧に大きな変動が生じると出力電圧にオーバーシュートが発生し易くなるため、事前にその飽和状態を検知して前記擬似負荷回路50へ通電することにより前記ブーストトランジスタ40の飽和状態からの復帰を早めることによりオーバーシュートを低減することができるようになる。
第六の実施形態として、前記負荷電流制御回路12は、前記ブーストトランジスタ40への入力電流が許容低位電流より小さいときに前記擬似負荷回路50に通電するように構成することができる。
詳述すると、前記負荷電流制御回路12は、図12に示すように、前記擬似負荷回路50への電流の導通と遮断を切り替えるスイッチ回路120と、前記ブーストトランジスタ40の前段に設けられた過電流保護用の抵抗R5の両端電圧を検出し、検出された電流値が許容低位電流より小さいときに前記スイッチ回路120をオンに切り替える入力電流検出回路121fとしてのスイッチ制御回路121で構成することができる。同様に、前記入力電流検出回路121fも前記電圧制御回路11を構成する集積回路に組み込むことが可能である。
上述の構成は、前記ブーストトランジスタ40への入力電流が小さいときに前記負荷回路30が軽負荷であると判断し、前記擬似負荷回路50へ通電してオーバーシュートが発生した場合に前記オーバーシュートを低減するものである。
第七の実施形態として、前記負荷電流制御回路12は、前記負荷回路30の作動状態に基づいて前記擬似負荷回路50への通電を制御するように構成することができる。
詳述すると、前記負荷電流制御回路12は、図13に示すように、前記擬似負荷回路50への電流の導通と遮断を切り替えるスイッチ回路120と、電子制御装置としての負荷回路30が車両に搭載されている特定の駆動負荷60を作動制御するタイミングや期間を検出し、そのタイミングまたは期間に前記スイッチ回路120をオンに切り替える特定負荷作動状態検出回路121gとしてのスイッチ制御回路121で構成することができる。この場合、前記特定負荷作動状態検出回路121gは、前記負荷回路30を構成するCPU及びその実効プログラムまたは周辺回路に組み込むことができる。
前記特定の駆動負荷60としては、スタータモータやイグニッションコイル等が挙げられ、特定負荷作動状態検出回路121gは、その駆動により電源電圧が低下し、或いは、電源電圧に大きなノイズが発生するタイミングまたは期間に前記擬似負荷回路50へ通電することにより、オーバーシュートが発生する時期を予測して事前に対処することができるようになる。このようなタイミングや期間はエンジンの始動時に限定されるものではなくエンジン負荷の大きな高速回転時等オーバーシュートの発生が想定される任意のタイミングや期間に前記擬似負荷回路50へ通電することができる。この場合、上述した複数の実施形態によるスイッチ制御回路121からの出力の論理積により前記スイッチ回路120をオン制御することが効果的である。
上述した何れの実施形態においても、前記擬似負荷回路50は、上述した抵抗負荷R4、容量負荷C3、定電流回路等で構成することができるが、図14に示すように、前記擬似負荷回路50を、容量負荷C4と、容量負荷C4へ電荷を蓄積させるための第一スイッチ回路120aと、前記容量負荷C4に蓄えられた電荷を放電させる第二スイッチ回路120bとを備えて、スイッチ制御回路121により前記スイッチ回路120a,120bのスイッチング周波数を可変に制御することにより前記擬似負荷回路50のインピーダンスを可変制御できるように構成するものであってもよい。
詳述すると、スイッチ制御回路121により前記第一スイッチ回路120aと前記第二スイッチ回路120bのオン状態とオフ状態を交互に切り替えることにより容量負荷C4が充放電されるのであるが、その際の切替周波数を可変にすることによりインピーダンスを可変制御するものである。
このような擬似負荷回路50は、複数の抵抗負荷と各抵抗負荷を切り替えるスイッチ回路で構成することもできるが、何れの場合にも上述した何れかのスイッチ制御回路121による電源または負荷の検出状態により予測されまたは検出されるオーバーシュートの程度によりその値を切り替えることで擬似負荷回路50での消費電力を不必要に大きくすること無く適切にオーバーシュートを低減させることができるようになる。
上述した各構成に加えて、温度検出手段をさらに備え、検出温度が所定温度より高くなるときに、前記負荷電流制御回路12は前記擬似負荷回路50への通電を停止するように構成することが好ましい。
例えば、図15に示すように、前記電圧制御回路11にダイオード等を用いた温度検出手段300をさらに備え、前記温度検出手段300により過電流による異常な温度上昇を検出すると、素子の熱破壊を回避するために上述した各種の負荷電流制御回路12による前記擬似負荷回路50への通電制御に優先して、スイッチ回路120をオフする論理回路、例えば、スイッチ制御回路121の出力信号をコントロールするゲート回路を備え、前記温度検出手段300の出力信号でゲート回路を開閉制御するように構成することができる。
上述の実施形態では、前記負荷電流制御回路12が入力電圧や出力電圧等に基づいて前記擬似負荷回路50への通電をオンオフ制御する構成について説明したが、前記負荷電流制御回路12が常に擬似負荷回路50に通電するように制御するものであってもよい。
例えば、図16に示すように、エンジン制御等を行なう負荷回路である第一の電子制御装置80にイグニッションスイッチ70を介して給電する給電ラインと、セキュリティ管理等を行なう負荷回路である第二の電子制御装置30にイグニッションスイッチ70を介することなく給電する二系統の給電ラインを備えたシステムでは、図16に示すように、第一の電子制御装置80にスイッチ制御回路121を設けて、前記イグニッションスイッチ70がオフ状態では前記擬似負荷回路50への通電を遮断し、前記イグニッションスイッチ70がオン状態では前記擬似負荷回路50へ通電制御するように構成することができる。
上述の構成によれば、前記イグニッションスイッチ70がオン状態の場合は常に前記擬似負荷回路50に通電してオーバーシュートの発生を回避し、前記イグニッションスイッチ70がオフ状態の場合は前記擬似負荷回路50を遮断して電力消費を防ぐことができる。
上述した直流電源装置10は、単独の電源基板として構成して、前記電源20と前記負荷回路30の間に実装するように構成することが可能であるが、各負荷回路30を構成する電子制御基板に組み込むことも可能である。
上述した何れの実施形態も、直流電源装置10が、電源20と負荷回路30との間に直列接続される外付けのブーストトランジスタ40と、前記ブーストトランジスタ40に流れる電流をその帰還電圧に基づいて制御することにより所定の出力電圧に調整するICでなる電圧制御回路11と、前記負荷回路30と並列に接続される擬似負荷回路50への通電を制御する負荷電流制御回路12とを備えて構成される例について説明したが、ブーストトランジスタ40が前記電圧制御回路11に内蔵され、一体として構成されるものであってもよい。
さらに、直流電源装置10としては、図17に示すように、外付けのブーストトランジスタ40を除いた回路ブロックで構成されるものであってもよい。つまり、電源20と負荷回路30との間に直列接続されるブーストトランジスタ40に流れる電流をその帰還電圧に基づいて制御することにより所定の出力電圧に調整する電圧制御回路11と、前記負荷回路30と並列に接続される擬似負荷回路50への通電を制御する負荷電流制御回路12を備えて直流電源装置10が構成されるものであってもよい。この場合、負荷電流制御回路12を電圧制御回路11を構成する集積回路に組み込むことにより、直流電源装置10の一層の小型化或いはコストダウンを図ることができる。勿論擬似負荷回路50を当該集積回路に組み込むことも可能であることは言うまでもない。
上述した負荷電流制御回路の構成要素である態様の異なるスイッチ制御回路を複数組み合わせてスイッチ制御回路を構成し、各スイッチ制御回路の出力信号の論理和または論理積により前記スイッチ回路をオン制御するように構成するものであってもよい。前者の場合にはより確実にオーバーシュートの低減が可能になり、後者の場合には複数のスイッチ制御回路の全てが擬似負荷回路に対して通電を要求したときのみスイッチ回路がオン制御される、つまりオーバーシュートの発生する確率の高いときにのみ擬似負荷回路に対して通電されるので、擬似負荷回路による消費電力を低減させることができる。例えば、第一の実施形態によるスイッチ制御回路と第七の実施形態によるスイッチ制御回路を組み合わせてその出力信号の論理積によりスイッチ回路をオン制御するように負荷電流制御回路を構成するものであってもよい。
上述の実施形態では、電源が正の単電源で構成される場合について説明したが、負の単電源または正負の両電源により駆動される負荷回路を備える場合には、負電圧を制御するシリーズレギュレータに負側のオーバーシュートを低減する負荷電流制御回路及び擬似負荷回路を設けて直流電源装置を構成するものであってもよい。
尚、上述した各実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において、各ブロックの具体的構成を適宜変更設計できることはいうまでもない。
10:直流電源装置
11:電圧制御回路
12:負荷電流制御回路
30:負荷回路
40:ブーストトランジスタ
50:擬似負荷回路
300:温度検出手段
11:電圧制御回路
12:負荷電流制御回路
30:負荷回路
40:ブーストトランジスタ
50:擬似負荷回路
300:温度検出手段
Claims (11)
- 電源と負荷回路との間に直列接続されるブーストトランジスタに流れる電流をその帰還電圧に基づいて制御することにより所定の出力電圧に調整する電圧制御回路と、前記負荷回路と並列に接続される擬似負荷回路への通電を制御する負荷電流制御回路を備えている直流電源装置。
- 前記負荷電流制御回路は、前記ブーストトランジスタへの入力電圧が許容低位電圧より低いときに前記擬似負荷回路に通電する請求項1記載の直流電源装置。
- 前記負荷電流制御回路は、前記電源から前記ブーストトランジスタへの電源投入時に前記擬似負荷回路に通電する請求項1または2記載の直流電源装置。
- 前記負荷電流制御回路は、前記ブーストトランジスタの出力電圧が許容高位電圧より高いときに前記擬似負荷回路に通電する請求項2から4の何れかに記載の直流電源装置。
- 前記負荷電流制御回路は、前記ブーストトランジスタの出力電圧が許容高位電圧より高い状態が所定時間継続するときに前記擬似負荷回路に通電する請求項4記載の直流電源装置。
- 前記負荷電流制御回路は、前記ブーストトランジスタの飽和時に前記擬似負荷回路に通電する請求項1から5の何れかに記載の直流電源装置。
- 前記負荷電流制御回路は、前記ブーストトランジスタへの入力電流が許容低位電流より小さいときに前記擬似負荷回路に通電する請求項1から6の何れかに記載の直流電源装置。
- 前記負荷電流制御回路は、前記負荷回路の作動状態に基づいて前記擬似負荷回路への通電を制御する請求項1から7の何れかに記載の直流電源装置。
- 前記負荷電流制御回路は、前記擬似負荷回路の負荷を可変制御する請求項1から8の何れかに記載の直流電源装置。
- 温度検出手段をさらに備え、検出温度が所定温度より高くなるときに、前記負荷電流制御回路は前記擬似負荷回路への通電を停止する請求項1から9の何れかに記載の直流電源装置。
- 請求項1から10の何れかの直流電源装置を搭載した電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006143887A JP2007316811A (ja) | 2006-05-24 | 2006-05-24 | 直流電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006143887A JP2007316811A (ja) | 2006-05-24 | 2006-05-24 | 直流電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007316811A true JP2007316811A (ja) | 2007-12-06 |
Family
ID=38850631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006143887A Pending JP2007316811A (ja) | 2006-05-24 | 2006-05-24 | 直流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007316811A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181381A (ja) * | 2008-01-31 | 2009-08-13 | New Japan Radio Co Ltd | 安定化電源回路 |
JP2009258787A (ja) * | 2008-04-11 | 2009-11-05 | Toshiba Corp | 電源回路 |
JP2010093909A (ja) * | 2008-10-07 | 2010-04-22 | Fujitsu Ltd | 直流電源装置 |
WO2012090449A1 (ja) * | 2010-12-28 | 2012-07-05 | 旭化成エレクトロニクス株式会社 | 電源回路 |
JP2014112446A (ja) * | 2014-03-17 | 2014-06-19 | Renesas Electronics Corp | データ処理システム |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58217024A (ja) * | 1982-06-10 | 1983-12-16 | Fujitsu Ltd | 過電圧検出回路 |
JPS62114014A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | 定電圧電源回路 |
JPH03232006A (ja) * | 1989-12-26 | 1991-10-16 | Nec Corp | 低飽和電圧三端子レギュレータ |
JPH08280172A (ja) * | 1995-04-04 | 1996-10-22 | Nemic Lambda Kk | スイッチング電源装置のダミー負荷回路 |
JPH10214121A (ja) * | 1997-01-30 | 1998-08-11 | Nec Ic Microcomput Syst Ltd | 定電圧回路 |
JPH10232721A (ja) * | 1997-02-20 | 1998-09-02 | Sharp Corp | 直流安定化電源の出力制御装置、および、直流安定化電源 |
JP2001337729A (ja) * | 2000-05-29 | 2001-12-07 | Fujitsu Ten Ltd | シリーズレギュレータ |
JP2003124795A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 半導体集積回路およびその給電方法 |
JP2006059241A (ja) * | 2004-08-23 | 2006-03-02 | Denso Corp | 定電圧電源回路 |
JP2006293802A (ja) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | 半導体集積回路装置 |
-
2006
- 2006-05-24 JP JP2006143887A patent/JP2007316811A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58217024A (ja) * | 1982-06-10 | 1983-12-16 | Fujitsu Ltd | 過電圧検出回路 |
JPS62114014A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | 定電圧電源回路 |
JPH03232006A (ja) * | 1989-12-26 | 1991-10-16 | Nec Corp | 低飽和電圧三端子レギュレータ |
JPH08280172A (ja) * | 1995-04-04 | 1996-10-22 | Nemic Lambda Kk | スイッチング電源装置のダミー負荷回路 |
JPH10214121A (ja) * | 1997-01-30 | 1998-08-11 | Nec Ic Microcomput Syst Ltd | 定電圧回路 |
JPH10232721A (ja) * | 1997-02-20 | 1998-09-02 | Sharp Corp | 直流安定化電源の出力制御装置、および、直流安定化電源 |
JP2001337729A (ja) * | 2000-05-29 | 2001-12-07 | Fujitsu Ten Ltd | シリーズレギュレータ |
JP2003124795A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 半導体集積回路およびその給電方法 |
JP2006059241A (ja) * | 2004-08-23 | 2006-03-02 | Denso Corp | 定電圧電源回路 |
JP2006293802A (ja) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | 半導体集積回路装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181381A (ja) * | 2008-01-31 | 2009-08-13 | New Japan Radio Co Ltd | 安定化電源回路 |
JP2009258787A (ja) * | 2008-04-11 | 2009-11-05 | Toshiba Corp | 電源回路 |
JP2010093909A (ja) * | 2008-10-07 | 2010-04-22 | Fujitsu Ltd | 直流電源装置 |
WO2012090449A1 (ja) * | 2010-12-28 | 2012-07-05 | 旭化成エレクトロニクス株式会社 | 電源回路 |
CN103250336A (zh) * | 2010-12-28 | 2013-08-14 | 旭化成微电子株式会社 | 电源电路 |
US9166476B2 (en) | 2010-12-28 | 2015-10-20 | Asahi Kasei Microdevices Corporation | Charge extraction circuit for voltage converter |
JP2014112446A (ja) * | 2014-03-17 | 2014-06-19 | Renesas Electronics Corp | データ処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3818231B2 (ja) | 電源回路 | |
JP3696588B2 (ja) | 電源装置 | |
JP2010110091A (ja) | 負荷駆動装置 | |
JP2007328680A (ja) | 電源回路 | |
JP2007228180A (ja) | 電力供給制御装置 | |
US9190945B2 (en) | Voltage regulator, under-voltage protection circuit thereof and voltage regulation system | |
JP4024609B2 (ja) | 直流安定化電源回路 | |
US9343901B2 (en) | Power system and short-circuit protection circuit thereof | |
JP2007316811A (ja) | 直流電源装置 | |
US9300200B2 (en) | DC-DC converter that supplies voltage of a DC power supply to a load while boosting or stepping down the voltage of the DC power supply | |
JP4107052B2 (ja) | 多出力電源装置 | |
JP2010277226A (ja) | 直流安定化電源装置及びそれを備えた電子機器 | |
JP5473949B2 (ja) | 過電圧監視機能を備えた発電装置 | |
JP2004040470A (ja) | 電気負荷駆動装置及び電気負荷駆動回路 | |
JP2015053777A (ja) | 電源制御装置 | |
JP2005158870A (ja) | 負荷制御装置 | |
JP6365384B2 (ja) | サージ保護回路 | |
JP7159565B2 (ja) | 給電制御装置、給電制御方法及びコンピュータプログラム | |
JP5644353B2 (ja) | 負荷駆動制御装置の保護装置 | |
JP2011167012A (ja) | 突入電流防止回路及び突入電流の防止方法 | |
JP2005137060A (ja) | 突入電流防止装置およびそれを用いる画像形成装置 | |
JP2010110092A (ja) | 駆動装置 | |
JP7052517B2 (ja) | 負荷駆動装置 | |
JP2005150920A (ja) | 出力回路 | |
JP6647006B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |