JP2011248639A - 電圧制御回路 - Google Patents

電圧制御回路 Download PDF

Info

Publication number
JP2011248639A
JP2011248639A JP2010121329A JP2010121329A JP2011248639A JP 2011248639 A JP2011248639 A JP 2011248639A JP 2010121329 A JP2010121329 A JP 2010121329A JP 2010121329 A JP2010121329 A JP 2010121329A JP 2011248639 A JP2011248639 A JP 2011248639A
Authority
JP
Japan
Prior art keywords
voltage
output
resistor
terminal
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010121329A
Other languages
English (en)
Other versions
JP5447186B2 (ja
Inventor
Shinichi Kakiuchi
伸一 垣内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2010121329A priority Critical patent/JP5447186B2/ja
Publication of JP2011248639A publication Critical patent/JP2011248639A/ja
Application granted granted Critical
Publication of JP5447186B2 publication Critical patent/JP5447186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】定電圧を出力する電圧制御回路において、簡易な構成により、電流を吸い込みながら安定した正電圧を出力する。
【解決手段】負電圧シリーズレギュレータ12を備えた電圧制御回路10において、帰還端子12Eに抵抗18を介してバイアス電圧Vを投入するバイアス電源14を設ける。また、出力端子12Dとグラウンドの間に分圧回路16を設け、分圧出力を帰還端子12Eに供給する。そして、バイアス電圧Vを、帰還端子12Eの基準電圧(電圧レベル)VADJよりも低い負電圧に定め、負の基準電圧より大きい正電圧を出力端子12Dと帰還端子12Eの間に生成させるような大きさの電流を流す。
【選択図】図2

Description

本発明は、所定の定電圧を安定して出力する電圧制御回路に関し、特に、シリーズレギュレータを備えた電圧制御回路(定電圧回路)に関する。
シリーズレギュレータを利用する電圧制御回路では、入力電圧を降圧して出力するとともに、帰還回路を設けて出力電圧の変位を検出し、トランジスタなどの制御素子を用いて電圧レベルを安定化させる。接地電位(=0V)近傍の低電圧をレギュレータで出力させる場合、例えば、帰還回路にインピーダンスを設けた位相補償回路を設け、レギュレータ発振を抑えながら出力電圧を安定化させる(特許文献1参照)。
特開2009−3612号公報
ところで、CCDイメージセンサ、C−MOSイメージセンサなどの撮像素子、その他の駆動デバイスへ電源供給する場合、デバイスのグラウンド側基準電位が、基板構造上の問題などによって接地電位(=0V)と一致しない場合が生じる。ダイオードなどを使用して基板の基準電位を0Vにオフセット調整しても、温度変化によって基準電位が安定しない。そこで、正電圧シリーズレギュレータを利用して、0V近傍の低電圧(例えば、1.0V以下)を基板側へ出力し、電位を安定化させることが考えられる。
しかしながら、正電圧シリーズレギュレータによって低電圧を出力する場合、正電圧シリーズレギュレータが電流を出力するように設計されているという構造上の制約により、レギュレータ側に電流を吸い込ませることが実質的にできない。そのため、基板のグラウンド側電位が安定しない。一方、電流をレギュレータ側へ吸い込ませるための電流源などの回路要素を取り入れると複雑な回路構成となり、ノイズ発生等が生じて出力電圧が不安定化する。
本発明の電圧制御回路は、接地電位(=0V)近傍の正電圧を安定して出力可能な電圧制御回路であり、帰還端子を有し、出力電圧可変な負電圧シリーズレギュレータを備え、負電圧シリーズレギュレータの出力端子とグラウンドとの間には分圧回路を設け、分圧出力を帰還端子に供給している。また、帰還端子に負のバイアス電圧を投入するバイアス電源を備え、帰還端子とバイアス電源との間にはバイアス抵抗が設けられる。例えば、分圧回路としては、出力端子と帰還端子との間に配置される第1抵抗と、グラウンドに繋がる第2抵抗とを備える。
本発明では、バイアス電源が、帰還端子の負電圧レベルよりも低いバイアス電圧を帰還端子へ投入する。これにより、通常の負電圧レギュレータとして動作する時に第1抵抗を流れる電流とは逆方向に流れる電流が生じ、この逆方向に流れる電流が順方向の電流よりも大きくなるようにバイアス電圧などの条件が設定される。
その結果、第1抵抗に正の電圧が生じ、この電圧が帰還端子の基準電圧よりも大きくなり、出力電圧が正電圧に反転する。このような構成により、負電圧シリーズレギュレータを使って正電圧を出力させ、かつ、シリーズレギュレータの出力端子側に大きな電流を吸い込ませることが可能となる。
そして、このような電圧制御回路によってデバイスの出力バッファの低電位側などへ正電圧を供給すると、出力バッファ低電位側からレギュレータ側へ電流が流れ込むことによって出力バッファの低電位側が接地電位より高い電圧に設定された場合においても、出力バッファ動作が安定する。出力電圧レベルは特に限定されないが、上述した出力バッファの低電位側への電源供給を目的とするならば、出力電圧を、1.0V以下にするのが望ましい。所望する電圧の値に従い、バイアス抵抗、分圧回路の抵抗値、バイアス電圧を定めることができる。
バイアス抵抗と第1抵抗との比によってレギュレータの出力電圧分解能が定められる。例えば、第1抵抗に対してバイアス抵抗を大きくすることによって出力電圧分解能を高めることが可能である一方で、出力電圧分解能一定の状態でバイアス電圧を可変とすれば、バイアス抵抗と第1抵抗との比率に基づいた出力電圧分解能で出力電圧を可変できる。したがって、デバイスのグラウンド側電位にバラツキがあっても出力電圧レベルを一定に調整することができる。
本発明の電圧安定化方法は、負電圧シリーズレギュレータの出力端子とグラウンドとの間に分圧抵抗を設け、分圧した電圧を帰還端子に投入してフィードバック制御する電圧安定化方法であって、帰還端子の負電圧レベル(基準電圧)よりも低いバイアス電圧を前帰還端子に投入することによって、出力端子と帰還端子の間に帰還端子の負の基準電圧より大きい正電圧を生成するように、電流を分圧抵抗に流すことを特徴とする。
本発明の他の局面における定電圧回路の電圧調整部は、抵抗を有し、負電圧シリーズレギュレータの帰還側へ負の調整電圧を投入する電圧投入手段と、負電圧シリーズレギュレータの出力側とグラウンドとの間に設けられ、分圧出力を帰還側へ供給する分圧抵抗回路とを備える。そして、電圧投入手段の抵抗値と電圧調整抵抗回路の抵抗値とに基づき、出力側での正電圧出力が可能となるように、調整電圧が定められることを特徴とする。
このように本発明によれば、定電圧を出力する電圧制御回路において、簡易な構成により、電流を吸い込みながら安定した正電圧を出力させることができる。
撮像デバイスへ電源供給する電源回路を模式的に示した図である。 電圧制御回路の電気回路図である。
以下では、図面を参照して本実施形態である電圧制御回路について説明する。
図1は、本実施形態である電圧制御回路を利用した撮像デバイスへ電源供給する電源回路を模式的に示した図である。
電源回路は、電池から直流電圧を生成し撮像デバイス100へ安定して供給する電圧制御回路10を備える。ここでは、撮像デバイス100はCCDイメージセンサとして構成され、CCDイメージセンサに配設されたシフトレジスタ、アドレス制御回路、リセットゲートなどの要素へ電源が供給される。なお、撮像デバイス100はC−MOSイメージセンサでも良い。
撮像デバイス100に設けられた出力バッファ200には、所定電圧(例えば、15V)が供給されるが、出力バッファ200の設置される基板部分では、そのグラウンド側電位、すなわち基準電位Vsが接地電位(=0V)と一致しない。ここでは、基準電位Vsが1.0Vになっている。この電圧レベルは、撮像デバイスの基板構造(pn接合)等に起因している。電圧制御回路10は、基準電位Vs(=1.0V)と同じ直流電圧Voutを、出力バッファ200の設置基板部分へ供給している。
図2は、電圧制御回路のブロック図である。ただし、基準電圧Vsと同じ電圧を出力する構成のみ図示している。
電圧制御回路10は、負電圧シリーズレギュレータ12、バイアス電源14、分圧回路16を備える。負電圧シリーズレギュレータ12は、入力される負電圧を降圧し、一定レベルの負電圧を出力するリニアレギュレータであり、また、出力電流のON/OFF機能を備え、出力電圧を可変する帰還抵抗が外付け可能な出力電圧可変型レギュレータとして構成されている。
負電圧シリーズレギュレータ12は、トランジスタなどの直列制御素子、誤差増幅器、分圧回路、基準電圧電源(いずれも図示せず)を備え、グラウンド端子(GND)12A、入力端子(IN)12B、出力端子(OUT)12Dの3端子の他に、ON/OFF端子(SHDN)12C、帰還端子(ADJ)12Eを備えている。
負電圧シリーズレギュレータ12には、−15Vの負電圧が入力される。容量C2のコンデンサ26は入力電圧を平滑化し、抵抗値R5の抵抗24は、レギュレータを起動させる信号ラインを、信号入力がないときにグラウンド電位にするプルダウン抵抗である。
バイアス電源14は、接点15を介してレギュレータ12の帰還端子12Eに負電圧(以下、バイアス電圧という)を投入する電源部であり、帰還端子12E側の接点15とバイアス電源14との間には、抵抗値R3の抵抗(以下、バイアス抵抗という)18が設けられている。
分圧回路16は、抵抗値R1の抵抗16A(以下、第1抵抗という)、抵抗値R2の抵抗16B(以下、第2抵抗という)を直列接続した構成であり、レギュレータ出力端子12Dとグラウンドとの間に設けられている。出力端子12D側の接点17には第1抵抗16Aが接続され、第1抵抗16Aと第2抵抗16Bとの間の分圧点16Pが、帰還端子12Eと接続されている。
レギュレータ出力端子12Dには、抵抗値R4の抵抗20が接点19を介してプルアップ抵抗として接続されている。これは、無負荷の場合にも出力が正電圧で安定するようにするためのもので、i3の10倍程度の電流量が確保できるよう定められている。ここでは、接点19を通して出力される正電圧Voutが1.0Vに定められている。
容量C1のコンデンサ22は、平滑化の目的で分圧回路16と並列的に接続されている。第1抵抗16Aの出力側接点17は出力端子12Dと同電位であり、分圧点16Pは帰還端子12Eと同電位になる。第2抵抗16Bは接地している。
バイアス電源14は、帰還端子12Eの電圧レベルVADJ(<0V)よりも低い負のバイアス電圧V(<VADJ)を投入する。抵抗18によって電圧降下が生じ、電流i3がバイアス電源14へ向けて流れる。バイアス電圧Vの値は可変であり、調整可能である。
分圧回路16は、出力端子12Dと帰還端子12Eの間で電圧降下を生じさせる。その結果、第1抵抗16Aを介して出力端子12Dから帰還端子12Eに向けて電流i1が流れる。一方、第2抵抗16Bには、電流i2がグラウンドから帰還端子に向かって流れる。ここでは、分圧点16P、すなわち帰還端子12Eの基準電位VADJが、レギュレータ12の特性に従い、−1.22Vに定められている。
ここで接点17の電位が、本来は−2.22V(=−1.22−1.0)と負電圧であると仮定したとき、本実施形態においては、バイアス電源14によって、接点17、抵抗R1、抵抗R3の経路で流れる電流により、抵抗R1に生じる逆方向の電位が+2.22Vとなることによりこの電圧降下分を相殺し、正の電圧である1.0V(=−1.22+2.22)となるようにしている。
そして、出力電圧Vout、電流i1〜i3は、以下の関係式を満たす。ただし、電流は、図2において上から下へむかう方向を正符号として表す。

out=(R1×i1)+VADJ
i1=i3−i2
i3=(VADJ−V)/R3
i2=(0−VADJ)/R2
・・・・・(1)
(1)式により、電圧制御回路10の出力電圧Voutは、以下の式によって求められる。

out=(R1/R3)×(VADJ−V)+VADJ(R1/R2+1)
・・・・・(2)
(2)式から明らかなように、負のバイアス電圧(V)を抵抗値R1〜R3、および帰還端子12Eの電位に基づいて定めることにより、所望の接地電位近傍の正電圧を出力させることができる。
また、(2)式から明らかなように、抵抗値R1とR3との比(R1/R3)は、電圧制御回路10の出力電圧分解能を定める値となり、抵抗値R3が大きいほどバイアス電圧の変化に対する出力電圧変化は少なくなり、より高精細な出力電圧設定ができる。所定の出力電圧分解能となるように抵抗値R1、R3が決定されると、目標とする出力電圧Vout、バイアス電圧Vの値に従って抵抗値R2が定められる。
グラウンド側電位が基板構造の特性に起因していることを考えると、撮像デバイスの種類によって目標とする出力電圧レベルも異なる。この場合、バイアス電圧Vを変えて出力電圧を調整すればよい。
このように本実施形態によれば、負電圧シリーズレギュレータ12を備えた電圧制御回路10において、帰還端子12Eに抵抗18を介してバイアス電圧Vを投入するバイアス電源14を設け、また、出力端子12Dと帰還端子12Eの間に分圧回路16を設けている。そして、バイアス電圧Vは帰還端子12Eの電圧レベルVADJよりも低い負電圧に定めている。
正電圧レギュレータを使用した場合、撮像デバイス100の画像信号読み出し駆動等により、バッファ200の基板部分に流れる電流が変動するが、電流の吸い込みができない為に基準電位Vsが変動してしまう。しかしながら、負電圧シリーズレギュレータ12を使用して正電圧を得ているため、電流変動に対応して出力端子12Dへ電流が吸い込まれ、その出力電圧Voutが一定電圧Vs(=1.0V)を維持するように、フィードバック制御が行われる。
このような負電圧シリーズレギュレータを使用した正電圧出力、出力端子への大電流吸い込みを実現した構成により、接地電位近傍の正電圧を安定して保持することが可能となって、撮像デバイスに配設された各要素の動作も安定する。また、抵抗値R1〜R3に基づいてバイアス電圧Vを可変調整することが可能であり、安定した正電圧出力範囲を適宜調整することができる。
本実施形態では5端子型レギュレータを使用しているが、それ以外の帰還端子を備えたレギュレータを適用してもよい。また、分圧回路の構成も適宜変更してもよい。さらに、汎用の実装シリーズレギュレータを利用する構成に限定されず、バイアス電源、分圧回路を設けた一体的なレギュレータを構成してもよい。また、出力端子に接続される負荷側がすでに正電位となっている場合であれば、プルアップ抵抗を接続せずに、バイアス電源、バイアス抵抗、分圧回路を備えた電圧調整回路を構成することができる。
10 電圧制御回路
12 負電圧シリーズレギュレータ
12D 出力端子
12E アジャスト端子(帰還端子)
14 バイアス電源(電圧投入手段)
16 分圧回路(分圧抵抗回路)
16A 第1抵抗
16B 第2抵抗
18 バイアス抵抗

Claims (6)

  1. 帰還端子を有し、出力電圧可変な負電圧シリーズレギュレータと、
    前記負電圧シリーズレギュレータの出力端子とグラウンドとの間に設けられ、分圧出力を前記帰還端子に供給する分圧回路と、
    前記出力端子に接続されるプルアップ抵抗と、
    前記帰還端子に負のバイアス電圧を投入するバイアス電源と、
    前記帰還端子と前記バイアス電源との間に設けられるバイアス抵抗とを備え、
    前記バイアス電源が、前記出力端子に正電圧を出力させるように、前記帰還端子の負電圧レベルよりも低いバイアス電圧を投入することを特徴とする電圧制御回路。
  2. 前記分圧回路が、前記出力端子とグラウンドとの間に配置される第1抵抗と、第2抵抗とを有し、分圧された中間電圧が前記帰還端子に接続されることを特徴とする請求項1に記載の電圧制御回路。
  3. 前記バイアス抵抗と前記第1抵抗との比率に基づき、出力電圧分解能が設定され、バイアス電圧を変化させることによって出力正電圧が可変調整されることを特徴とする請求項2に記載の電圧制御回路。
  4. 出力正電圧が、1.0V以下であることを特徴とする請求項1乃至3のいずれかに記載の電圧制御回路。
  5. 負電圧シリーズレギュレータの出力端子とグラウンドとの間に分圧抵抗を設け、
    分圧した電圧を前記負電圧シリーズレギュレータの帰還端子に投入してフィードバック制御する電圧安定化方法であって、
    前記帰還端子の負電圧レベルよりも低いバイアス電圧を前記帰還端子に投入することによって、前記出力端子と前記帰還端子の間に前記帰還端子の負の基準電圧より大きい正電圧を生成するように、電流を前記分圧抵抗に流すことを特徴とする電圧安定化方法。
  6. 抵抗を有し、負電圧シリーズレギュレータの帰還側へ負の調整電圧を投入する電圧投入手段と、
    前記負電圧シリーズレギュレータの出力側とグラウンドとの間に設けられ、分圧出力を前記帰還側へ供給する分圧抵抗回路とを備え、
    前記電圧投入手段の抵抗値と前記分圧抵抗回路の抵抗値とに基づき、前記出力側での正電圧出力が可能となるように、前記調整電圧が定められることを特徴とする定電圧回路の電圧調整部。
JP2010121329A 2010-05-27 2010-05-27 電圧制御回路 Expired - Fee Related JP5447186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010121329A JP5447186B2 (ja) 2010-05-27 2010-05-27 電圧制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121329A JP5447186B2 (ja) 2010-05-27 2010-05-27 電圧制御回路

Publications (2)

Publication Number Publication Date
JP2011248639A true JP2011248639A (ja) 2011-12-08
JP5447186B2 JP5447186B2 (ja) 2014-03-19

Family

ID=45413818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121329A Expired - Fee Related JP5447186B2 (ja) 2010-05-27 2010-05-27 電圧制御回路

Country Status (1)

Country Link
JP (1) JP5447186B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231657A (ja) * 2010-08-26 2012-11-22 Semiconductor Energy Lab Co Ltd Dc−dcコンバータ及び半導体装置
CN103869864A (zh) * 2014-03-26 2014-06-18 中国科学院光电技术研究所 一种高压方波驱动信号底部电平稳定装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231657A (ja) * 2010-08-26 2012-11-22 Semiconductor Energy Lab Co Ltd Dc−dcコンバータ及び半導体装置
CN103869864A (zh) * 2014-03-26 2014-06-18 中国科学院光电技术研究所 一种高压方波驱动信号底部电平稳定装置

Also Published As

Publication number Publication date
JP5447186B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
JP5331508B2 (ja) ボルテージレギュレータ
US8232783B2 (en) Constant-voltage power supply circuit
JP6038516B2 (ja) ボルテージレギュレータ
CN108885474B (zh) 调节器电路
TWI441007B (zh) 無需外掛穩壓電容之低壓降穩壓器及其穩壓方法
JP2008165763A (ja) ボルテージレギュレータ
KR20150111301A (ko) 전압 레귤레이터
JP6884472B2 (ja) ボルテージレギュレータ
JP6564691B2 (ja) 安定化電源回路
US9152157B2 (en) Fast response current source
US11334102B2 (en) Power supply circuitry
JP2005115659A (ja) ボルテージ・レギュレータ
JP5095504B2 (ja) ボルテージレギュレータ
JP5447186B2 (ja) 電圧制御回路
JP6270002B2 (ja) 擬似抵抗回路及び電荷検出回路
JP2012009651A (ja) 電流駆動装置
JP4773991B2 (ja) ソースフォロア回路及び半導体装置
JP6038481B2 (ja) 電源回路
JP2010141589A (ja) 差動増幅回路
US11264955B2 (en) Semiconductor amplifier circuit and semiconductor circuit
JP2008059541A (ja) 定電圧回路
US20160231767A1 (en) Differential circuit
KR102512576B1 (ko) 전원 회로
JP5849585B2 (ja) 過電流検出回路
JP5666694B2 (ja) 負荷電流検出回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Ref document number: 5447186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees