CN108885474B - 调节器电路 - Google Patents

Abstract

调节器电路(200)，具备：电压检测电路部(10)，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；误差放大电路部(11)，对基准电压与所述反馈电压进行比较，输出比较结果的电压；输出电路部(12)，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；电流检测电路部(16)，检测所述输出电流的大小；以及电流偏置电路部(15)，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少。

Description

调节器电路

技术领域

本公开涉及调节器电路。

背景技术

说明以往的调节器电路。图12A是示出专利文献1所示的以往的调节器电路的结构的图。调节器电路的输出级的PMOS晶体管202，对负载提供充分的电流。偏置电压Vbias，不依赖于环境而使NMOS晶体管204在饱和区工作。

图12B是示出图12A的调节器电路的对负载电流的输出电压的特性的图。NMOS晶体管204在饱和区工作，因此，相对于负载电流的变化的输出电压的变动比较小。

如上所述，专利文献1所示的以往的调节器电路，在输出VREG，设置在饱和区工作的NMOS晶体管204，使一定的输出偏置电流流动，从而提高输出电流的最小值，抑制相对于负载电流的变化的输出电压变动。

(现有技术文献)

(专利文献)

专利文献1：美国专利第8378654号说明书

但是，专利文献1所示的以往的调节器电路中，与负载电流无关，而使一定的输出偏置电流流动，因此存在的课题是，若负载电流变大，则与不使输出偏置电流流动的情况相比，输出电压大幅度降低。

发明内容

本公开，鉴于所述课题，提供能够抑制相对于负载电流的变化的输出电压的变动，并且，即使在负载电流大的情况下，也能够抑制输出电压的降低的调节器电路。

为了题解所述课题，本公开的实施方案之一的调节器电路，具备：电压检测电路部，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；误差放大电路部，对基准电压与所述反馈电压进行比较，输出比较结果的电压；输出电路部，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；电流检测电路部，检测所述输出电流的大小；以及电流偏置电路部，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少。

本公开的调节器电路，能够抑制相对于负载电流的变化的输出电压的变动，并且，即使在负载电流大的情况下，也能够抑制输出电压的降低。

附图说明

图1是示出实施例1的调节器电路的结构例以及周边的电路的图。

图2是示出实施例1以及2的调节器电路的特性例的图。

图3是示出实施例1以及2的调节器电路的特性例的另一个例子的图。

图4是示出实施例2的调节器电路的结构例以及周边的电路的图。

图5是示出实施例3的调节器电路的结构例以及周边的电路的图。

图6是示出实施例3的调节器电路的特性例的图。

图7是示出能够适用的箝位电路部的另一个例子的图。

图8是示出实施例4的调节器电路的结构例以及周边的电路的图。

图9是示出AD转换电路部的结构例的图。

图10是示出实施例4的调节器电路的特性例的图。

图11是示出实施例5的调节器电路的结构例以及周边的电路的图。

图12A是示出专利文献1所示的以往的调节器电路的图。

图12B是示出专利文献1所示的以往的调节器的特性的图。

图13是示出以往的调节器电路的特性的图。

具体实施方式

(作为本发明的基础的知识)

本发明人员发现，关于“背景技术”的栏中所记载的调节器电路，会发生以下的问题。

图13是示出图12A所示的以往的调节器电路的特性例的图。该图上段示出，以往的调节器电路的负载电流与输出电压的关系。该图下段是示出，负载电流与输出偏置电流的关系的图。

在图13上段中，实线示出，由NMOS晶体管204，使一定的输出偏置电流Ibias从输出VREG流动时(即Ibias＝IL0)的特性。另一方面，虚线示出，不由NMOS晶体管204，使输出偏置电流Ibias从输出VREG流动时(即Ibias＝0)的特性。

PMOS晶体管202中流动的输出电流Iout为，下述(1)式。但是，将电阻R1以及电阻R2中流动的电流设为Irdiv，将与输出VREG连接的负载中流动的负载电流设为Iload。

Iout＝Irdiv+Ibias+Iload···(1)

PMOS晶体管202被设定为，式(1)表示的输出电流Iout为最大时也能够提供电流的尺寸。

图12A的调节器电路工作，以由运算放大器的输出电压，控制PMOS晶体管202的输出电流Iout，抑制输出电压的变动。一般而言，PMOS晶体管202的供电能力，与电源节点VDD的电压和运算放大器的输出电压的差的平方成比例。因此，如图13示出，PMOS晶体管202的输出电流的最大值与最小值的差(变化量)越大，且此时的最小值越小，PMOS晶体管202的输出电压的变动就越大。

如根据所述(1)式可见，作为电流Iout的一部分，除了负载电流Iload以外，还使输出偏置电流Ibias流动的情况，与不使输出偏置电流Ibias流动时(Ibias＝0)增加负载电流Iload的情况实质上等效。因此，使输出偏置电流Ibias流动时的特性(b)成为，将不使输出偏置电流Ibias流动时的特性(a)相对于负载电流Iload的轴向左方向，按照流动的输出偏置电流Ibias(＝IL0)的量平行移动的特性。并且，使输出偏置电流Ibias流动时的输出电压变动幅度(B)，比不使输出偏置电流Ibias流动时的输出电压变动幅度(A)小。

以往的调节器电路中，与负载电流Iload无关，而使一定的输出偏置电流Ibias流动，因此存在的课题是，如从图13可见，若负载电流Iload变大，则与不使输出偏置电流Ibias流动的情况相比，输出电压的降低大。

为了解决这样的课题，本公开的实施方案之一涉及的调节器电路，具备：电压检测电路部，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；误差放大电路部，对基准电压与所述反馈电压进行比较，输出比较结果的电压；输出电路部，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；电流检测电路部，检测所述输出电流的大小；以及电流偏置电路部，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少。

据此，能够抑制相对于负载电流的变化的输出电压的变动，并且，即使在负载电流大的情况下，也能够抑制输出电压的降低。

例如，调节器电路，由电流检测电路部检测输出电路部中流动的输出电流的大小，根据检测结果控制成，按照检测电流的增加使输出偏置电流减少，按照检测电流的减少使输出偏置电流增加。据此，能够抑制输出电路部中流动的输出电流的变动。其结果为，能够使相对于负载电流的变动的输出电压的变动变小，并且，在负载电流变大时能够不使输出偏置电流流动，因此，能够抑制输出电压的降低。

以下，对于本公开的实施例，参照附图进行说明。

(实施例1)

图1是示出实施例1的调节器电路200的结构例以及周边的电路的图。

该图的调节器电路200具备，电压检测电路部10、误差放大电路部11、输出电路部12、电流偏置电路部15、以及电流检测电路部16。并且，在该图中记载作为周边电路的电容部13以及负载电路部14。电容部13由电容C1构成，为了抑制输出节点VOUT的AC变动而被设置。负载电路部14由负载电路L1构成，负载电流Iload向从输出节点VOUT流出的方向流动。

具备：电压检测电路部10，按照输出节点VOUT的输出电压VOUT输出反馈电压VFB；误差放大电路部11，输出基准电压VREF与电压检测电路部10的反馈电压VFB的比较结果的电压VP；输出电路部12，按照误差放大电路部11的输出电压VP向输出节点VOUT提供输出电流Iout；电流检测电路部16，监视输出电路部12的输出电流Iout，将与输出电流Iout对应的检测电流Idet输出；以及电流偏置电路部15，按照电流检测电路部16的检测电流Idet使输出偏置电流Ibias增加或减少。

电压检测电路部10，由在输出节点VOUT与接地节点之间串联连接的电阻R1以及R2构成，检测输出节点的输出电压VOUT的大小，输出示出检测结果的反馈电压VFB。从电阻R1与R2的连接点提取反馈电压VFB。

误差放大电路部11，基准电压VREF输入到反相输入端子，反馈电压VFB输入到非反相输入端子，对基准电压VREF与反馈电压VFB进行比较，输出比较结果的电压VP。并且，由电源节点VDD的电压驱动。

输出电路部12，由PMOS晶体管P1构成，按照误差放大电路部11的输出，向所述输出节点提供输出电流。PMOS晶体管P1的栅极与误差放大电路部11的输出VP连接，源极与电源节点VDD连接，漏极与输出节点VOUT连接。PMOS晶体管P1，按照作为误差放大电路部11的输出的电压VP向输出节点VOUT提供输出电流Iout。也就是说，输出电路部12，在作为电压检测电路部10的输出的反馈电压VFB比基准电压VREF高的情况下，误差放大电路部11的输出电压VP变高。若输出电压VP变高，则输出电路部12的PMOS晶体管P1的栅极电压变高。据此，输出电路部12工作，以PMOS晶体管P1的驱动能力减少，输出电压VOUT变低。另一方面，在反馈电压VFB比基准电压VREF低的情况下，通过与所述工作相反的工作，以输出电压VOUT变高的方式工作。因此，输出电路部12工作，以输出电压VOUT成为一定，更准确而言，抑制输出电压VOUT的变动。

电流检测电路部16，由PMOS晶体管P2构成，检测由输出电路部12的输出电流的大小。PMOS晶体管P2的栅极与误差放大电路部11的输出VP连接，源极与电源节点VDD连接，漏极与节点VM连接。据此，电流检测电路部16，输出与输出电路部12的输出电流Iout对应的检测电流Idet。在此，若将输出电路部12的PMOS晶体管P1与电流检测电路部16的PMOS晶体管P2的尺寸比设为k:1，则在PMOS晶体管P1、P2在饱和区工作时，检测电流Idet与输出电流Iout的关系成为下述(2)式。

Idet＝(1/k)×Iout···(2)

也就是说，检测电流Idet，与输出电流Iout成比例，是输出电流Iout的(1/k)倍。

电流偏置电路部15，使可变的输出偏置电流Ibias从输出节点VOUT流动，根据电流检测电路部16的检测结果，使输出偏置电流Ibias增加或减少。例如，电流偏置电路部15，若电流检测电路部16的检测结果示出输出电流Iout的增加，则使输出偏置电流Ibias减少，若电流检测电路部16的检测结果示出输出电流Iout的减少，则使输出偏置电流Ibias增加。

具体而言，电流偏置电路部15，由第一电流源I1、第一电流镜部100、以及第二电流镜部101构成。第一电流源I1的第一端子与电源节点VDD连接，第二端子与节点VS连接。第一电流镜部100的输入与节点VM连接，输出与节点VS连接。第二电流镜部101的输入与节点VS连接，输出与输出节点VOUT连接。

因此，电流偏置电路部15，电流检测电路部16的检测电流Idet经由节点VM输入到电流偏置电路部15，将输出偏置电流Ibias作为灌电流输出到输出节点VOUT。

在此，第一电流源I1的第一端子与电源节点VDD连接，但是，并不一定需要与误差放大电路部11、输出电路部12、以及电流检测电路部16所使用的电源节点VDD相同，也可以与不同电压的电源节点连接。在误差放大电路部11、输出电路部12、以及电流检测电路部16所使用的电源节点VDD的电压比较高的情况下，对第一电流源I1的第一端子连接的电源节点，利用比电源节点VDD低的电压，从而能够减少调节器电路200的消耗电力。

第一电流镜部100，由NMOS晶体管N1和N2构成，NMOS晶体管N1，栅极和漏极共同，与节点VM(输入)连接，源极与接地节点连接。另一方面，NMOS晶体管N2，栅极连接于与NMOS晶体管N1的栅极共同的节点VM，漏极与节点VS(输出)连接，源极与接地节点连接。在此，若将NMOS晶体管N1与N2的尺寸比设为1:m，则在NMOS晶体管N2在饱和区工作时，NMOS晶体管N2中流动的电流IN2和检测电流Idet的关系成为下述(3)式。

IN2＝m×Idet···(3)

如此，第一电流镜部100，输入检测电流Idet，输出与检测电流Idet成比例的第一电流IN2。

第二电流镜部101，由NMOS晶体管N3和N4构成，NMOS晶体管N3，栅极和漏极共同，与节点VS(输入)连接，源极与接地节点连接。另一方面，NMOS晶体管N4，栅极连接于与NMOS晶体管N3的栅极共同的节点VS，漏极与输出节点VOUT(输出)连接，源极与接地节点连接。在此，若将NMOS晶体管N3与N4的尺寸比设为1:n，则在NMOS晶体管N4在饱和区工作时，NMOS晶体管N3中流动的电流IN3和输出偏置电流Ibias的关系成为下述(4)式。

Ibias＝n×IN3···(4)

如此，第二电流镜部101，输入第二电流IN3，将输出偏置电流Ibias输出。如所述(4)式示出，第二电流IN3和输出偏置电流Ibias处于比例关系。

并且，节点VS的电流的关系，若将第一电流源I1中流动的电流设为I1，则成为下述(5)式。

I1＝IN2+IN3···(5)

根据所述(3)式至(5)式，获得下述(6)式。

I1＝m×Idet+(1/n)×Ibias···(6)

在所述(6)式中，左边是，第一电流源I1的电流I1，右边是，与检测电流Idet成比例的第一电流和与输出偏置电流Ibias成比例的第二电流之和。也就是说，电流偏置电路部15工作，以在第一电流源I1的电流I1为任意的一定值时，与检测电流Idet成比例的第一电流和与输出偏置电流Ibias成比例的第二电流之和成为相等。其结果为，若检测电流Idet增加，则输出偏置电流Ibias减少，若检测电流Idet减少，则输出偏置电流Ibias增加。

在此，第一电流源I1的电流I1为任意的一定值，但是，也可以按照调节器电路200的工作模式(电源电压，负载电流，输出电压等的切换等)，设定为不同的任意的一定值。据此，能够按照调节器电路200的规格、用途，削减无用的电流消耗。

如上构成调节器电路200，因此，在PMOS晶体管P1、P2以及NMOS晶体管N1、N2、N3、N4在饱和区工作的范围内，满足所述(1)式至(6)式。

根据所述(1)式至(6)式能够由下述(7)式表示输出偏置电流Ibias，因此，输出偏置电流Ibias的负载电流Iload依赖性，能够由晶体管尺寸比(k,m,n)、第一电流源I1的电流I1、电压检测电路部10中流动的电流Irdiv调整。

Ibias＝(n×(I1－(m/k)×(Iload+Irdiv)))/(1+(m×n)/k)···(7)

接着，对于调节器电路200的工作，参照图2以及图3进行说明。图2是示出实施例1的调节器电路200的特性例的图，图3是示出另一个例子的图。

在图2以及图3中，实线示出的特性例1、2示出，由实施例1示出的调节器电路200的电流偏置电路部15，使输出偏置电流Ibias从输出节点VOUT流动时的输出电压以及输出偏置电流的特性。另一方面，虚线示出，由所述的以往的调节器电路的NMOS晶体管204，使一定的输出偏置电流Ibias从输出VREG流动时的输出电压以及输出偏置电流的特性。

而且，图2以及图3的实线的特性例1、2示出，将作为所述(7)式的设计参数的晶体管尺寸比(k，m，n)、第一电流源I1的电流I1、以及电压检测电路部10中流动的电流Irdiv设定为不同时的特性例。为了比较，在图2以及图3中，虚线都示出相同的以往的调节器电路的特性。

图2示出将无负载时(Iload＝0)的输出偏置电流Ibias与以往的调节器电路NMOS的晶体管204的输出偏置电流Ibias一致时的特性。因此，无负载时(Iload＝0)的输出电压VOUT成为，与以往的调节器电路同等的电平。若负载电流Iload增加，则输出电路部12的PMOS晶体管P1中流动的电流Iout增加，因此，与此对应，如所述(2)式示出，电流检测电路部16的PMOS晶体管P2中流动的检测电流Idet也增加。

检测电流Idet，输入到电流偏置电路部15，在第一电流镜部100中，在NMOS晶体管N2在饱和区工作的节点VS的电压范围内，如所述(3)式示出，生成NMOS晶体管N2中流动的电流IN2。由第一电流源I1向节点VS流入的电流I1之中，电流IN2由NMOS晶体管N2从节点VS流出，以满足所述(5)式的方式，剩余输入到第二电流镜部10，作为NMOS晶体管N3中流动的电流IN3从节点VS流出。在第二电流镜部101中，电流IN3，生成所述(4)式示出的输出偏置电流Ibias，成为针对输出节点VOUT的灌电流。

因此，若负载电流Iload增加，经由检测电流Idet，电流IN2增加，则如所述(5)式示出，在节点VS，相对于基于第一电流源I1的电流I1的流入量，基于电流IN2的流出量的比例增加，基于电流IN3的流出量减少，因此，如所述(4)式示出，输出偏置电流Ibias也一起减少。节点VS的电压，因电流IN2的增加而降低，若节点VS的电压成为NMOS晶体管N3以及N4的阈值电压以下，NMOS晶体管N3以及N4在亚阈值区工作，电流IN3以及输出偏置电流Ibias减少。若因节点VS的电压的降低而NMOS晶体管N2在线性区工作，则节点VS的电压接近接地电压，电流IN3以及输出偏置电流Ibias，大致成为零，因此，能够避免输出电压VOUT的降低。

而且，若因基于电流IN2的增加的节点VS的电压的降低，而NMOS晶体管N2进入线性区，则电流IN2不满足所述(3)式，与在节点VS与接地节点之间，经由以节点VM的电压的栅极－源极间电压以及节点VS的电压的漏极－源极间被偏置的NMOS晶体管N2的导通电阻流动的电流相等，如上所述，因节点VS的电压的降低，而NMOS晶体管N3在亚阈值区工作，NMOS晶体管N3中流动的电流减少，因此，若NMOS晶体管N2在线性区工作，则电流IN2，与第一电流源I1的电流I1大致相等。

在图2中，对于比输出偏置电流Ibias大致成为零的负载电流Iload(＝IL1)大的负载电流Iload，输出偏置电流Ibias为零，输出电压VOUT与负载电流Iload的关系，与以往的调节器电路的输出偏置电流Ibias为零时的特性同等。

在所述的工作中，若所述(1)式的右边示出的负载电流Iload增加，则输出偏置电流Ibias减少，所述(1)式的左边的输出电流Iout的变化被抑制，因此，能够使输出电压VOUT的变动变小。

另一方面，若负载电流Iload从大的状态减少，则输出电路部12的PMOS晶体管P1中流动的输出电流Iout减少，从而按照所述(2)式，电流检测电路部16的PMOS晶体管P2中流动的检测电流Idet减少。也就是说，输入到电流偏置电路部15的第一电流镜部100的NMOS晶体管N1的电流减少，因此，节点VM的电压降低，据此，NMOS晶体管N2的导通电阻上升。若NMOS晶体管N2的导通电阻上升，则节点VS的电压上升。若节点VS的电压达到，NMOS晶体管N2在饱和区工作的电压，则电流IN2满足所述(3)式。若节点VS的电压比电流偏置电路部15的第二电流镜部101的NMOS晶体管N3以及N4的阈值电压高，则NMOS晶体管N3中流动的电流IN3逐渐增大。按照电流IN2的减少，电流IN3增加，以满足所述(5)式，输出偏置电流Ibias增加，以满足所述(4)式。

若负载电流Iload成为零，在将图2示出的无负载时(Iload＝0)的输出偏置电流Ibias设定为以往的调节器电路的输出偏置电流Ibias(＝IL0)同等的情况下，调节器电路200的输出电压VOUT成为，与以往的调节器电路同等的电平。

图3是，将无负载时(Iload＝0)的输出偏置电流Ibias设定为比以往的调节器电路的NMOS晶体管204的输出偏置电流Ibias(＝IL0)大，设定为在负载电流Iload成为最大(＝IL3)时输出偏置电流Ibias成为零的情况的特性例。

如根据所述(7)式也可见，通过变更所述的设计参数(k，m，n，I1，Irdiv)，从而能够调整无负载时的输出偏置电流Ibias、相对于负载电流Iload变化的输出偏置电流Ibias的变化量(输出偏置电流-负载电流特性中的倾斜度)、输出偏置电流Ibias成为零的负载电流Iload。而且，在调整输出偏置电流-负载电流特性时，并不一定需要变更所述(7)式中的所述设计参数(k，m，n，I1，Irdiv)的全部。

如图3的输出电压VOUT与负载电流Iload的关系示出，将无负载时(Iload＝0)的输出偏置电流Ibias设为比电流IL0大，从而能够将无负载时的输出电压VOUT设定为，比以往的调节器电路的输出电压的电平低的值。另一方面，将负载电流Iload成为最大(＝IL3)时的输出偏置电流Ibias设为零，从而能够避免基于输出偏置电流Ibias的输出电压VOUT的降低，因此，能够将相对于负载电流Iload的变化的输出电压VOUT的变动设为比图2的特性例更小。

而且，对于输出偏置电流Ibias成为电流IL0的负载电流Iload(＝IL2)成为，输出电压VOUT成为以往的调节器电路的输出电压同等的电平。

而且，伴随于负载电流Iload的增减的调节器电路200的工作与图2的情况同样，因此省略。

如上所述，相对于负载电流Iload的变化，能够抑制输出电压VOUT的变动，并且，在负载电流Iload大时也能够避免输出电压VOUT的降低。

如上说明，实施例1的调节器电路200，具备：电压检测电路部10，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；误差放大电路部11，对基准电压与反馈电压进行比较，输出比较结果的电压；输出电路部12，按照误差放大电路部11的输出，向输出节点提供输出电流；电流检测电路部16，检测输出电流的大小；以及电流偏置电路部15，向输出节点提供输出偏置电流，根据电流检测电路部16的检测结果，使输出偏置电流增加或减少。

据此，能够抑制相对于负载电流的变化的输出电压的变动，并且，即使在负载电流大的情况下，也能够抑制输出电压的降低。

在此，也可以是，电流偏置电路部15，在电流检测电路部16的检测结果示出输出电流的增加的情况下，使输出偏置电流减少，在电流检测电路部16的检测结果示出输出电流的减少的情况下，使输出偏置电流增加。

按照输出电流的增减使输出偏置电流减增，从而能够抑制相对于负载电流的变化的输出电压的变动，并且，即使在负载电流大的情况下，也能够抑制输出电压的降低。

在此，也可以是，电流检测电路部16，输出与输出电流成比例的检测电流，电流偏置电路部15具有，使恒定电流流动的电流源I1，电流源I1中流动的恒定电流是，检测电流或与检测电流成比例的第一电流、和输出偏置电流或与输出偏置电流成比例的第二电流之和。

据此，能够由利用使恒定电流流动的电流源的简单的电路，容易控制输出偏置电流的增减。

在此，也可以是，电流源I1中流动的恒定电流是，第一电流与第二电流之和，电流偏置电路部15，具备：第一电流镜部100，被输入检测电流，输出第一电流；以及第二电流镜部101，被输入第二电流，将输出偏置电流输出。

据此，由电流源、第一以及第二电流镜部的组合，构成电流偏置电路部15。适当地设定与电流偏置电路部15连接的电源节点的电压，从而能够抑制调节器电路的消耗电力。

在此，也可以是，电流偏置电路部15，具备：第一电流源I1，具有与任意的电源节点或接地节点连接的第一端子以及第二端子；第一电流镜部100，输入与电流检测电路部16的输出连接，输出与第一电流源I1的第二端子连接；以及第二电流镜部101，输入与第一电流源I1的第二端子连接，输出与输出节点连接。

据此，适当地设定与电流偏置电路部15连接的电源节点的电压，从而能够抑制调节器电路的消耗电力。

在此，也可以是，电流检测电路部16是，除了电流驱动能力的不同以外，包括与输出电路部12相同的结构的电路，按照误差放大电路部11的输出，输出与输出电流的大小成比例的检测电流。

据此，电流检测电路部16，如式(2)示出，能够容易生成与输出电流成比例的检测电流。并且，与将电流检测电路部16，作为串联连接于输出电路部12的电流检测用的电阻构成的情况相比，能够抑制工作下限电压的上升。

在此，也可以是，电流检测电路部16被设置为，与输出电路部12并联。

据此，与将电流检测电路部16，作为串联连接于输出电路部12的电流检测用的电阻构成的情况相比，能够抑制工作下限电压的上升。

(实施例2)

图4是示出实施例2的调节器电路200的结构例以及周边的电路的图。在图4中，对于与所述实施例1的调节器电路200相同功能的构成要素附上相同符号，省略详细说明。在此，仅说明结构不同的部分。

在图4示出的调节器电路200中，将图1示出的调节器电路200的电流偏置电路部15置换为图4示出的电流偏置电路部15，除此以外的结构相同。

实施例2的电流偏置电路部15，由第二电流源I2以及第三电流镜部102构成，输入与作为电流检测电路部16的输出的节点VM连接，输出与输出节点VOUT连接。

电流偏置电路部15，电流检测电路部16的检测电流Idet经由节点VM输入到电流偏置电路部15，向输出节点VOUT输出作为灌电流的输出偏置电流Ibias。

第二电流源I2，第三端子与接地节点连接，第四端子与作为电流检测电路部16的输出的节点VM连接，第三电流镜部102，输入与节点VM连接，输出与接地节点连接，源极与输出节点VOUT连接。

第三电流镜部102，由PMOS晶体管P3和P4构成，PMOS晶体管P3，栅极和漏极共同，与节点VM(输入)连接，源极与输出节点VOUT(源极)连接。另一方面，PMOS晶体管P4，栅极连接于与PMOS晶体管P3的栅极共同的节点VM，漏极与接地节点(输出)连接，源极与输出节点VOUT(源极)。

而且，优选的是，将PMOS晶体管P3以及P4的基板节点的电压设定为，在输出电压VOUT以上、电源节点VDD的电压以下的范围内，不会比节点VM的电压低的电压。并且，优选的是，尤其在输出电压VOUT在宽范围内可变的情况下，将PMOS晶体管P3以及P4的基板节点的电压，按照输出电压VOUT的电平，在输出电压VOUT低时切换为低的电压来工作，在输出电压VOUT高时切换为高的电压来工作。并且，也可以将PMOS晶体管P3以及P4的基板节点的连接设为，电源节点VDD或输出节点VOUT。

在此，若将PMOS晶体管P3与P4的尺寸比设为1:p，则在PMOS晶体管P4在饱和区工作时，PMOS晶体管P3中流动的电流IP3与PMOS晶体管P4中流动的电流IP4的关系成为下述(8)式。

IP4＝p×IP3···(8)

并且，输出偏置电流Ibias为，PMOS晶体管P3与PMOS晶体管P4中流动的电流之和，因此，获得下述(9)式。

Ibias＝IP3+IP4···(9)

并且，根据节点VM的电流的关系，检测电流Idet与第二电流源I2中流动的电流I2与PMOS晶体管P3中流动的电流IP3的关系成为下述(10)式。

I2＝Idet+IP3···(10)

因此，根据所述(8)至(10)式，检测电流Idet与输出偏置电流Ibias的关系成为下述(11)式。

I2＝Idet+Ibias/(1+p)···(11)

所述(11)式中，左边是，第二电流源I2的电流I2，右边是，检测电流Idet和与输出偏置电流Ibias成比例的第二电流之和。也就是说，电流偏置电路部15工作，以第二电流源I2的电流I2为任意的一定值时，检测电流Idet和与输出偏置电流Ibias成比例的第二电流之和相等。

而且，在此，第二电流源I2的电流I2为任意的一定值，但是，也可以按照调节器电路200的工作模式(电源电压，负载电流，输出电压等的切换等)，设定为不同的任意的一定值，从而能够按照调节器电路200的规格、用途，削减无用的电流消耗。

如上构成调节器电路200，因此，满足所述(1)式、(2)式、以及(8)式至(11)式。

因此，根据所述(1)式、(2)式、以及(8)式至(11)式，能够由下述(12)式表示输出偏置电流Ibias，输出偏置电流Ibias的负载电流Iload依赖性，能够由晶体管尺寸比(k,p)、第二电流源I2的电流I2、电压检测电路部10中流动的电流Irdiv调整。

Ibias＝((1+p)/(1+k+p))×(k×I2－Irdiv－Iload)···(12)

接着，对于调节器电路200的工作，电流偏置电路部15以外与实施例1同样，因此，以电流偏置电路部15的工作为中心进行说明。

若随着负载电流Iload增加，检测电流Idet增加，第二电流源I2的电流I2为任意的一定值，因此，以满足所述(10)式的方式，节点VM的电压上升，从而PMOS晶体管P3的栅极－源极间电压减少，PMOS晶体管P3中流动的电流IP3减少。对于输出偏置电流Ibias，如所述(9)式示出，PMOS晶体管P4的栅极与PMOS晶体管P3共同，因此，将与晶体管尺寸比对应的电流(IP4＝p×IP3)和PMOS晶体管P3中流动的电流IP3一起从输出节点VOUT流出以作为灌电流。若检测电流Idet还增加，输出电压VOUT与节点VM的电压差成为PMOS晶体管P3以及P4的阈值电压以下，则PMOS晶体管P3以及P4在亚阈值区工作，因此，大致成为截止状态，输出偏置电流Ibias大致成为零。若节点VM的电压达到输出电压VOUT，则PMOS晶体管P3以及P4截止，输出偏置电流Ibias成为零。另一方面，若负载电流Iload减少，则检测电流Idet减少，因此，节点VM的电压降低。据此，PMOS晶体管P3的栅极－源极间电压变大，因电流IP3以及电流IP4增加而输出偏置电流Ibias增加。

无负载时的输出电压VOUT的电平是，按照负载电流Iload为零时的输出偏置电流Ibias的设定决定的，因此，若将无负载时(Iload＝0)的输出偏置电流Ibias设定为与实施例1同样，将负载电流成为最大时的输出偏置电流设定为零，则能够获得与实施例1同样的输出电压VOUT的变动。

因此，与实施例1同样，相对于负载电流Iload的变化，能够抑制输出电压VOUT的变动，并且，在负载电流Iload大时也能够避免输出电压VOUT的降低。

并且，进而，如上所述，电流偏置电路部15由第二电流源I2以及第三电流镜部102构成，因此，相对于实施例1的结构，能够削减元件数量，能够削减面积。

并且，将第三电流镜部102的源极设为输出节点VOUT，因此，没有检测电流Idet以外的无用的电流消耗，相对于实施例1的结构，能够削减电流消耗。

如上说明，在实施例2的调节器电路200中，电流检测电路部16，输出与输出电流成比例的检测电流，电流偏置电路部15具有，使恒定电流流动的电流源I2，电流源I2中流动的恒定电流是，检测电流或与检测电流成比例的第一电流、和输出偏置电流或与输出偏置电流成比例的第二电流之和。

在此，也可以是，电流源中流动的恒定电流是，检测电流与第二电流之和，电流偏置电路部15具备，输入第二电流，输出与第二电流成比例的镜电流，与输出节点连接，并且，将第二电流与镜电流之和作为输出偏置电流提供给输出节点的电流镜部102。

据此，电流偏置电路部15，由电流源和电流镜部的组合构成。该电流偏置电路部15，与实施例1相比，能够削减元件数，能够削减IC内的电路面积。

在此，也可以是，电流偏置电路部15，具备：第二电流源I2，具有与任意的电源节点或接地节点连接的第三端子，以及与电流检测电路部的输出连接的第四端子；以及电流镜部102，输入与第二电流源的第四端子连接，输出与任意的电源节点或接地节点连接，源极与输出节点连接。

据此，电流偏置电路部15，与实施例1相比，能够削减元件数，能够削减IC内的电路面积。

(实施例3)

图5是示出实施例3的调节器电路200的结构例以及周边的电路的图。在图4中，对于与所述实施例2的调节器电路200相同功能的构成要素附上相同符号，省略详细说明。在此，仅说明结构不同的部分。

在图5示出的调节器电路200中，将图4示出的调节器电路200的电流偏置电路部15置换为图5示出的电流偏置电路部15，除此以外的结构相同。

实施例3的电流偏置电路部15，由第二电流源I2、第三电流镜部102、以及箝位电路部17构成，被构成为针对实施例2的电流偏置电路部15，还设置箝位电路部17。输入与作为电流检测电路部16的输出的节点VM连接，输出与输出节点VOUT连接。

电流偏置电路部15，电流检测电路部16的检测电流Idet经由节点VM输入到电流偏置电路部15，向输出节点VOUT输出作为灌电流的输出偏置电流Ibias。

第二电流源I2，第三端子与接地节点连接，第四端子与节点VC连接，第三电流镜部102，输入与节点VC连接，输出与接地节点连接，源极与输出节点VOUT连接。箝位电路部17，第一输入与作为电流检测电路部16的输出的节点VM连接，第二输入与输出节点VOUT连接，第一输出与节点VC连接。

第三电流镜部102，由PMOS晶体管P3和P4构成，PMOS晶体管P3，栅极和漏极共同，与节点VC(输入)连接，源极与输出节点VOUT(源极)连接。另一方面，PMOS晶体管P4，栅极连接于与PMOS晶体管P3的栅极共同的节点VC，漏极与接地节点(输出)连接，源极与输出节点VOUT(源极)连接。

箝位电路部17，由NMOS晶体管N5构成，第一输入与NMOS晶体管N5的漏极连接，第二输入与NMOS晶体管N5的栅极连接，第一输出与NMOS晶体管N5的源极连接。

在电源节点VDD的电压与输出电压VOUT的差大的情况下，或者，在输出电压VOUT可变，且输出低电压至高电压的情况下(在电源节点VDD的电压与输出电压VOUT的差小的情况和大的情况混在一起的情况下)，存在的问题是，若将第三电流镜部102的PMOS晶体管P3以及P4的基板节点与电源节点VDD连接，则因基板偏置效果而引起的阈值电压的上升，电流偏置电路部15能够工作的输出电压VOUT的电平上升，输出电压VOUT的下限电压被限制。另一方面，在第三电流镜部102的PMOS晶体管P3以及P4的基板节点与输出节点VOUT连接的情况下，因检测电流Idet的增加而PMOS晶体管P3的漏极电压上升，若超过输出节点VOUT的输出电压VOUT，则在PMOS晶体管P3的漏极－基板节点间发生正向偏压，电流流入到输出节点VOUT。在PMOS晶体管P3被形成在P型基板上的N型阱内的情况下，在PMOS晶体管P3的漏极－基板节点(N型阱)－P型基板形成寄生双极晶体管。存在的问题是，若寄生双极晶体管工作，则电流流入到P型基板，因此，会有因P型基板电位的上升而引起闩锁等的情况，需要通过布置对应。

箝位电路部17被设置为，用于解决所述问题，即使在将第三电流镜部102的PMOS晶体管P3以及P4的基板节点与输出节点VOUT连接，限制为即使在设定为输出电压VOUT的情况下也节点VC的电压(PMOS晶体管P3的漏极电压)不超过输出电压VOUT。

如上构成调节器电路200，因此，NMOS晶体管N5中流动的电流IN5，与检测电流Idet同等，与实施例2同样，满足所述(1)式、(2)式、以及(8)式至(12)式，输出偏置电流Ibias的负载电流Iload依赖性，能够由晶体管尺寸比(k,p)、第二电流源I2的电流I2、电压检测电路部10中流动的电流Irdiv调整。

接着，对于调节器电路200的工作，电流偏置电路部15的箝位电路部17以外与实施例2同样，因此，以电流偏置电路部15的箝位电路部17的工作、作用为中心进行说明。

图6是示出实施例3的调节器电路200的特性例的图。在图6中，实线示出由实施例3示出的调节器电路200的电流偏置电路部15，使输出偏置电流Ibias从输出节点VOUT流动时的特性，另一方面，虚线示出由所述的以往的调节器电路NMOS的晶体管204，使一定的输出偏置电流Ibias(＝IL0)从输出VREG流动时的特性。

若随着负载电流Iload增加，检测电流Idet增加，则节点VM以及节点VC的电压上升。因节点VC上升，而PMOS晶体管P3以及P4的栅极－源极间电压(输出电压VOUT与节点VC的电压的差)变小，PMOS晶体管P3中流动的电流IP3减少。与此对应，PMOS晶体管P4中流动的电流IP4也减少，输出偏置电流Ibias减少。若节点VC的电压上升，则同时NMOS晶体管N5的栅极－源极电压也减少。节点VC的电压，由作为NMOS晶体管N5的栅极电压的输出电压VOUT－Vt(NMOS晶体管N5的阈值电压)限制，由满足所述(10)式的最高电压限制。因此，即使负载电流Iload还增加为(负载电流Iload＝IL4)，节点VC的电压也不上升，检测电流Idet饱和。检测电流Idet饱和、且成为一定，因此，如所述(11)式示出，第二电流源I2的电流I2、饱和的检测电流Idet、以及由晶体管尺寸比(p)决定的一定的输出偏置电流Ibias流动。并且，若以后因负载电流Iload增加而输出电压VOUT降低，则为了保持NMOS晶体管N5的栅极－源极间电压，而节点VC的电压一起降低，但是，此时，同时，也保持PMOS晶体管P3以及P4的栅极－源极间电压，因此，输出偏置电流Ibias仍然为一定。

节点VC的电压，在电压由箝位电路部17的NMOS晶体管N5限制的状态下，不达到输出电压VOUT，因此，如图6示出，比无负载时的输出偏置电流Ibias(＝IL0)小，但是，在负载电流Iload大时也一定的输出偏置电流Ibias流动，从而产生输出电压VOUT的降低。

另一方面，在负载电流Iload减少的情况下，与所述工作相反，直到降低到能够检测到检测电流Idet的电平，输出偏置电流Ibias仍然为一定，若达到能够检测的电平，随着检测电流Idet减少，节点VM以及节点VC的电压降低，随着节点VC的电压降低，PMOS晶体管P3以及P4的栅极－源极间电压变大，输出偏置电流Ibias增加。

按照负载电流Iload为零时的输出偏置电流Ibias的设定决定无负载时的输出电压VOUT的电平，因此，若将无负载时(Iload＝0)的输出偏置电流Ibias设定为与实施例1同样，则能够获得与实施例1同样的输出电压VOUT。另一方面，对于负载电流成为最大时的输出偏置电流，如上所述，所述(11)式示出的饱和的检测电流Idet、第二电流源I2的电流I2、以及与晶体管尺寸比(p)对应的一定的电流流动，因此，发生与输出偏置电流值对应的输出电压VOUT的降低，但是，与以往的调节器电路相比，能够抑制输出电压的降低。

因此，相对于负载电流Iload的变化，能够抑制输出电压VOUT的变动，并且，在负载电流Iload大时也能够避免输出电压VOUT的降低。

而且，在所述说明中箝位电路部17被构成为，利用NMOS晶体管N5，但是，将节点VC的限制电压设为PMOS晶体管P3以及P4在亚阈值区工作的电压电平或输出电压VOUT的电路用于箝位电路部17，从而能够将负载电流Iload大时的输出偏置电流Ibias成为大致零或零，能够避免输出电压VOUT的降低。

图7是能够适用于箝位电路部17的另一个电路结构例。通过利用图7示出的箝位电路部17的结构，在负载电流大时也能够将输出偏置电流成为零，能够这样构成。

图7的箝位电路部17的结构以及工作是一般的技术，因此，省略详细说明，但是，以下仅说明实施例3中适用时的连接结构以及优点。

图7示出的箝位电路部17，由NMOS晶体管N5和运算放大器OP1构成，第一输入(节点VM)与NMOS晶体管N5的漏极连接，第二输入(输出节点VOUT)与运算放大器OP1的非反相输入端子连接，第一输出(节点VC)与运算放大器的反相输入端子以及NMOS晶体管N5的源极连接。根据所述的结构，节点VC的电压能够由输出节点VOUT的输出电压VOUT限制，因此，在负载电流Iload大时能够将输出偏置电流Ibias设为零，能够避免输出电压VOUT的降低。

如上说明，在实施例3的调节器电路200中，电流检测电路部16，输出与输出电流成比例的检测电流，电流偏置电路部15具有，使恒定电流流动的电流源I2，电流源I2中流动的恒定电流是，检测电流或与检测电流成比例的第一电流、和输出偏置电流或与输出偏置电流成比例的第二电流之和。

在此，也可以是，电流源中流动的恒定电流是，检测电流与第二电流之和，电流偏置电路部15具备，输入第二电流，输出与第二电流成比例的镜电流，与输出节点连接，并且，将第二电流与镜电流之和作为输出偏置电流提供给输出节点的电流镜部102。

在此，也可以是，电流偏置电路部15具备，被插入到用于将检测电流从电流检测电路部16向电流源传递的布线，对布线之中的电流源侧的布线部分的电压进行限制，以便不超过输出电压的箝位电路部17。

据此，能够缓和输出电压VOUT的下限电压的限制。并且，能够不使节点VC的电压超过输出电压VOUT，因此，能够防止起因于寄生双极晶体管的闩锁所导致的误动作。

在此，也可以是，电流偏置电路部15具有，与电流检测电路部的输出连接的第一输入，与输出节点连接的第二输入，以及与第二电流源的第四端子以及电流镜部的输入连接的第一输出，电流偏置电路部15还具备对第一输出的电位进行限制的箝位电路部17。

据此，能够缓和输出电压VOUT的下限电压的限制。并且，能够不使节点VC的电压超过输出电压VOUT，因此，能够防止起因于寄生双极晶体管的闩锁所导致的误动作。

而且，在所述中说明了，电流偏置电路部15的第三电流镜部102由PMOS晶体管构成，箝位电路部17由NMOS晶体管构成的情况，但是，如后述的实施例5示出，在本实施例中也同样，也能够以将PMOS晶体管调换为NMOS晶体管，将NMOS晶体管调换为PMOS晶体管的形式构成。在此情况下，构成第三电流镜部102的NMOS晶体管的源极与输出节点VOUT连接，能够将基板节点也同样与输出节点VOUT连接。将构成箝位电路部17的PMOS晶体管的栅极与VOUT连接，从而能够将成为与第三电流镜部102的输入的共同节点的PMOS晶体管的源极限制为输出电压VOUT+Vt(PMOS晶体管的阈值电压)，能够防止NMOS晶体管的漏极－基板节点间的正向偏压。也就是说，箝位电路部17以控制成第一输出的电位不低于输出电压VOUT的方式工作，在将PMOS晶体管调换为NMOS晶体管，将NMOS晶体管调换为PMOS晶体管的形式构成的情况下，不超过输出电压意味着，不低于输出电压。

(实施例4)

图8是示出实施例4的调节器电路200的结构例以及周边的电路的图。在图1中，对于与所述实施例1的调节器电路200相同功能的构成要素附上相同符号，省略详细说明。在此，仅说明结构不同的部分。

在图8示出的调节器电路200中，将图1示出的调节器电路200的电流偏置电路部15置换为图8示出的电流偏置电路部15，将图1示出的调节器电路200的电流检测电路部16置换为图8示出的电流检测电路部16，除此以外的结构相同。

实施例4的电流偏置电路部15，由n个(n为1以上的整数)偏置路径19构成，输入与电流检测电路部16的输出连接，对n个偏置路径19各自的接通、截止进行切换的n比特的信号Sig输入，n比特的信号Sig一一对应地分配到n个偏置路径，输出的n个偏置路径19的第一端子与输出节点VOUT连接，n个偏置路径19的第二端子与接地节点连接。

偏置路径19，第一端子与开关SWn(n为1以上的整数)连接，开关SWn与被设定为规定的电流值的电流源IBn(n为1以上的整数)串联连接，第二端子与电流源IBn的另一方的端子连接，并接地。开关SWn被构成为，由n比特的输入信号Sig内的任一个比特控制，由“L”接通，由“H”截止。由电流源IBn设定的规定的电流值，相对于无负载时设定的输出偏置电流Ibias(＝IL0)，被设定为1/n的电流值。因此，偏置路径19工作，以若与输入信号Sig对应的比特成为“L”状态，则开关SWn接通，使相当于(IL0/n)的输出偏置电流从输出节点VOUT流动，并且，若与输入信号Sig对应的比特成为“H”状态，则开关SWn截止，不使输出偏置电流从输出节点VOUT流动。

实施例4的电流检测电路部16，由PMOS晶体管P2以及AD转换电路部18构成。

PMOS晶体管P2，栅极与误差放大电路部11的输出VP连接，源极与电源节点VDD连接，漏极与AD转换电路部18的输入(节点VM)连接，将PMOS晶体管P2中流动的检测电流Idet向AD转换电路部18输出。在此，若将PMOS晶体管P2与输出电路部12的PMOS晶体管P1的晶体管尺寸比设为，与实施例1同样，则满足所述(2)式。

AD转换电路部18，输入与PMOS晶体管P2的漏极(节点VM)连接，对输入的检测电流Idet的电流量，进行AD转换，将检测电流Idet的电流值越大，“H”输出的数量就越多的n比特的信号Sig输出到电流偏置电路部15。

图9是AD转换电路部18的电路结构例。如图9示出，能够由AD转换电路部18的输入(节点VM)至接地节点间的(n+1)个串联连接的电阻Rd1至Rd(N+1)和n个比较器300构成。针对(n+1)个电阻间的n个连接点，利用n个比较器300，与基准电压VREFA进行电压比较，从而能够将检测电流Idet的大小表现为n比特的数字信号。在电阻间的连接点的电位比基准电压VREFA高的情况下，若比较器300进行“H”输出，则检测电流Idet的电流值越大，n比特的信号Sig的“H”状态的数量就越多。反而，检测电流Idet的电流值越小，n比特的信号Sig的“H”状态的数量就越少。AD转换电路部18是一般的技术，因此，省略更详细说明。

接着，说明实施例4的调节器电路200的工作。图10是示出实施例4的调节器电路200的特性例的图。

在图10中，实线示出实施例4示出的调节器电路200的特性例子，另一方面，虚线示出由所述的以往的调节器电路的NMOS晶体管204，使一定的输出偏置电流Ibias(＝IL0)从输出VREG流动时的特性例。

而且，对于电流偏置电路部15以及电流检测电路部16以外，由于与所述的其他的实施例同样，因此，省略说明。

如上构成图8示出调节器电路200，因此，若负载电流Iload增加，则按照所述(2)式，检测电流Idet增加。随着检测电流Idet增加，则从AD转换电路部18输出的n比特的信号Sig的“H”输出比特增加。信号Sig输入到电流偏置电路部15，与“H”状态的比特数对应的数量的偏置路径19截止，输出偏置电流Ibias减少。此时的输出偏置电流Ibias，若将“L”状态的比特数设为q，则成为(q/n)×IL0。若随着基于负载电流Iload的增加的检测电流Idet的增加，从AD转换电路部18的“H”输出的比特数增加，则如图10的输出偏置电流与负载电流的关系示出，输出偏置电流按每一个偏置路径的电流值(IL0/n)以阶梯状减少。另一方面，若负载电流Iload减少，则检测电流Idet也减少，据此工作，以若从AD转换电路部18的“H”输出的比特数减少，则输出偏置电流按每一个偏置路径的电流值(IL0/n)以阶梯状增加。AD转换电路部18的分辨率越大，输出偏置电流的阶梯台阶就越小。

在所述说明中，将无负载时的输出偏置电流，由以往的调节器电路NMOS的晶体管204，与从输出VREG的一定的输出偏置电流(＝IL0)一致，但是，能够任意设定无负载时的输出偏置电流。

如上所述，在无负载时，设为与以往同样的输出偏置电流(＝IL0)，从而能够获得与以往同样的输出电压，在负载电流大的情况下，使所有的偏置路径19截止，从而能够将输出偏置电流设为零，因此，能够抑制相对于负载电流的变化的输出电压VOUT的变动，并且，在负载电流大时也能够避免输出电压降低。

而且，由电流源IB1至IBn设定的电流值，并不仅限于无负载时设定的输出偏置电流的1/n，也可以根据需要的规格、特性，适当地对阶梯间进行加权等自由设定。

如上说明，在实施例4中也可以是，电流检测电路部16，输出示出输出电流的大小的数字检测信号，电流偏置电路部15具有至少一个偏置路径19，至少一个偏置路径19分别具有，被设定为规定的电流值的电流源、以及与电流源串联连接的开关，电流偏置电路部15，通过按照数字检测信号的变化，改变接通状态的开关的数量，在输出电流增加的情况下，使输出偏置电流减少，在输出电流减少的情况下，使输出偏置电流增加。

据此，按照数字检测信号的变化使输出偏置电流减少或增加。输出偏置电流的大小以及精度是，按照偏置路径19的电流源IBn的电流值、AD转换电路部18的分辨率、以及接通状态的开关的数量决定的，因此，能够容易设计电流值，容易提高输出偏置电流的控制的精度，能够提高输出电压精度。

(实施例5)

图11是示出实施例5的调节器电路200的结构例以及周边的电路的图。

图11示出的调节器电路200，具备：电压检测电路部10，按照输出节点VOUT的输出电压VOUT输出反馈电压VFB；误差放大电路部11，输出基准电压VREF与电压检测电路部10的输出电压VFB的比较结果的电压VP；输出电路部12，按照误差放大电路部11的输出电压VP向输出节点VOUT提供输出电流Iout；电流检测电路部16，监视输出电路部12的输出电流Iout，将与输出电流Iout对应的检测电流Idet输出；以及电流偏置电路部15，按照电流检测电路部16的检测电流Idet，控制输出偏置电流Ibias。

实施例5被构成为，将实施例1的PMOS晶体管置换为NMOS晶体管，将NMOS晶体管置换为PMOS晶体管，输出电流Iout相对于输出节点VOUT成为灌电流，输出偏置电流成为源电流。

对于电压检测电路部10以及误差放大电路部11，由于是与所述的以往的调节器电路相同功能的构成要素，因此，省略详细说明。

输出电路部12，由NMOS晶体管N11构成，NMOS晶体管N11的栅极与误差放大电路部11的输出VP连接，源极与接地节点连接，漏极与输出节点VOUT连接，按照误差放大电路部11的输出电压VP，向输出节点VOUT提供电流Iout以作为灌电流。

电流检测电路部16，由NMOS晶体管N12构成，NMOS晶体管N12的栅极与误差放大电路部11的输出VP连接，源极与接地节点连接，漏极与节点VM连接，输出与输出电路部12的输出电流Iout对应的检测电流Idet。在此，若将输出电路部12的NMOS晶体管N11与电流检测电路部16的NMOS晶体管N12的尺寸比设为k:1，则在NMOS晶体管N11、N12在饱和区工作时，检测电流Idet与输出电流Iout的关系，满足所述(2)式。

电流偏置电路部15，由第一电流源I11、第一电流镜部103、以及第二电流镜部104构成。第一电流源I11，第一端子与接地节点连接，第二端子与节点VS连接，第一电流镜部103，输入与节点VM连接，输出与节点VS连接，第二电流镜部104，输入与节点VS连接，输出与输出节点VOUT连接。

因此，电流偏置电路部15，电流检测电路部16的检测电流Idet经由节点VM输入到电流偏置电路部15，将输出偏置电流Ibias作为源电流输出到输出节点VOUT。

第一电流镜部103，由PMOS晶体管P11和P12构成，PMOS晶体管P11，栅极和漏极共同，与节点VM(输入)连接，源极与电源节点VDD连接。另一方面，PMOS晶体管P12，栅极连接于与PMOS晶体管P11的栅极共同的节点VM，漏极与节点VS(输出)连接，源极与电源节点VDD连接。在此，若将PMOS晶体管P11与P12的尺寸比设为1:m，则在PMOS晶体管P12在饱和区工作时，PMOS晶体管P12中流动的电流IP12与检测电流Idet的关系成为下述(13)式。这相当于实施例1的所述(3)式。

IP12＝m×Idet···(13)

第二电流镜部104，由PMOS晶体管P13和P14构成，PMOS晶体管P13，栅极与漏极共同，与节点VS(输入)连接，源极与电源节点VDD连接。另一方面，PMOS晶体管P14，栅极连接于与PMOS晶体管P13的栅极共同的节点VS，漏极与输出节点VOUT(输出)连接，源极与电源节点VDD连接。在此，若将PMOS晶体管P13与P14的尺寸比设为1:n，则在PMOS晶体管P14在饱和区工作时，PMOS晶体管P13中流动的电流IP13与输出偏置电流Ibias的关系成为下述(14)式。这相当于实施例1的所述(4)式。

Ibias＝n×IP13···(14)

并且，节点VS的电流的关系，若将第一电流源I11中流动的电流设为I11，则成为下述(15)式。这相当于实施例1的所述(5)式。

I11＝IP12+IP13···(15)

由所述(13)式至(15)式，获得下述(16)式。这相当于实施例1的所述(6)式。

I11＝m×Idet+(1/n)×Ibias···(16)

在所述(16)式中，左边是，第一电流源I11的电流I11，右边是，与检测电流Idet成比例的第一电流和与输出偏置电流Ibias成比例的第二电流之和。也就是说，电流偏置电路部15工作，以第一电流源I11的电流I11为任意的一定值时，与检测电流Idet成比例的第一电流和与输出偏置电流Ibias成比例的第二电流之和相等。

并且，调节器电路200的输出节点VOUT，与电容部13和负载电路部14连接。电容部13由电容C1构成、为了抑制输出节点VOUT的AC变动而被设置。负载电路部14由负载电路L11构成，负载电流Iload向流入到输出节点VOUT的方向流动。

而且，在此，第一电流源I11的电流I11为任意的一定值，但是，也可以按照调节器电路200的工作模式(电源电压，负载电流，输出电压等的切换等)，设定为不同的任意的一定值，从而能够按照调节器电路200的规格、用途，削减无用的电流消耗。

而且，在此，将第一电流镜部103以及第二电流镜部104的PMOS晶体管P11至P14的源极设为电源节点VDD，但是，并不需要与误差放大电路部11所使用的电源节点VDD相同，也可以与不同电压的电源节点连接。按照输出电压VOUT，将误差放大电路部11所使用的电源节点VDD的电压设定为低，对与第一电流镜部103以及第二电流镜部104的PMOS晶体管P11至P14的源极连接的电源节点利用高的电压，或者，将电源节点成为相反的电压关系，从而能够减少调节器电路200的消耗电力。

而且，图11示出的与负载电路部14的负载电路L11连接的电源节点VDD，并不需要是与连接于第一电流镜部103以及第二电流镜部104的PMOS晶体管P11至P14的源极的电源节点VDD以及误差放大电路部11所使用的电源节点VDD相同的电源节点，也可以是不同电源节点以及电压。

如上构成调节器电路200，因此，根据输出节点VOUT的电流关系成为下述(17)式，在NMOS晶体管N11、N12以及PMOS晶体管P11、P12、P13、P14在饱和区工作的范围内，满足所述(2)式以及所述(13)式至(17)式。而且，下述(17)式，相当于实施例1的所述(1)式。

Iout＝Ibias+Iload－Irdiv···(17)

因此，根据所述(2)式以及所述(13)式至(17)式能够由下述(18)式表示输出偏置电流Ibias，输出偏置电流Ibias的负载电流Iload依赖性，能够由晶体管尺寸比(k,m,n)、第一电流源I11电流I11、以及电压检测电路部10中流动的电流Irdiv调整。这相当于实施例1的所述(7)式。与所述(7)式比较可见，电流Irdiv的符号反相。在此，在实施例1中，输出偏置电流Ibias、电流Irdiv、以及负载电流Iload都相对于输出节点VOUT作为灌电流工作，输出电流Iout相对于输出节点VOUT作为源电流工作，对此，在实施例5中，输出电流Iout、输出电流Ibias、负载电流Iload均为，相对于

实施例1，电流的朝向相反(即，作为灌电流以及源电流工作的电流交替)，但是，电流Irdiv，与实施例1同样作为灌电流工作，因此，产生符号的反相。但是，相对于负载电流Iload的变化，输出偏置电流Ibias变化的方向不变，以若负载电流Iload增加，则输出偏置电流Ibias减少的方式工作。可见，进行实质上与实施例1同样的工作。

Ibias＝(n×(I11－(m/k)×(Iload－Irdiv)))/(1+(m×n)/k)···(18)

对于调节器电路200的工作，如上所述，电流的朝向不同，但是，实质上与实施例1同样，因此，仅注目工作的不同之处进行说明。

若负载电流Iload增加，则输出电路部12的NMOS晶体管N11中流动的电流Iout增加，因此，与此对应，如所述(2)式示出，电流检测电路部16的NMOS晶体管N12中流动的检测电流Idet也增加。检测电流Idet，输入到电流偏置电路部15，在第一电流镜部103中，在PMOS晶体管P12在饱和区工作的节点VS的电压范围内，如所述(13)式示出，生成PMOS晶体管P12中流动的电流IP12。由第一电流源I11从节点VS流出的电流I11之中，电流IP12由PMOS晶体管P12流入到节点VS，以满足所述(15)式的方式，剩余输入到第二电流镜部104，作为PMOS晶体管P13中流动的电流IP13流入到节点VS。在第二电流镜部103中，由电流IP13，生成所述(14)式示出的输出偏置电流Ibias，成为针对输出节点VOUT的源电流。

因此，若负载电流Iload增加，经由检测电流Idet，电流IP12增加，则如所述(15)式示出，在节点VS，相对于基于第一电流源I11的电流I11的流入量，基于电流IP12的流出量的比例增加，基于电流IP13的流出量减少，因此，如所述(14)式示出，输出偏置电流Ibias也一起减少。节点VS的电压，因电流IP12的增加而上升，若节点VS的电压与电源节点VDD的电压的差成为PMOS晶体管P13以及P14的阈值电压以下，PMOS晶体管P13以及P14在亚阈值区工作，电流IP13以及输出偏置电流Ibias减少。若因节点VS的电压的上升而PMOS晶体管P12在线性区工作，则节点VS的电压接近节点VDD的电压，电流IP13以及输出偏置电流Ibias，大致成为零，因此，在负载电流Iload大时，能够避免输出电压VOUT的上升。

在此，记载为输出电压VOUT的上升，但是，在实施例5中，如上所述，输出电流Iout的负载的电流Iload的电流的朝向处于与实施例1相反的关系，因此，输出电压VOUT的变动的方向也相反，不是降低，而是上升。实质上，在负载电流Iload大时，同样减少基于输出偏置电流Ibias的输出电路部12中的损失。

而且，若因基于电流IP12的增加的节点VS的电压的上升，而PMOS晶体管P12进入线性区，则电流P12不满足所述(13)式，与在节点VS与电源节点VDD之间，经由以节点VM的电压与电源节点VDD的电压的差的栅极－源极间电压以及节点VS的电压与电源节点VDD的电压的差的漏极－源极间被偏置的PMOS晶体管P12的导通电阻流动的电流相等，如上所述，因节点VS的电压的上升，而PMOS晶体管P13在亚阈值区工作，PMOS晶体管P13中流动的电流减少，因此，若PMOS晶体管P12在线性区工作，则电流IP12，与第一电流源I11的电流I11大致相等。

在所述的工作中，若所述(17)式的右边示出的负载电流Iload增加，则输出偏置电流Ibias减少，因此，所述(17)式的左边的输出电流Iout的变化被抑制。因此，能够使输出电压VOUT的变动变小。

另一方面，若负载电流Iload从大的状态减少，则输出电路部12的NMOS晶体管N11中流动的输出电流Iout减少，从而按照所述(2)式，电流检测电路部16的NMOS晶体管N12中流动的检测电流Idet减少。也就是说，输入到电流偏置电路部15的第一电流镜部103的PMOS晶体管P11的电流减少，因此，节点VM的电压上升，据此，PMOS晶体管P12的导通电阻上升。若PMOS晶体管P12的导通电阻上升，则节点VS的电压降低。若节点VS的电压达到，PMOS晶体管P12在饱和区工作的电压，则电流IP12满足所述(13)式。若节点VS的电压与电源节点VDD的电压的差比电流偏置电路部15的第二电流镜部104的PMOS晶体管P13以及P14的阈值电压高，则PMOS晶体管P13中流动的电流IP13逐渐增大。按照电流IP12的减少，电流IP13增加，以满足所述(15)式，输出偏置电流Ibias增加，以满足所述(14)式。

如根据所述(18)式也可见，通过变更所述的设计参数(k,m,n,I11,Irdiv)，从而能够调整无负载时的输出偏置电流Ibias、相对于负载电流Iload变化的输出偏置电流Ibias的变化量(输出偏置电流-负载电流特性中的倾斜度)、输出偏置电流Ibias成为零的负载电流Iload。而且，在调整输出偏置电流-负载电流特性时，并不一定需要变更所述(18)式中的所述设计参数(k,m,n,I1,Irdiv)的全部。

如上说明，在实施例5中，电流的朝向以及电压的变化方向等不同，但是，实质上与实施例1同样，根据相对于负载电流Iload的输出偏置电流Ibias的关系也可见，抑制基于负载电流Iload的变化的输出电压VOUT的变动，并且，即使在负载电流Iload大的情况下，也能够避免输出电压VOUT的上升。

而且，对于实施例2、实施例3、以及实施例4，也与所述实施例1和实施例5的关系同样，根据将PMOS晶体管和NMOS晶体管置换的电路结构能够实现同样的效果。

在所述各个实施例中，电流检测电路部16，例如，根据针对输出电路部12将电阻串联连接，其两端的电位差由晶体管接受，转换为检测电流的结构也能够实现，但是存在的问题是，在电源节点VDD的电压与输出电压VOUT的电位差小的情况下，若负载电流变大，则因调节器电路200的电压输出路径(具体而言，针对输出电路部12串联连接的电阻)的电压降低而工作下限电压上升。

在所述各个实施例中，电流检测电路部16是，除了电流驱动能力的不同以外包括与输出电路部12相同的结构的电路，按照误差放大电路部11的输出，输出与输出电流的大小成比例的检测电流。电流检测电路部16，例如，由针对电源节点VDD，与输出电路部12的PMOS晶体管P1并联连接的PMOS晶体管P2构成。在电流偏置电路部15的负载电流大时将输出偏置电流设为零，从而在电源节点VDD的电压与输出电压VOUT的电位差小时，也能够抑制输出电压的变动，避免输出电压的降低，并且，不增加无用的输出晶体管尺寸，避免工作下限电压的上升。

如上所述控制成，在负载电流小时，使输出偏置电流流动，若负载电流变大，则使输出偏置电流减少，抑制输出电流的变动，从而能够抑制相对于负载电流的变化的输出电压的变动，因此，除了抑制输出电压的变动以外，与现有技术相比，还具有以下的优点。

负载电流成为最大时使输出偏置电流减少，因此，能够抑制基于负载电流的输出电压的降低，并且，能够抑制最大消耗电流。

在将负载电流成为最大时的输出电压的降低量设为与现有技术同等的情况下，能够使输出晶体管尺寸变小，能够削减面积。

通过使输出晶体管尺寸变小，从而能够削减寄生电容，并且控制成相对于负载电流的变化的输出电流的变动变小，因此，能够抑制相对于负载电流的变化的输出晶体管的栅极电压的变化，能够改善响应速度。

而且，所述各个实施例的电路结构、信号逻辑、以及规定的电流值的设定，仅示出一个例子，不仅限于此。

以上，对于本公开涉及的调节器电路，根据实施例进行了说明，但是，本公开，不仅限于实施例限定。只要不脱离本公开的宗旨，对本实施例实施本领域技术人员想到的各种变形而得到的形态，以及任意组合实施例以及变形例的一部分的构成要素来构筑的其他的形态，也包含在本公开的范围内。

本公开，除了一般的LDO(Low Drop Out)调节器电路以外，还可以适用于eDRAM(embedded Random Access Memory)、闪存、ReRAM(Resistive Random Access Memory)等的半导体存储装置所使用的调节器电路，尤其有用于输出电压需要高精度的用途。

符号说明

10 电压检测电路部

11 误差放大电路部

12 输出电路部

13 电容部

14 负载电路部

15 电流偏置电路部

16 电流检测电路部

17 箝位电路部

18AD转换电路部

19 偏置路径

100、103 第一电流镜部

101、104 第二电流镜部

102 第三电流镜部

200 调节器电路

300 比较器

P1至P4、P11至P14PMOS 晶体管

N1至N6、N11、N12NMOS 晶体管

R1、R2、Rd1至Rd(N+1) 电阻

C1 电容

L1、L11 负载电路

I1、I11 第一电流源

I2 第二电流源

IB1至IBn 电流源

SW1至SWn 开关

OP1 运算放大器

Claims (8)

1.一种调节器电路，具备：

电压检测电路部，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；

误差放大电路部，对基准电压与所述反馈电压进行比较，输出比较结果的电压；

输出电路部，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；

电流检测电路部，检测所述输出电流的大小；以及

电流偏置电路部，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少，

所述电流检测电路部，输出与所述输出电流成比例的检测电流，

所述电流偏置电路部具有，使恒定电流流动的电流源，

所述电流源中流动的所述恒定电流是，第一电流与第二电流之和，

所述电流偏置电路部具备：

第一电流镜部，被输入所述检测电流作为基准电流，输出所述第一电流作为镜电流；以及

第二电流镜部，被输入所述第二电流作为基准电流，输出所述输出偏置电流作为镜电流。

2.一种调节器电路，具备：

电压检测电路部，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；

误差放大电路部，对基准电压与所述反馈电压进行比较，输出比较结果的电压；

输出电路部，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；

电流检测电路部，检测所述输出电流的大小；以及

电流偏置电路部，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少，

所述电流检测电路部，输出与所述输出电流成比例的检测电流，

所述电流偏置电路部具有，使恒定电流流动的电流源，

所述电流源中流动的所述恒定电流是，所述检测电流与第二电流之和，

所述电流偏置电路部具备电流镜部，

所述第二电流作为基准电流而输入到所述电流镜部，所述电流镜部输出与所述第二电流成比例的镜电流，所述电流镜部与所述输出节点连接，并且，将所述第二电流与所述镜电流之和作为所述输出偏置电流提供给所述输出节点。

3.如权利要求2所述的调节器电路，

所述电流偏置电路部具备箝位电路部，

所述箝位电路部被插入到用于将所述检测电流从所述电流检测电路部向所述电流源传递的布线，对所述布线之中的所述电流源侧的布线部分的电压进行限制，以便不超过所述输出电压。

4.一种调节器电路，具备：

电压检测电路部，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；

误差放大电路部，对基准电压与所述反馈电压进行比较，输出比较结果的电压；

输出电路部，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；

电流检测电路部，检测所述输出电流的大小；以及

电流偏置电路部，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少,

所述电流偏置电路部，具备：

第一电流源，具有与任意的电源节点或接地节点连接的第一端子以及第二端子；

第一电流镜部，所述第一电流镜部的输入与所述电流检测电路部的输出连接以将基准电流输入，所述第一电流镜部的输出与所述第一电流源的所述第二端子连接以将镜电流输出；以及

第二电流镜部，所述第二电流镜部的输入与所述第一电流源的所述第二端子连接以将基准电流输入，所述第二电流镜部的输出与所述输出节点连接以将镜电流输出。

5.一种调节器电路，具备：

电压检测电路部，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；

误差放大电路部，对基准电压与所述反馈电压进行比较，输出比较结果的电压；

输出电路部，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；

电流检测电路部，检测所述输出电流的大小；以及

电流偏置电路部，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少,

所述电流检测电路部，输出与所述输出电流成比例的检测电流，

所述电流偏置电路部，具备：

第二电流源，具有第三端子以及第四端子，所述第三端子与任意的电源节点或接地节点连接，所述第四端子与所述电流检测电路部的输出连接以将所述检测电流输入；以及

电流镜部，所述电流镜部的输入与所述第二电流源的所述第四端子连接以将基准电流输入，所述电流镜部的输出与任意的电源节点或接地节点连接以将镜电流输出，所述电流镜部的源极与所述输出节点连接。

6.如权利要求5所述的调节器电路，

所述电流偏置电路部具有第一输入、第二输入以及第一输出，

所述第一输入与所述电流检测电路部的输出连接，所述第二输入与所述输出节点连接，所述第一输出与所述第二电流源的所述第四端子以及所述电流镜部的输入连接，

所述电流偏置电路部还具备，对所述第一输出的电位进行限制的箝位电路部。

7.如权利要求1，2，4或5所述的调节器电路，

所述电流检测电路部是，除了电流驱动能力的不同以外，包括与所述输出电路部相同的结构的电路，按照所述误差放大电路部的输出，输出与输出电流的大小成比例的检测电流。

8.如权利要求1，2，4或5所述的调节器电路，

所述电流检测电路部被设置为，与所述输出电路部并联。

Images