KR20060127070A - 과전류 검출 회로 및 그것을 구비한 레귤레이터 - Google Patents

과전류 검출 회로 및 그것을 구비한 레귤레이터 Download PDF

Info

Publication number
KR20060127070A
KR20060127070A KR1020067014794A KR20067014794A KR20060127070A KR 20060127070 A KR20060127070 A KR 20060127070A KR 1020067014794 A KR1020067014794 A KR 1020067014794A KR 20067014794 A KR20067014794 A KR 20067014794A KR 20060127070 A KR20060127070 A KR 20060127070A
Authority
KR
South Korea
Prior art keywords
transistor
output
voltage
terminal
overcurrent
Prior art date
Application number
KR1020067014794A
Other languages
English (en)
Inventor
요시유키 호조
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20060127070A publication Critical patent/KR20060127070A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications

Abstract

입력하는 전원 전압이나 온도가 변동했을 경우의 과전류 검출 레벨의 변동을 억제할 수 있는 과전류 검출 회로를 제공한다. 이 과전류 검출 회로(10b)는 출력 트랜지스터(11)의 제어단 및 출력단에 각각 제어단 및 출력단이 접속되는 모니터용 트랜지스터(21)와, 검출용 바이어스 전압(28)을 제어단에 입력하고, 모니터용 트랜지스터(21)의 입력단에 출력단이 접속되는 출력 전류 검출용 트랜지스터(22b)와, 기준 전류 IREF를 생성하는 정전류원(24)과, 검출용 바이어스 전압(28)을 제어단에 입력하고, 정전류원(24)에 출력단으로부터 기준 전류 IREF를 유입시키는 레퍼런스용 트랜지스터(23)와, 출력 전류 검출용 트랜지스터(22b)의 출력단의 전압과 레퍼런스용 트랜지스터(23)의 출력단의 전압을 비교하여 검출 신호를 출력하는 비교 회로(25b)를 구비하여 이루어진다.

Description

과전류 검출 회로 및 그것을 구비한 레귤레이터{OVERCURRENT DETECTING CIRCUIT AND REGULATOR HAVING THE SAME}
본 발명은 예를 들면 전원 전압을 소정의 DC 전압으로 변환하는 레귤레이터에 있어서 부하에 전류를 출력하는 구성 요소로서의 출력 트랜지스터에 과전류가 흘렀을 경우에, 이것을 검출하여 보호하는 과전류 검출 회로 및 그 과전류 검출 회로를 구비한 레귤레이터(regulator)에 관한 것이다.
스위칭 레귤레이터나 시리즈 레귤레이터 등의 레귤레이터는 입력하는 전원 전압과 부하에 접속되어서 소정의 DC 전압을 출력하는 단자의 사이에 출력 트랜지스터를 설치하고, 그 출력 트랜지스터를 제어함으로써 소정의 DC 전압을 유지한다. 그리고, 부하가 단락했을 경우 등의 이상시에, 출력 트랜지스터가 과전류에 의해 파괴되는 것을 방지하기 위해 과전류를 검출하여 보호하는 회로가 설치된다(예를 들면 특허 문헌 1).
도 4에 종래의 과전류 검출 회로 및 그것을 구비한 레귤레이터를 나타낸다. 이 레귤레이터(101)는 P형 MOS 트랜지스터인 출력 트랜지스터(11)와, 출력 트랜지스터(11)의 출력을 평활화하는 평활화 회로(12)와, 평활화한 소정의 DC 전압을 출력하는 출력 단자 OUT와, 출력 단자 OUT의 전압을 피드백 입력하여 출력 트랜지스 터(11)를 제어하는 제어 회로(14)와, 출력 트랜지스터(11)의 과전류를 검출하여 보호하는 과전류 검출 회로(110a)로 구성된다. 출력 단자 OUT에는 부하(13)가 접속된다.
과전류 검출 회로(110a)는 전원 전압 Vcc에 소스가 출력 트랜지스터(11)의 게이트에 게이트가 접속된 P형 MOS 트랜지스터인 모니터용 트랜지스터(121)와, 모니터용 트랜지스터(121)의 드레인에 접속되어서 타단(他端)이 접지된 출력 전류 검출용 저항(122)과, 모니터용 트랜지스터(121)의 드레인과 출력 전류 검출용 저항(122)의 접속점에 게이트가 제어 회로(14)에 드레인이 접속되고, 소스가 접지된 N형 MOS 트랜지스터인 과전류 검출 출력 트랜지스터(123)로 구성된다. 여기서, 모니터용 트랜지스터(121)의 사이즈는 출력 트랜지스터(11)의 1/N 으로 설정되어 있다. 그리고, 모니터용 트랜지스터(121)에 흐르는 전류는 과전류 검출에만 이용되므로, 전력 손실을 크게 하지 않기 위하여, 그 전류값을 작게 하도록 N은 큰 값의 자연수로 된다.
현재, 출력 트랜지스터(11)에 출력 전류 IO가 흐르면, 모니터용 트랜지스터(121)에는 거의 IO/N 의 전류가 흐르고, 이에 따른 전압이 접지 전위를 기준으로 하여 출력 전류 검출용 저항(122)에 생긴다. 그리고, 출력 전류 IO가 과전류로 되고, 이 전압이 과전류 검출 출력 트랜지스터(123)의 문턱값(Vth)을 초과하면 과전류 검출 출력 트랜지스터(123)가 로 레벨을 출력한다. 이로 인해, 제어 회로(14)는 출력 트랜지스터(11)의 출력 전류가 과전류 검출 레벨을 초과한 것으로 하여(과전 류가 흐르고 있다고 판단하여) 출력 트랜지스터(11)를 오프 한다. 여기서, 과전류 검출 레벨은 모니터용 트랜지스터(121)의 사이즈와 출력 전류 검출용 저항(122)의 저항값에 의하여 조정할 수 있다.
다음에, 종래의 다른 과전류 검출 회로 및 그것을 구비한 레귤레이터를 도 5에 나타낸다. 이 레귤레이터(102)는, 과전류 검출 회로(110b) 이외는 상술한 레귤레이터(101)와 실질적으로 동일한 구성이며, 과전류 검출 회로(110b)도 상술한 과전류 검출 회로(110a)와 동일하게, 모니터용 트랜지스터(121b)와, 출력 전류 검출용 저항(122)을 갖고 있다. 그리고, 과전류 검출 회로(110b)는 과전류 검출 출력 트랜지스터(123) 대신에, 과전류 검출 출력용 컴퍼레이터(125)를 갖고 있다. 이 과전류 검출 출력용 컴퍼레이터(125)는 모니터용 트랜지스터(121)와 출력 전류 검출용 저항(122)의 접속점에 반전 입력 단자가 과전류 검출용 기준 전압(124)에 비반전 입력 단자가 제어 회로(14)에 출력 단자가 각각 접속되어 있다.
이것도, 출력 트랜지스터(11)에 출력 전류 IO가 흐르면, 모니터용 트랜지스터(121)에는 거의 IO/N 의 전류가 흐르고, 여기에 따른 전압이 접지 전위를 기준으로 하여 출력 전류 검출용 저항(122)에 생긴다. 그리고, 출력 전류 IO가 과전류로 되고, 이 전압이 과전류 검출용 기준 전압(124)을 초과하면 과전류 검출 출력용 컴퍼레이터(125)가 로 레벨을 출력한다. 이로 인해, 제어 회로(14)는 출력 트랜지스터(11)의 출력 전류가 과전류 검출 레벨을 초과한 것으로 하여 출력 트랜지스터(11)를 오프 한다. 여기서, 과전류 검출 레벨은 모니터용 트랜지스터(121)의 사 이즈, 출력 전류 검출용 저항(122)의 저항값 및 과전류 검출용 기준 전압(124)의 값에 의해 조정할 수 있다.
특허 문헌 1 : 일본 특개평 8-331757호 공보
이와 같이 과전류 검출 회로(110a 및 110b)는 출력 트랜지스터(11)에 흐르는 과전류를 검출할 수 있다. 그러나, 과전류 검출 회로의 과전류 검출 레벨의 보다 고정밀화를 연구하고 있는 본원 발명자는 이것들 과전류 검출 회로(110a 및 110b)에 있어서는 출력 전류 검출용 저항(222)에 생기는 전압, 즉 모니터용 트랜지스터(121)의 드레인 전압은 접지 전위를 기준으로 하고 있고, 출력 트랜지스터(11)의 드레인 전압은 접지 전위를 기준으로 하고 있지 않은 것에 주목하였다. 즉 이로 인해, 모니터용 트랜지스터(121)의 드레인의 전압은 출력 트랜지스터(11)의 드레인의 전압과 달리, 그 결과 모니터용 트랜지스터(121)의 전류는 IO/N 의 값으로부터 벗어나 있음을 상정하였다.
따라서, 이 차이를 미리 산출하고, 출력 전류 검출용 저항(122)의 저항값을 변경하여 과전류 검출 레벨을 조정하는 것도 고려되므로, 입력하는 전원 전압 Vcc가 변동했을 경우에는 차이의 정도도 변화하므로, 이 대책은 효과적이지 않다.
또, 본원 발명자는 온도가 변동했을 때, 모니터용 트랜지스터(121) 및 출력 트랜지스터(11)와 출력 전류 검출용 저항(122)과는 온도 특성이 다른 것에 의한 과전류 검출 레벨에의 영향에도 주목하였다. 또, 과전류 검출 회로(110a)에 있어서는 과전류 검출 출력 트랜지스터(123)의 특성도 변동하기 때문에, 다시 과전류 검출 레벨은 변동하면 상정(想定)하였다.
본 발명은 이상의 사유에 감안하여 이루어진 것으로, 그 목적으로 하는 것은 입력하는 전원 전압이나 온도가 변동했을 경우의 과전류 검출 레벨의 변동을 억제할 수 있는 과전류 검출 회로 및 그것을 구비한 레귤레이터를 제공하는 것이다.
상기의 과제를 해결하기 위하여, 본 발명의 바람직한 실시 형태에 관한 과전류 검출 회로는 전원 전압이 입력단에, 제어 전압이 제어단에 입력되어서 출력단으로부터 출력 전류를 출력하는 출력 트랜지스터에 과전류가 흘렀을 때 그것을 검출하는 과전류 검출 회로에 있어서, 출력 트랜지스터의 제어단 및 출력단에 각각 제어단 및 출력단이 접속되는 모니터용 트랜지스터와, 전원 전압이 입력단에, 검출용 바이어스 전압이 제어단에 입력되고, 출력단이 모니터용 트랜지스터의 입력단에 접속되는 출력 전류 검출용 트랜지스터와, 기준 전류를 생성하는 정전류원과, 전원 전압이 입력단에, 검출용 바이어스 전압이 제어단에 입력되어서 출력단으로부터 상기 정전류원에 상기 기준 전류를 유입시키는 레퍼런스(reference)용 트랜지스터와, 출력 전류 검출용 트랜지스터의 출력단의 전압과 레퍼런스용 트랜지스터의 출력단의 전압을 비교함으로써, 출력 트랜지스터에 과전류가 흘렀을 때 그것을 검출하여 과전류 검출 신호를 출력하는 비교 회로를 구비하여 이루어진다.
상기 출력 트랜지스터, 상기 모니터용 트랜지스터, 상기 출력 전류 검출용 트랜지스터, 및 상기 레퍼런스용 트랜지스터는 바람직하게 P형 MOS 트랜지스터이다.
상기 비교 회로는 바람직하게 상기 정전류원과 레퍼런스용 트랜지스터의 사이에 개재된 다이오드 접속의 제 1의 비교용 트랜지스터와, 상기 정전류원이 생성하는 기준 전류의 소정 배의 전류를 생성하는 제 2의 정전류원과, 제 2의 정전류원과 출력 전류 검출용 트랜지스터의 사이에 개재되고, 제 1의 비교용 트랜지스터의 제어단에 제어단이 접속된 제 2의 비교용 트랜지스터를 구비하여 이루어진다.
본 발명의 바람직한 실시 형태에 관한 레귤레이터는 상술한 과전류 검출 회로를 구비한 레귤레이터로서, 전원 전압과 소정의 DC 전압을 출력하는 출력 단자와의 사이에 출력 트랜지스터를 설치하고, 출력 단자의 전압을 피드백 입력하여 소정의 DC 전압을 유지하기 위하여 출력 트랜지스터를 제어하는 동시에, 과전류 검출 회로의 과전류 검출 신호가 입력되면, 출력 트랜지스터를 오프 하는 제어 회로를 설치하여 이루어진다.
도 1은 본 발명의 실시 형태에 관한 과전류 검출 회로와 그것을 구비하는 레귤레이터의 회로도.
도 2는 동상의 동작 파형도.
도 3은 본 발명의 다른 실시 형태에 관한 과전류 검출 회로와 그것을 구비하는 레귤레이터의 회로도.
도 4는 배경 기술의 과전류 검출 회로와 그것을 구비하는 레귤레이터의 회로도.
도 5는 배경 기술의 다른 과전류 검출 회로와 그것을 구비하는 레귤레이터의 회로도.
<부호의 설명>
1, 2 레귤레이터
10a, 10b 과전류 검출 회로
11 출력 트랜지스터
13 부하
21 모니터용 트랜지스터
22a, 22b 출력 전류 검출용 트랜지스터
23 레퍼런스용 트랜지스터
24 정전류원
25a, 25b 비교 회로
28 검출용 바이어스 전압
31 제 1의 비교용 트랜지스터
32 제 2의 비교용 트랜지스터
33 제 2의 정전류원
Vcc 입력하는 전원 전압
OUT 레귤레이터의 출력 단자
이하, 본 발명의 최선의 실시 형태를 도면을 참조하여 설명한다. 도 1은 본 발명의 실시 형태인 과전류 검출 회로와 그것을 구비하는 레귤레이터의 회로도이다. 이 레귤레이터(1)는 전원 전압 Vcc와 출력 단자 OUT의 사이와 P형 MOS 트랜지스터인 출력 트랜지스터(11)를 설치하고, 출력 트랜지스터(11)를 제어함으로써 출력 단자 OUT를 소정의 DC 전압에 유지하는 동시에, 출력 트랜지스터(11)에 과전류가 흘렀을 경우에는 과전류 검출 회로(10a)가 그것을 검출하여 출력 트랜지스터(11)를 오프하는 것이다. 보다 자세하게 설명하면, 이 레귤레이터(1)는 전원 전압 Vcc를 입력단(소스)에 입력하고, 제어 전압을 제어단(게이트)에 입력하고, 출력 전류 IO를 출력단(드레인)으로부터 출력하는 출력 트랜지스터(11)와, 출력 트랜지스터(11)의 출력단에 생기는 전압을 평활화하는 평활화 회로(12)와, 평활화한 소정의 DC 전압을 출력하는 출력 단자 OUT과, 출력 단자 OUT의 전압을 피드백 입력하고 소정의 DC 전압을 유지하기 위하여 도 1에 있어서의 절점 C로부터 출력 트랜지스터(11)를 제어하는 동시에, 과전류 검출 회로(10a)의 과전류 검출 신호가 절점 D로부터 입력되면, 출력 트랜지스터(11)를 오프하기 위하여 절점 C의 제어 전압을 전원 전압 Vcc 레벨로 하는 제어 회로(14)와, 출력 트랜지스터(11)에 과전류가 흘렀을 경우에 그것을 검출하여, 그 과전류 검출 신호를 절점 D로부터 제어 회로(14)에 출력하는 과전류 검출 회로(10a)를 구비한다. 출력 단자 OUT에는 부하(13)가 접속된다.
과전류 검출 회로(10a)는 출력 트랜지스터(11)의 제어단(게이트) 및 출력단(드레인)에 각각 제어단(게이트) 및 출력단(드레인)이 접속되는 P형 MOS 트랜지터 인 모니터용 트랜지스터(21)와, 전원 전압 Vcc가 입력단(소스)에, 검출용 바이어스 전압(28)이 제어단(게이트)에 입력되고, 출력단(드레인)이 모니터용 트랜지스터(21)의 입력단(소스)에 접속되는 P형 MOS 트랜지스터인 출력 전류 검출용 트랜지스터(22a)와, 기준 전류 IREF(예를 들면 10㎂)를 생성하는 N형 MOS 트랜지스터인 정전류원(24)과, 전원 전압 Vcc가 입력단(소스)에, 검출용 바이어스 전압(28)가 제어단(게이트)에 입력되어서 출력단(드레인)으로부터 정전류원(24)에 기준 전류 IREF를 유입시키는 P형 MOS 트랜지스터인 레퍼런스용 트랜지스터(23)와, 출력 전류 검출용 트랜지스터(22a)의 출력단(드레인)의 전압(즉 도 1에 있어서의 절점 B의 전압)과 레퍼런스용 트랜지스터(23)의 출력단(드레인)의 전압(즉, 도 1에 있어서의 절점 A의 전압)을 비교하여 검출 신호를 절점 D에 출력하는 컴퍼레이터로 이루어지는 비교 회로(25a)를 구비한다. 이 비교 회로(25a)는 보다 구체적으로는 출력 트랜지스터(11)에 과전류가 흐르지 않을 때는 하이 레벨의 검출 신호를 출력하고, 과전류가 흘렀을 때 그것을 검출하여 로 레벨의 과전류 검출 신호를 출력한다. 즉, 과전류 검출 회로(10a)는 모니터용 트랜지스터(21)와 출력 전류 검출용 트랜지스터(22a)의 직렬체를 출력 트랜지스터(11)와 병렬로 설치하고, 또한 레퍼런스용 트랜지스터(23)를 출력 전류 검출용 트랜지스터(22a)와 병렬로 설치하고, 출력 전류 검출용 트랜지스터(22a)의 출력을 레퍼런스용 트랜지스터(23)의 출력과 비교하는 것으로 과전류를 검출하고 있다. 또, 모니터용 트랜지스터(21), 출력 전류 검출용 트랜지스터(22a) 및 레퍼런스용 트랜지스터(23)의 사이즈는 동일하고, 그리고 출력 트랜 지스터(11)의 사이즈의 1/N(예를 들면, 1/50000)으로 설정되어 있다. 또한, 과전류 검출 회로(10a)는 추가로 N형 MOS 트랜지스터(26) 및 정전류원(27)을 구비하고, 그것들은 정전류원(24)의 전류값을 결정하는 것이다.
또, 출력 전류 검출용 트랜지스터(22a)와 레퍼런스용 트랜지스터(23)의 제어단에 공통으로 입력되는 검출용 바이어스 전압(28)은 모니터용 트랜지스터(21)의 제어단(게이트)의 전압에 거의 일치시키는 것이 바람직하다. 예를 들면, 레귤레이터(1)가 스위칭 레귤레이터의 경우는 검출용 바이어스 전압(28)을 접지 전압 레벨로 하는 것이 바람직하다.
다음에, 과전류 검출 회로(10a)의 동작을 도 2의 동작 파형도에 근거하여 설명한다. 이 동작 파형도는 절점 A 및 B의 동작 파형(곡선 A와 곡선 B), 즉 출력 전류 IO에 대한 절점 A 및 B의 전압의 변화와, 비교 회로(25a)의 동작 파형, 즉 검출 신호 출력(절점 D의 전압)의 변화를 나타내고 있다. 모니터용 트랜지스터(21)와 출력 전류 검출용 트랜지스터(22a)의 사이즈는 출력 트랜지스터(11)의 1/N 으로 설정되어 있으므로, 출력 트랜지스터(11)에 출력 전류 IO가 흐르면, 직렬 접속된(직렬체의) 모니터용 트랜지스터(21) 및 출력 전류 검출용 트지스터(22a)에 흐르는 전류 I1은 거의 IO/2N 으로 된다. 즉, 모니터용 트랜지스터(21)와 출력 전류 검출용 트랜지스터(22a)의 등가 저항의 값을 R로 하면, 출력 트랜지스터(11)의 등가 저항의 값은 R/N 이기 때문에, 이하의 식이 성립한다.
RI1 + RI1 = RI0/N ㆍㆍㆍ(1)
따라서,
I1 = I0/2N ㆍㆍㆍ(2)
로 된다.
그리고, 절점 B에는 출력 전류 검출용 트랜지스터(22a)에 IO/2N 의 전류를 흘리기 위해 필요한 전압이 전원 전압 Vcc를 기준으로 하여 생기고 있다. 절점 B의 전압은 출력 트랜지스터(11)의 출력 전류 IO가 증가하면 직선적으로 강하한다. 한편, 절점 A에는 레퍼런스용 트랜지스터(23)에 기준 전류 IREF를 흘리기 위해 필요한 전압이 전원 전압 VCC를 기준으로 하여 생기고 있다. 따라서, 출력 트랜지스터(11)의 출력 전류 IO가 증가하고, 모니터용 트랜지스터(21) 및 출력 전류 검출용 트랜지스터(22a)에 흐르는 전류 IO/2N 이 기준 전류 IREF의 값을 초과하면, 즉 절점 B의 전압이 절점 A의 전압 이하로 강하하면, 비교 회로(25a)의 출력인 절점 D의 검출 신호는 하이 레벨에서 로 레벨(과전류 검출 신호)로 변화한다. 구체적으로, N을 50000 으로, 기준 전류 IREF를 10㎂ 로 각각 설정하면, 출력 트랜지스터(11)의 전류 IO가 거의 1A(암페어) 이상으로, 절점 D의 검출 신호는 로 레벨로 된다. 그 결과, 제어 회로(14)는 출력 트랜지스터(11)의 출력 전류 IO가 과전류 검출 레벨 IE를 초 과한 것으로 하여(과전류가 흐르고 있다고 판단하여) 출력 트랜지스터(11)를 오프한다.
여기서, 직렬체의 모니터용 트랜지스터(21) 및 출력 전류 검출용 트랜지스터(22a), 추가로 레퍼런스용 트랜지스터(23)의 각 출력단(드레인)의 전압은 출력 트랜지스터(11)와 동일하게, 흐르는 전류의 값에 따라 전원 전압 Vcc를 기준으로 생기고 있다. 따라서, 이러한 트랜지스터의 출력단(드레인)의 전압이 다른 소자의 영향으로 변동하여 그것들에 흐르는 전류의 비율이 사이즈의 비율로부터 벗어나는 것이 억제된다. 그리고, 전원 전압 Vcc가 변동했을 경우에서도 이러한 트랜지스터의 출력단(드레인)의 전압은 전원 전압 Vcc를 기준으로 생기고 있으므로, 그 영향을 받지 않고, 과전류 검출 레벨 IE의 변동은 거의 일어나지 않는 것이다.
또, 출력 트랜지스터(11), 모니터용 트랜지스터(21), 출력 전류 검출용 트랜지스터(22a) 및 레퍼런스용 트랜지스터(23)는 모두 P형 MOS 트랜지스터이므로, 동일한 온도 특성을 갖는다. 따라서, 모니터용 트랜지스터(21), 출력 전류 검출용 트랜지스터(22a) 및 레퍼런스용 트랜지스터(23)의 특성은 온도가 변동해도 출력 트랜지스터(11)와 동일하게 변화하게 되고, 온도의 변동에 의하여 생기는 과전류 검출 레벨 IE의 변동을 억제할 수 있다.
다음에, 본 발명의 다른 실시 형태인 과전류 검출 회로와 그것을 구비하는 레귤레이터를 도 3에 근거하여 설명한다. 이 레귤레이터(2)는 과전류 검출 회 로(10b) 이외는 상술한 레귤레이터(1)와 실질적으로 동일한 구성이므로, 과전류 검출 회로(10b)에 대하여 이하 설명을 행한다.
과전류 검출 회로(10b)는 과전류 검출 회로(10a)와 동일하게, 모니터용 트랜지스터(21)와, 출력 전류 검출용 트랜지스터(22b)와, 레퍼런스용 트랜지스터(23)와, 기준 전류 IREF를 생성하는 정전류원(24)을 구비한다. 단, 모니터용 트랜지스터(21) 및 레퍼런스용 트랜지스터(23)의 사이즈는 과전류 검출 회로(10a)와 동일하게 설정되어 있으나, 출력 전류 검출용 트랜지스터(22b)의 사이즈는 모니터용 트랜지스터(21) 및 레퍼런스용 트랜지스터(23)의 2 배로 설정되어 있다.
그리고, 과전류 검출 회로(10b)는 앞의 실시 형태에 있어서의 컴퍼레이터로 이루어지는 비교 회로(25a)를, 다른 회로 구성을 갖는 비교 회로(25b)로 바꾸고 있다. 비교 회로(25b)는 정전류원(24)과 레퍼런스용 트랜지스터(23)의 사이에 개재된 다이오드 접속의 (출력단(드레인)과 제어단(게이트)이 접속된) P형 MOS 트랜지스터인 제 1의 비교용 트랜지스터(31)와, 정전류원(N형 MOS 트랜지스터)(24)과 게이트 전압을 공통으로 하는 것으로 정전류원(24)이 생성하는 기준 전류 IREF의 소정 배(여기서는 1 배)의 전류를 생성하는 제 2의 정전류원(33)과, 제 2의 정전류원(33)과 출력 전류 검출용 트랜지스터(22b)의 사이에 개재되고, 제 1의 비교용 트랜지스터(31)의 제어단(게이트)에 제어단(게이트)이 접속된 P형 MOS 트랜지스터인 제 2의 비교용 트랜지스터(32)를 구비한다. 따라서, 제 2의 비교용 트랜지스터(32)의 입력단(소스)의 전위가 제 1의 비교용 트랜지스터(31)의 입력단(소스)보다 강하하면, 제 2의 비교용 트랜지스터(32)에 전류는 흐르지 않게 된다(오프 한다).
다음에, 과전류 검출 회로(10b)의 동작을 설명한다. 모니터용 트랜지스터(21)와 레퍼런스용 트랜지스터(23)의 등가 저항의 값을 R로 하면, 출력 전류 검출용 트랜지스터(22b)의 등가 저항의 값은 R/2 이며, 출력 트랜지스터(11)의 등가 저항의 값은 R/N 이다. 출력 전류 검출용 트랜지스터(22b)에 흐르는 전류는 모니터용 트랜지스터(21)에 흐르는 전류 I1과 제 2의 정전류원(33)에 유입하는 전류 IREF로 분기한다. 따라서, 절점 B에는 출력 전류 검출용 트랜지스터(22b)에 전류 IREF+I1 을 흘리기 위해 필요한 전압 R(IREF+I1)/2 가 전원 전압 VCC를 기준으로 하여 생긴다. 그리고,
R(IREF+I1)/2+RI1=RIO/Nㆍㆍㆍ(3)
이 성립하고, 이 식을 만족하도록 모니터용 트랜지스터(21)에 전류 I1이 흐르게 된다.
또한, 절점 A에는 레퍼런스용 트랜지스터(23)에 기준 전류 IREF를 흘리기 위해 필요한 전압 RIREF가 전원 전압 VCC를 기준으로 하여 생기고 있다. 절점 B의 전압이 절점 A의 전압과 동일하게 되면,
R(IREF+I1)/2=RIREFㆍㆍㆍ(4)
이 성립한다. 이것을 풀면,
I1=IREFㆍㆍㆍ(5)
로 된다. 그리고, (5) 식을 (3) 식에 대입하면,
I1=IREF=IO/2Nㆍㆍㆍ(6)
으로 된다. 그리고, 모니터용 트랜지스터(21)에 흐르는 전류 I1이 전류 IREF를 초과하면, 절점 B의 전압은 절점 A보다 강하하므로, 제 2의 비교용 트랜지스터(32)는 오프 하고, 비교 회로(25b)의 출력, 즉 절점 D의 검출 신호는 하이 레벨에서 로 레벨(과전류 검출 신호)로 변화한다. 구체적으로는 N을 50000으로, 기준 전류 IREF를 10㎂ 로 각각 설정하면, 출력 트랜지스터(11)의 출력 전류 IO가 1A 이상으로, 절점 D의 검출 신호는 로 레벨로 된다.
이와 같이 과전류 검출 회로(10b)는 과전류 검출 회로(10a)와 동일하게, 출력 트랜지스터(11)에 과전류가 흘렀을 경우, 그것을 검출하여 과전류 검출 신호를 절점 D로부터 제어 회로(14)에 출력할 수 있다. 또한, 이 과전류 검출 회로(10b)의 비교 회로(25b)는 과전류 검출 회로(10a)의 비교 회로(25a)와 같은 컴퍼레이터를 이용하지 않기 때문에, 회로를 구성하는 소자 수를 감소시킬 수 있고, 점유 면적 및 소비 전력을 감소시킬 수 있다.
또한, 과전류 검출 회로(10a 또는 10b)에 있어서, 과전류 검출 레벨 IE를 조정하는데는 기준 전류 IREF를 바꾸면 된다. 또, 과전류 검출 회로(10b)에 있어서, 정전류원(N형태 MOS 트랜지스터)(24)에 대하여 제 2의 정전류원(N형 MOS 트랜지스 터)(33)의 사이즈를 바꾸어서 흐르는 전류값의 소정의 배율을 변경함으로써, 과전류 검출 레벨 IE를 조정하는 것도 가능하다. 예를 들면, 제 2의 정전류원(N형 MOS 트랜지스터)(33)의 사이즈를 1/2 로 하면,
IREF=2IO/5Nㆍㆍㆍ(7)
그리고, 절점 B의 전압이 절점 A의 전압과 동일하게 된다. 따라서, N을 50000 으로, 기준 전류 IREF를 10㎂ 로 각각 설정하면, 과전류 검출 레벨 IE는 1.25A 로 된다.
또, 모니터용 트랜지스터(21) 및 출력 전류 검출용 트랜지스터(22a(22b))에 대하여 레퍼런스용 트랜지스터(23)의 사이즈 비율을 변경함으로써, 과전류 검출 레벨 IE를 조정하는 것도 가능하다. 예를 들면, 과전류 검출 회로(10a)에 있어서, 레퍼런스용 트랜지스터(23)의 사이즈를 모니터용 트랜지스터(21) 및 출력 전류 검출용 트랜지스터(22a)의 1/2 로 하면, 상기 조건(N가 50000, 기준 전류 IREF가 10㎂)에서 과전류 검출 레벨 IE는 2A 로 된다. 또, 과전파 검출 회로(10b)에 있어서, 레퍼런스용 트랜지스터(23)의 사이즈를 모니터용 트랜지스터(21)의 것 1/2 로 하면,
IREF=IO/5Nㆍㆍㆍ(8)
그리고, 절점 B의 전압이 절점 A의 전압과 동일하게 된다. 따라서, 상기 조건(N가 50000, 기준 전류 IREF가 10㎂)에서 과전류 검출 레벨 IE는 2.5A 로 된다.
또, 본 발명은 상술한 실시 형태에 한정되는 일 없이 청구의 범위에 기재한 사항의 범위내에서의 다양한 설계 변경이 가능하다. 예를 들면, 상술한 실시 형태에서는 레귤레이터의 출력 트랜지스터(11)를 P형 MOS 트랜지스터로 하고, 과전류 검출 회로의 모니터용 트랜지스터(21), 출력 전류 검출용 트랜지스터(22a(22b)) 및 레퍼런스용 트랜지스터(23)는 모두 P형 MOS 트랜지스터로 한 것으로 설명하였으나, 출력 트랜지스터(11)를 N형 MOS 트랜지스터, PNP형 바이폴라 트랜지스터 또는 NPN형 바이폴라 트랜지스터로 하는 것도 가능하고, 그 경우 모니터용 트랜지스터(21), 출력 전류 검출용 트랜지스터(22a(22b)) 및 레퍼런스용 트랜지스터(23)를 그러한 형태에 맞추어서 과전류 검출 회로를 구성하면 되는 것은 물론이다.
본 발명의 바람직한 실시 형태에 관한 과전류 검출 회로는 모니터용 트랜지스터와 출력 전류 검출용 트랜지스터의 직렬체를 출력 트랜지스터와 병렬로 설치하고, 또한 레퍼런스용 트랜지스터를 출력 전류 검출용 트랜지스터와 병렬로 설치하고, 출력 전류 검출용 트랜지스터의 출력을 레퍼런스용 트랜지스터의 출력과 비교하는 것으로 과전류를 검출하고 있으므로, 입력하는 전원 전압이나 온도가 변동해도 그러한 트랜지스터의 특성은 상대적으로 나머지 변동하지 않기 때문에, 과전류 검출 레벨의 변동을 억제할 수 있다. 또, 그것을 구비한 레귤레이터는 과전류 검출 레벨이 안정되므로, 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 전원 전압이 입력단에, 제어 전압이 제어단에 입력되어서 출력단으로부터 출력 전류를 출력하는 출력 트랜지스터에 과전류가 흘렀을 때 그것을 검출하는 과전류 검출 회로에 있어서,
    출력 트랜지스터의 제어단 및 출력단에 각각 제어단 및 출력단이 접속되는 모니터용 트랜지스터와,
    전원 전압이 입력단에, 검출용 바이어스 전압이 제어단에 입력되고, 출력단이 모니터용 트랜지스터의 입력단에 접속되는 출력 전류 검출용 트랜지스터와,
    기준 전류를 생성하는 정전류원과,
    전원 전압이 입력단에, 검출용 바이어스 전압이 제어단에 입력되어서 출력단으로부터 상기 정전류원에 상기 기준 전류를 유입시키는 레퍼런스(reference)용 트랜지스터와,
    출력 전류 검출용 트랜지스터의 출력단의 전압과 레퍼런스용 트랜지스터의 출력단의 전압을 비교함으로써, 출력 트랜지스터에 과전류가 흘렀을 때 그것을 검출하여 과전류 검출 신호를 출력하는 비교 회로를 구비하여 이루어지는 것을 특징으로 하는 과전류 검출 회로.
  2. 제1항에 있어서,
    상기 출력 트랜지스터, 상기 모니터용 트랜지스터, 상기 출력 전류 검출용 트랜지스터, 및 상기 레퍼런스용 트랜지스터는 P형 MOS 트랜지스터인 것을 특징으로 하는 과전류 검출 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 비교 회로는
    상기 정전류원과 레퍼런스용 트랜지스터의 사이에 개재된 다이오드 접속의 제 1의 비교용 트랜지스터와,
    상기 정전류원이 생성하는 기준 전류의 소정 배의 전류를 생성하는 제 2의 정전류원과,
    상기 제 2의 정전류원과 출력 전류 검출용 트랜지스터의 사이에 개재되고, 제 1의 비교용 트랜지스터의 제어단에 제어단이 접속된 제 2의 비교용 트랜지스터를 구비하여 이루어지는 것을 특징으로 하는 과전류 검출 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 과전류 검출 회로를 구비한 레귤레이터에 있어서,
    전원 전압과 소정의 DC 전압을 출력하는 출력 단자와의 사이에 출력 트랜지스터를 설치하고, 출력 단자의 전압을 피드백 입력하여 소정의 DC 전압을 유지하기 위하여 출력 트랜지스터를 제어하는 동시에, 과전류 검출 회로의 과전류 검출 신호가 입력되면, 출력 트랜지스터를 오프 하는 제어 회로를 설치하여 이루어지는 것을 특징으로 하는 레귤레이터.
KR1020067014794A 2004-01-22 2005-01-19 과전류 검출 회로 및 그것을 구비한 레귤레이터 KR20060127070A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004014988A JP3889402B2 (ja) 2004-01-22 2004-01-22 過電流検出回路及びそれを備えたレギュレータ
JPJP-P-2004-00014988 2004-01-22

Publications (1)

Publication Number Publication Date
KR20060127070A true KR20060127070A (ko) 2006-12-11

Family

ID=34805442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067014794A KR20060127070A (ko) 2004-01-22 2005-01-19 과전류 검출 회로 및 그것을 구비한 레귤레이터

Country Status (7)

Country Link
US (1) US7573689B2 (ko)
EP (1) EP1708069A4 (ko)
JP (1) JP3889402B2 (ko)
KR (1) KR20060127070A (ko)
CN (1) CN100504709C (ko)
TW (1) TW200601658A (ko)
WO (1) WO2005071511A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021086105A1 (ko) * 2019-10-30 2021-05-06 삼성전자 주식회사 전자 장치에서의 보호 회로 및 이를 위한 방법
KR20220018945A (ko) * 2020-08-07 2022-02-15 애플 인크. 누설 관리 엔진이 포함된 무선 주파수 프런트 엔드 모듈

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957116B2 (en) 2006-10-13 2011-06-07 Advanced Analogic Technologies, Inc. System and method for detection of multiple current limits
US7672107B2 (en) * 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector
US7532448B2 (en) * 2006-10-13 2009-05-12 Advanced Analogic Technologies, Inc. Current limit detector
JP4996203B2 (ja) * 2006-11-07 2012-08-08 ルネサスエレクトロニクス株式会社 電源電圧回路
CN101247212B (zh) * 2007-02-14 2012-06-20 中芯国际集成电路制造(上海)有限公司 数据检测电路
JP4953246B2 (ja) * 2007-04-27 2012-06-13 セイコーインスツル株式会社 ボルテージレギュレータ
CN101188413B (zh) * 2007-11-30 2010-05-26 艾默生网络能源有限公司 一种变频器模拟输入检测电路
JP5310023B2 (ja) * 2009-01-23 2013-10-09 ミツミ電機株式会社 レギュレータ用半導体集積回路
US8325453B2 (en) * 2009-05-28 2012-12-04 Qualcomm, Incorporated Short-circuit protection for switched output stages
JP5285644B2 (ja) * 2010-03-26 2013-09-11 旭化成エレクトロニクス株式会社 過電流保護回路、スイッチングレギュレータ、スイッチングアンプ
JP5537272B2 (ja) * 2010-06-07 2014-07-02 ローム株式会社 負荷駆動回路装置及びこれを用いた電気機器
TWI448870B (zh) * 2010-08-25 2014-08-11 Hon Hai Prec Ind Co Ltd 穩壓電路結構
US8816722B2 (en) * 2010-09-13 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Current detection circuit
CN102594109A (zh) * 2011-01-05 2012-07-18 上海华虹集成电路有限责任公司 限流比较电路
US8890579B2 (en) * 2012-07-20 2014-11-18 Texas Instruments Incorporated Circuit for current sensing in high-voltage transistor
US10041982B2 (en) * 2012-08-15 2018-08-07 Texas Instruments Incorporated Switch mode power converter current sensing apparatus and method
JP6205142B2 (ja) * 2013-03-08 2017-09-27 エスアイアイ・セミコンダクタ株式会社 定電圧回路
JP6302639B2 (ja) * 2013-10-08 2018-03-28 ローム株式会社 電流監視回路
JP6354720B2 (ja) 2015-09-25 2018-07-11 株式会社デンソー 保護回路付きのレギュレータ回路
US11239837B2 (en) 2017-12-15 2022-02-01 Rohm Co., Ltd. Switch device
JP7149104B2 (ja) 2018-05-28 2022-10-06 ローム株式会社 半導体集積回路、オーディオ出力装置、電子機器
TWI715096B (zh) 2018-07-02 2021-01-01 極創電子股份有限公司 過電流保護裝置及方法
CN110401168B (zh) * 2019-08-22 2022-02-11 广东美的制冷设备有限公司 抗干扰电路及空调器
CN113884208B (zh) * 2021-09-09 2023-10-10 芯原微电子（成都）有限公司 一种高精度过温检测电路
CN116609643B (zh) * 2023-07-21 2023-09-19 江苏兴宙微电子有限公司 信号检测电路和集成电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159516A (en) * 1991-03-14 1992-10-27 Fuji Electric Co., Ltd. Overcurrent-detection circuit
JP3192437B2 (ja) 1991-05-02 2001-07-30 新日本無線株式会社 電源用ｉｃの短絡保護回路
US5646520A (en) * 1994-06-28 1997-07-08 National Semiconductor Corporation Methods and apparatus for sensing currents
JPH08331757A (ja) 1995-06-01 1996-12-13 Toshiba Corp 過電流制限回路
JP2914231B2 (ja) * 1995-07-26 1999-06-28 日本電気株式会社 電流検出回路
JPH09167928A (ja) 1995-10-11 1997-06-24 Sansei Denshi Japan Kk オペアンプ
JP3225887B2 (ja) 1997-05-16 2001-11-05 日本電気株式会社 半導体集積回路装置
JP3219019B2 (ja) * 1997-05-30 2001-10-15 関西日本電気株式会社 異常電流検出回路およびそれを用いた負荷駆動回路
JP4574902B2 (ja) * 2001-07-13 2010-11-04 セイコーインスツル株式会社 ボルテージレギュレータ
JP2003173211A (ja) * 2001-12-05 2003-06-20 Rohm Co Ltd レギュレータ
JP2005235932A (ja) * 2004-02-18 2005-09-02 Seiko Instruments Inc ボルテージレギュレータおよびその製造方法
JP2007166444A (ja) * 2005-12-16 2007-06-28 Nec Electronics Corp 過電流検出回路及びスイッチング回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021086105A1 (ko) * 2019-10-30 2021-05-06 삼성전자 주식회사 전자 장치에서의 보호 회로 및 이를 위한 방법
CN113169715A (zh) * 2019-10-30 2021-07-23 三星电子株式会社 电子装置中的保护电路及其方法
KR20220018945A (ko) * 2020-08-07 2022-02-15 애플 인크. 누설 관리 엔진이 포함된 무선 주파수 프런트 엔드 모듈
US11539393B2 (en) 2020-08-07 2022-12-27 Apple Inc. Radio-frequency front end modules with leakage management engines
KR20230074453A (ko) * 2020-08-07 2023-05-30 애플 인크. 누설 관리 엔진이 포함된 무선 주파수 프런트 엔드 모듈

Also Published As

Publication number Publication date
TW200601658A (en) 2006-01-01
JP3889402B2 (ja) 2007-03-07
EP1708069A1 (en) 2006-10-04
WO2005071511A1 (ja) 2005-08-04
US7573689B2 (en) 2009-08-11
EP1708069A4 (en) 2008-01-16
JP2005208949A (ja) 2005-08-04
US20080247099A1 (en) 2008-10-09
TWI345863B (ko) 2011-07-21
CN100504709C (zh) 2009-06-24
CN1910529A (zh) 2007-02-07

Similar Documents

Publication Publication Date Title
KR20060127070A (ko) 과전류 검출 회로 및 그것을 구비한 레귤레이터
US10416694B2 (en) Regulator circuit
KR100608112B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법
KR101012566B1 (ko) 전압 레귤레이터
US7893671B2 (en) Regulator with improved load regulation
CN109992032B (zh) 有压差检测器和偏置电流限制器的电压调节器及相关方法
JP6541250B2 (ja) 低ドロップアウト電圧レギュレータおよび方法
US7135842B2 (en) Voltage regulator having improved IR drop
KR101071799B1 (ko) 정전압 회로 및 정전압 회로의 출력 전압 제어 방법
US7737674B2 (en) Voltage regulator
KR101739290B1 (ko) 차동 증폭 회로 및 시리즈 레귤레이터
US9411345B2 (en) Voltage regulator
US10416696B2 (en) Low dropout voltage regulator
KR20100096014A (ko) 볼티지 레귤레이터
KR20110035942A (ko) 전압 조정기
US20150102789A1 (en) Voltage regulator
US11120845B2 (en) Voltage regulation circuit
KR20180048326A (ko) 볼티지 레귤레이터
JP5596200B2 (ja) 可変電源の温度補償電源電圧の出力回路及びその方法
US9772647B2 (en) Powering of a charge with a floating node
US20080218144A1 (en) On-Off-Valve
JP2019004556A (ja) 電流調節回路、それを用いた電源管理回路
TW201602750A (zh) 用於穩壓器之電流源及其穩壓器
KR100930500B1 (ko) 비교기를 이용한 밴드갭 기준회로
CN110888487B (zh) 一种低压差线性稳压器及电子设备

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid