CN101247212B

CN101247212B - 数据检测电路

Info

Publication number: CN101247212B
Application number: CN2007100376842A
Authority: CN
Inventors: 喻骞宇; 郭俊涛
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2007-02-14
Filing date: 2007-02-14
Publication date: 2012-06-20
Anticipated expiration: 2027-02-14
Also published as: CN101247212A

Abstract

本发明公开了一种数据检测电路，包括，接收参考电流，并将参考电流复制产生复制电流的电流复制电路；接收复制电流产生基准电流和基准偏置电压，并按位采样被检测数据，根据被检测数据位的值结合基准电流产生测试电压的测试电压产生电路；接收基准偏置电压，根据被检测数据的位数产生相应数量的且用于区分测试电压所处电压等级的高值参考电压和低值参考电压的参考电压产生电路；根据测试电压和参考电压进行比较分析，并输出数据检测结果的检测分析电路。本发明数据检测电路结构简单，并且应用本发明数据检测电路，只需控制参考电流就能得到数据检测结果，因此操作方便。

Description

数据检测电路

技术领域

本发明涉及高速数据传输系统，特别涉及高速数据传输系统中的数据检测电路。

背景技术

在高速数据传输系统中，二进制编码电路产生的编码数据会出现不一致情况。所谓的不一致是指在一定时间内，数据中“1”与“0”的个数不相等。而在高速数据传输过程中，如果传输数据出现不一致情况，就被认为是出现了不一致错误，而这样的错误会导致电缆对数据的负面影响。因此对于数据进行检测来报告出现的不一致情况已变得十分必要。

美国专利号5,229,769的发明公开了一种用于检测数据不一致情况的电路。该数据检测电路通过计数器对于数据中“1”与“0”的个数进行计数，并通过组合逻辑对于计数结果进行分析来检测数据的不一致情况。如图1所示，计数器由高频时钟控制，通过在时钟的每个上跳沿采样数据的值来对数据中“1”与“0”的个数进行计数，例如，数据为0011100100，当时钟在第一个上跳沿采样到“0”时，就将“0”的个数加1，当时钟在第二个上跳沿采样到“0”时，就将“0”的个数继续加1，当时钟在第三个上跳沿采样到“1”时，就将“1”的个数加1，依此类推，从而在将数据全部采样完后，得到数据中有4个“1”和6个“0”，因此数据出现不一致情况。然而随着数据的传输率越来越高，如数据位宽是10位，数据传输率为160Mbps，则要使得计数器能够正常采样数据，对计数器进行控制的高频时钟的频率最少为1.6GHz，而产生高频时钟的电路会很复杂，并且控制困难。

发明内容

本发明解决的问题就是现有数据检测电路电路复杂并且控制困难。

为解决上述问题，本发明提供一种数据检测电路，包括：

接收参考电流，并将参考电流复制产生复制电流的电流复制电路；

接收复制电流产生基准电流和基准偏置电压，并按位采样被检测数据，根据被检测数据位的值结合基准电流产生测试电压的测试电压产生电路；所述测试电压产生电路包括：第一PMOS管，栅极和漏极短接连通电流复制电路的输出端，源极接Vdd，所述栅极上的电平为基准偏置电压；第二PMOS管至第N+1 PMOS管，各PMOS管栅极与第一PMOS管栅极相连，源极接Vdd，漏极输出基准电流；第一测试保护PMOS管至第N测试保护PMOS管，各测试保护PMOS管的源极接收相应基准电流，栅极接收所检测数据的一位数据信号，漏极接第一电阻；第一测试PMOS管至第N测试PMOS管，各测试PMOS管源极与相应测试保护PMOS管的源极相连，栅极通过反相器接收所检测数据的一位数据信号，漏极接第二电阻；第一反相器至第N反相器，各反相器的输入端与相应测试保护PMOS管的栅极相连，输出端与相应测试PMOS管的栅极相连；第一电阻，一端与测试保护PMOS管的漏极相连，另一端接地；第二电阻，一端与测试PMOS管的漏极相连，另一端接地；输出端，与测试保护PMOS管或测试PMOS管的漏极相连，输出测试电压；其中所述N为被检测数据的位数；

接收基准偏置电压，根据被检测数据的位数产生相应数量的且用于区分测试电压所处电压等级的高值参考电压和低值参考电压的参考电压产生电路；所述参考电压产生电路包括：第一高值参考电压产生电路至第K高值参考电压产生电路，各高值参考电压产生电路包含PMOS管、参考电阻和输出端，所述PMOS管栅极接收基准偏置电压，源极接Vdd，漏极接参考电阻，所述参考电阻的一端与所述PMOS管的漏极和输出端相连，另一端接地，所述输出端输出高值参考电压；第一低值参考电压产生电路至第K低值参考电压产生电路，各低值参考电压产生电路包含PMOS管、参考电阻和输出端，所述PMOS管栅极接收基准偏置电压，源极接Vdd，漏极接参考电阻，所述参考电阻的一端与所述PMOS管的漏极和输出端相连，另一端接地，所述输出端输出低值参考电压；其中所述K的值为N或者1/2N；

根据测试电压和参考电压进行比较分析，并输出数据检测结果的检测分析电路。

与现有技术相比，本发明具有以下优点：本发明数据检测电路通过采样被检测数据来产生测试电压与参考电压进行比较来对数据不一致情况进行检测，从而避免了使用时钟控制电路，因此电路简单，并且应用本发明数据检测电路，只需控制参考电流就能得到数据检测结果，因此操作方便。

附图说明

图1是现有技术数据检测电路的计数器电路图；

图2是本发明数据检测电路图；

图3是本发明实施例数据检测电路的电流复制电路图；

图4是本发明实施例数据检测电路的测试电压产生电路图；

图5是本发明实施例数据检测电路的参考电压产生电路图；

图6是本发明实施例数据检测电路的电压比较电路图。

具体实施方式

本发明数据检测电路是利用数据信号产生测试电压与参考电压进行比较来对数据不一致情况进行检测。如图2所示，本发明数据检测电路包括：

接收参考电流，并将参考电流复制产生复制电流的电流复制电路01；

接收复制电流产生基准电流和基准偏置电压，并按位采样被检测数据，根据被检测数据位的值结合基准电流产生测试电压的测试电压产生电路02；

接收基准偏置电压，根据被检测数据的位数产生相应数量的且用于区分测试电压所处电压等级的高值参考电压和低值参考电压的参考电压产生电路03；

根据测试电压和参考电压进行比较分析，并输出数据检测结果的检测分析电路04。

下面通过对于采样数据的时间段内，数据值为0011的数据的检测来详细说明本实施例数据检测电路每一部分的功能及作用。当然，对数据检测前是并不知道数据的值的，这里只是为了使说明更清楚，因此以一个反向验证的方式来说明。

如图3所示，所述电流复制电路01包括，

输入端10，接收输入的参考电流，参考电流就是整个数据检测电路的唯一需要控制的输入电流，之后的复制电流、测试电压及参考电压都是在这个电流的基础上通过相应的电流复制电路、测试电压产生电路和参考电压产生电路产生的，而无需通过人为控制；

第一NMOS管11，栅极与漏极短接连通输入端，源极接地；

第二NMOS管12，栅极与第一NMOS管的栅极相连，源极接地，漏极连通输出端；

输出端13，输出复制电流。

第一NMOS管11和第二NMOS管12构成了一个MOS管电流镜结构。MOS管电流镜结构是指由两个宽长比成一定比例的MOS管构成的电流源结构，其中一个MOS管的漏极和栅极短接并与另一个MOS管的栅极相连作为电流源的输入，两个MOS管的源极都接地或接高电平，另一个MOS管的漏极作为电流源的输出。如果两个MOS管的宽长比的比值为1，则输入电流就与输出电流相同，称为镜像电流源，例如，如果本实施例的电流复制电路01中的第一NMOS管11和第二NMOS管12的宽长比相同，则输出的复制电流与输入的参考电流相同。而如果两个MOS管的宽长比的比值不为1，则输出电流与输入电流的比值即为两个MOS管的宽长比的比值，称为比例电流源，例如，如果本实施例的电流复制电路01中的第一NMOS管11的宽长比是第二NMOS管12的宽长比的2倍，则输出的复制电流就是输入的参考电流的一半。电流镜的优点就是当输入电流稳定时，能够提供稳定的输出电流。

如图4所示，所述测试电压产生电路02包括，

第一PMOS管21，栅极和漏极短接连通电流复制电路的输出端13，源极接Vdd，所述栅极上产生的电平为基准偏置电压V₀；

第二PMOS管220至第五PMOS管223，各PMOS管栅极与第一PMOS管21栅极相连，源极接Vdd，漏极输出基准电流I₀；

第一测试保护PMOS管230、第二测试保护PMOS管231、第三测试保护PMOS管232和第四测试保护PMOS管233的源极分别接收第二PMOS管220、第三PMOS管221、第四PMOS管222和第五PMOS管223产生的基准电流，第一测试保护PMOS管230、第二测试保护PMOS管231、第三测试保护PMOS管232和第四测试保护PMOS管233的栅极分别接收对应的所检测数据中的一位数据，第一测试保护PMOS管230、第二测试保护PMOS管231、第三测试保护PMOS管232和第四测试保护PMOS管233的漏极并联于第一电阻R1；

第一测试PMOS管240、第二测试PMOS管241、第三测试PMOS管242和第四测试PMOS管243的源极分别与第一测试保护PMOS管230、第二测试保护PMOS管231、第三测试保护PMOS管232和第四测试保护PMOS管233的源极相连，第一测试PMOS管240、第二测试PMOS管241、第三测试PMOS管242和第四测试PMOS管243的栅极通过反相器接收对应的所检测数据的一位数据，第一测试PMOS管240、第二测试PMOS管241、第三测试PMOS管242和第四测试PMOS管243的漏极并联于第二电阻R2；

第一反相器250、第二反相器251、第三反相器252和第四反相器253，各反相器的输入端与第一测试保护PMOS管230、第二测试保护PMOS管231、第三测试保护PMOS管232和第四测试保护PMOS管233的栅极相连，输出端与第一测试PMOS管240、第二测试PMOS管241、第三测试PMOS管242和第四测试PMOS管243的栅极相连；

第一电阻R1，一端与测试保护PMOS管的漏极相连，另一端接地；

第二电阻R2，一端与测试PMOS管的漏极相连，另一端接地；

输出端26，与测试PMOS管的漏极相连，输出测试电压。

所述Vdd为1.2V或3.3V。

所述第一PMOS管21分别与第二PMOS管220至第五PMOS管223构成电流镜结构。

第一测试PMOS管240接收第二PMOS管220输出的基准电流I₀、第二测试PMOS管241接收第三PMOS管221输出的基准电流I₀、第三测试PMOS管242接收第四PMOS管222输出的基准电流I₀、第四测试PMOS管243接收第五镜像PMOS管223输出的基准电流I₀。而第一测试PMOS管240至第四测试PMOS管243的栅极分别通过第一反相器250至第四反相器253接收所检测数据的第1位至第4位数据。即当所检测数据为“0011”，第1位至第4位的数据值为0、0、1、1的时候，第一测试PMOS管240通过第一反相器250接收数据的第1位，则接收到的数据值为1，第一测试PMOS管240截止；第二测试PMOS管241通过第二反相器251接收数据的第2位，则接收到的数据值为1，第二测试PMOS管241截止；第三测试PMOS管242通过第三反相器252接收数据的第3位，则接收到的数据值为0，第三测试PMOS管242导通，基准电流I₀从第三测试PMOS管242的源极传输到漏极；第四测试PMOS管243通过第四反相器253接收数据的第4位，则接收到的数据值为0，第四测试PMOS管243导通，基准电流I₀从第四测试PMOS管243的源极传输到漏极，由于第一测试PMOS管240至第四测试PMOS管243的漏极并联连接在第二电阻R2上，则第二电阻R2上流经的电流即为2I₀，而第二电阻R2的阻值为R，则测试电压值即为2I₀×R，此处即为通过数据值“1”来产生测试电压，即“1”的个数就是I₀×R的倍数。

为了确保基准电流I₀不受数据变化的影响，将第一测试保护PMOS管230、第二测试保护PMOS管231、第三测试保护PMOS管232和第四测试保护PMOS管233分别与第一测试PMOS管240、第二测试PMOS管241、第三测试PMOS管242和第四测试PMOS管243成对构成数据信号双路选通电路来使得电流稳定，并且测试保护PMOS管与测试PMOS管相同，从而不论当前这一位数据是“1”或“0”，流过该双路选通电路的电流不变，所以第一PMOS管21、第二PMOS管220、第三PMOS管221、第四PMOS管222和第五PMOS管223的漏极电压基本保持不变，也既是说这些PMOS管的偏置状态基本不变，这样产生的基准电流I₀就会比较稳定。

而为了确保该双路选通电路的两个支路的对称性，第一电阻R1和第二电阻R2采用相同的阻值，均为R，R的取值可根据实际需要而定。

当然，输出端26也可与测试保护PMOS管的漏极相连，通过数据值“0”来得到测试电压，即“0”的个数就是I₀×R的倍数。

通过对于本实施例测试电压产生电路02的说明可以知道，产生测试电压的原理就是根据电流复制电路输出的复制电流产生基准电流，再根据所检测数据中“1”或“0”的个数得到相应基准电流倍数的电流，并通过下拉电阻产生测试电压。

如图5所示，所述参考电压产生电路03包括，

第一高值参考电压V_H1产生电路，包含PMOS管310、参考电阻311和输出端，所述PMOS管接收基准偏置电压V₀，源极接Vdd，Vdd为1.2V或3.3V，漏极接参考电阻311；所述参考电阻311的一端与所述PMOS管310的漏极和输出端相连，另一端接地；所述输出端输出第一高值参考电压V_H1。设定所述PMOS管310的宽长比是测试电压产生电路02的产生基准电流I₀的PMOS管的宽长比的(1+m)倍。将测试电压产生电路02的产生基准电流I₀的PMOS管作为倍率标准是为了使得参考电压与测试电压处于同样的比较标准上，因为正如之前所述的测试电压也是在基准电流的基础上产生的。而m的值可以取0-0.5之间的任一个数，但不包括0，这样取值的依据是考虑到了电路中电压可能产生的波动。本实施例将m设为0.3，当然m也可以取0.1、0.2、0.4等其他值，则PMOS管310的宽长比是测试电压产生电路02的第二PMOS管220的宽长比的1.3倍，而参考电阻311的阻值为R。这样，PMOS管310的漏极的电流即为1.3I₀，而第一高值参考电压V_H1为1.3I₀×R。而由于调节电阻值比调节PMOS管的宽长比更方便，因此设定PMOS管310的宽长比与测试电压产生电路02的第二PMOS管220的宽长比相同，调整参考电阻311的阻值为(1+m)R，为了叙述方便，m也取0.3，则参考电阻311阻值为1.3R，这样PMOS管310的漏极的电流即为I₀，而第一高值参考电压V_H1为I₀×1.3R。

第二高值参考电压V_H2产生电路，包含PMOS管320、参考电阻321和输出端，所述PMOS管320的栅极接收基准偏置电压V₀，源极接Vdd，Vdd为1.2V或3.3V，漏极接参考电阻321；所述参考电阻321的一端与所述PMOS管320的漏极和输出端相连，另一端接地；所述输出端输出第二高值参考电压V_H2。参照第一高值参考电压V_H1产生电路的设定，设定所述PMOS管320的宽长比是测试电压产生电路02的第二PMOS管220的宽长比的2.3倍，而参考电阻321的阻值为R。这样，PMOS管的漏极的电流即为2.3I₀，则第二高值参考电压V_H2为2.3I₀×R。而由于调节电阻值比调节PMOS管的宽长比更方便，因此设定PMOS管320的宽长比与测试电压产生电路02的第二PMOS管220的宽长比相同，调整参考电阻321的阻值为2.3R，这样PMOS管320的漏极的电流即为I₀，而第二高值参考电压V_H2为I₀×2.3R。

第一低值参考电压V_L1产生电路，包含PMOS管330、参考电阻331和输出端，所述PMOS管330的栅极接收基准偏置电压V₀，源极接Vdd，Vdd为1.2V或3.3V，漏极接参考电阻331；所述参考电阻331的一端与所述PMOS管330的漏极和输出端相连，另一端接地；所述输出端输出第一低值参考电压V_L1。设定所述PMOS管330的宽长比是测试电压产生电路02的第二PMOS管220的宽长比的(1-m)倍，m可以取0-0.5之间的任一个数，但不包括0。本实施例将m设为0.3，则PMOS管330的宽长比是测试电压产生电路02的第二PMOS管220的宽长比的0.7倍，而参考电阻331的阻值为R。这样，PMOS管330的漏极的电流即为0.7I₀，则第一低值参考电压V_L1为0.7I₀×R。而由于调节电阻值比调节PMOS管的宽长比更方便，因此设定PMOS管330的宽长比与测试电压产生电路02的第二PMOS管220的宽长比相同，调整参考电阻331的阻值为(1-m)R，为了使得叙述方便，m也取0.3，则参考电阻331的阻值为0.7R，这样PMOS管330的漏极的电流即为I₀，则第一低值参考电压V_L1为I₀×0.7R。

第二低值参考电压V_L2产生电路，包含PMOS管340、参考电阻341和输出端，所述PMOS管340的栅极接收基准偏置电压V₀，源极接Vdd，Vdd为1.2V或3.3V，漏极接参考电阻341；所述参考电阻341的一端与所述PMOS管340的漏极和输出端相连，另一端接地；所述输出端输出第二低值参考电压V_L2。参照第一低值参考电压V_L1产生电路的设定，设定所述PMOS管340的宽长比是测试电压产生电路02的第二PMOS管220的宽长比的1.7倍，而参考电阻341的阻值为R。这样，PMOS管340的漏极的电流即为1.7I₀，则第二低值参考电压V_L2为1.7I₀×R。而由于调节电阻值比调节PMOS管的宽长比更方便，因此设定PMOS管340的宽长比与测试电压产生电路02的第二PMOS管220的宽长比相同，调整参考电阻341的阻值为1.7R。这样PMOS管340的漏极的电流即为I₀，则第二低值参考电压V_L2为I₀×1.7R。

通过对本实施例参考电压产生电路03的说明可以知道，设定高值参考电压和低值参考电压的目的就是为了将测试电压与一个设定的电压范围进行比较，而每个电压范围就代表一个电压等级，电压等级的个数与被检测数据的位数相等。例如，第一高值参考电压和第一低值参考电压构成的电压范围就代表电压值为I₀×R的第一电压等级，而第二高值参考电压和第二低值参考电压构成的电压范围就代表电压值为2I₀×R的第二电压等级。这样相比较于与一个设定的值进行比较的方法，更符合实际情况。而随着所要检测的数据位数的增多，参考电压也需要随之增多，例如数据位数为N的话，就有第一高值参考电压产生电路至第K高值参考电压产生电路和第一低值参考电压产生电路至第K低值参考电压产生电路，其中K的值为N或者1/2N。这时候就可以依据本实施例参考电压产生电路03的说明，对于高值参考电压产生电路，或者设定MOS管的宽长比为测试电压产生电路02中产生基准电流的MOS管的宽长比的(L+m)倍，或者设定参考电阻的阻值为测试电压产生电路02中的电阻阻值的(L+m)倍来产生高值参考电压，L的值取1，2，3.....K，分别对应第一高值参考电压，第二高值参考电压。。。第K高值参考电压，m则如之前所述的取0-0.5之间的任一个数，不包括0；相应地，对于低值参考电压产生电路，或者设定MOS管的宽长比为测试电压产生电路02中产生基准电流的MOS管的宽长比的(L-m)倍，或者设定参考电阻的阻值为测试电压产生电路02中的电阻阻值的(L-m)倍来产生低值参考电压，L的值取1，2，3.....K，分别对应第一低值参考电压。。。第K低值参考电压。

如图6所示，所述检测分析电路04包括将测试电压与高值参考电压进行比较得到高值比较结果的高值比较电路和将测试电压与低值参考电压进行比较得到低值比较结果的低值比较电路。

由于测试电压产生电路02根据所要检测的数据中的“1”或“0”产生对应的测试电压，如之前所述的，“1”的个数或“0”的个数就是I₀×R的倍数。而本实施例中的所检测数据是4位，对应于上述的参考电压产生电路03当K为2的情况，通过将测试电压分别与第二高值参考电压和第二低值参考电压进行比较，判断测试电压是否处于第二电压等级，就能够知道被检测数据中“1”与“0”的个数是否相等。

例如，通过低值比较电路将第二低值参考电压V_L2与测试电压进行比较，若测试电压大于第二低值参考电压V_L2，则低值比较电路输出的低值比较结果为“1”；若测试电压小于第二低值参考电压V_L2，则低值比较电路输出的低值比较结果为“0”。此处，测试电压为2I₀×R，而第二低值参考电压V_L2为1.7I₀×R，因此测试电压大于第二低值参考电压V_L2，低值比较结果为“1”。

接着，通过高值比较电路将第二高值参考电压V_H2与测试电压进行比较，若测试电压大于第二高值参考电压V_H2，则高值比较电路输出的高值比较结果为“0”；若测试电压小于第二高值参考电压V_H2，则高值比较电路输出的高值比较结果为“1”，此处，测试电压为2I₀×R，而第二高值参考电压V_H2为2.3I₀×R，因此测试电压小于第二高值参考电压V_H2，高值比较结果为“1”。

此时检测分析电路04根据高值比较结果和低值比较结果的组合值来检测数据的不一致情况，高值比较结果和低值比较结果的组合值为11，则说明测试电压在高值参考电压和低值参考电压构成的电压范围之内，处于第二电压等级，因此数据中“1”或“0”的个数相等，检测分析电路04就会输出数据未出现不一致情况的检测结果。若对于检测分析电路04继续扩展，当所要检测的数据的位数更多时，假设数据的位数是N，也只需要根据测试电压与第1/2N高值参考电压和第1/2N低值参考电压的比较结果的组合值就能判断1”或“0”的个数是否相等，从而输出检测结果。

当然，对应于上述参考电压产生电路03当K为4的时候，所述检测分析电路04还可以包括分别将测试电压与每一个低值参考电压进行比较的低值比较电路和分别将测试电压与每一个高值参考电压进行比较的高值比较电路，从而能够精确地得到数据中“1”和“0”的个数来检测数据的不一致情况。

例如，通过第一低值比较电路将第一低值参考电压V_L1与测试电压进行比较。此处，测试电压为2I₀×R，而第一低值参考电压V_L1为0.7I₀×R，因此测试电压大于第一低值参考电压V_L1，低值比较结果为“1”。

接着，通过第二低值比较电路将第二低值参考电压V_L2与测试电压进行比较。此处，测试电压为2I₀×R，而第二低值参考电压V_L2为1.7I₀×R，因此测试电压大于第二低值参考电压V_L2，低值比较结果为“1”。

然后，通过第一高值比较电路将第一高值参考电压V_H1与测试电压进行比较。此处，测试电压为2I₀×R，而第一高值参考电压V_H1为1.3I₀×R，因此测试电压大于第一高值参考电压V_H1，高值比较结果为“0”。

接下来，通过第二高值比较电路将第二高值参考电压V_H2与测试电压进行比较。此处，测试电压为2I₀×R，而第二高值参考电压V_H2为2.3I₀×R，因此测试电压小于第二高值参考电压V_H2，高值比较结果为“1”。

依此类推，直到测试电压与所有的高值参考电压和低值参考电压比较完，这里为了叙述简洁，就不再详细说明了。此时，所述检测电路05根据各个高值比较结果和低值比较结果进行与操作确定数据中“1”的个数来检测数据的不一致情况。第一高值比较结果和第一低值比较结果的与操作值为0，而第二高值比较结果和第二低值比较结果的与操作值为1，则说明数据中“1”和“0”的个数各为2个，检测电路05输出数据未出现不一致情况的检测结果。若对于检测电路05进行扩展，当所要检测的数据的位数更多时，假设数据的位数是N，也只需要分别将测试电压与第一至第N高值参考电压和第一至第N低值参考电压的比较结果进行与操作，来得到所要检测数据中“1”或“0”的个数来输出检测结果。

通过上述的例子可以看到，本发明数据检测电路可以继续扩展，当得知所要检测的数据的传输率后，根据所要采样的时间就能得到采样时间段内数据的位数。通过对于数据检测电路输入参考电流，再根据得到的数据位数，将测试电压产生电路中产生基准电流的MOS管和测试MOS管以及测试保护MOS管的数量增加到与数据位数相等，通过测试电压产生电路产生测试电压，将参考电压产生电路中的高值参考电压产生电路和低值参考电压产生电路的数量增加到与数据位数相等，通过参考电压产生电路产生高值参考电压和低值参考电压，并通过检测分析电路将测试电压和高值参考电压以及低值参考电压分别进行比较，并分析比较结果就能对数据的不一致情况进行检测了。因此，通过本发明数据检测电路，只需输入参考电流，就能得到数据检测结果，所以操作方便，并且本发明数据检测电路不使用时钟控制电路，所以电路简单。

Claims

1.一种数据检测电路，其特征在于，包括，

接收复制电流产生基准电流和基准偏置电压，并按位采样被检测数据，根据被检测数据位的值结合基准电流产生测试电压的测试电压产生电路；所述测试电压产生电路包括：第一PMOS管，栅极和漏极短接连通电流复制电路的输出端，源极接Vdd，所述栅极上的电平为基准偏置电压；第二PMOS管至第N+1PMOS管，各PMOS管栅极与第一PMOS管栅极相连，源极接Vdd，漏极输出基准电流；第一测试保护PMOS管至第N测试保护PMOS管，各测试保护PMOS管的源极接收相应基准电流，栅极接收所检测数据的一位数据信号，漏极接第一电阻；第一测试PMOS管至第N测试PMOS管，各测试PMOS管源极与相应测试保护PMOS管的源极相连，栅极通过反相器接收所检测数据的一位数据信号，漏极接第二电阻；第一反相器至第N反相器，各反相器的输入端与相应测试保护PMOS管的栅极相连，输出端与相应测试PMOS管的栅极相连；第一电阻，一端与测试保护PMOS管的漏极相连，另一端接地；第二电阻，一端与测试PMOS管的漏极相连，另一端接地；输出端，与测试保护PMOS管或测试PMOS管的漏极相连，输出测试电压；其中所述N为被检测数据的位数；

2.如权利要求1所述的数据检测电路，其特征在于，所述电流复制电路包括，

输入端，接收输入的参考电流；

第一NMOS管，栅极与漏极短接连通输入端，源极接地；

第二NMOS管，栅极与第一NMOS管的栅极相连，源极接地，漏极连通输出端；

输出端，输出复制电流。

3.如权利要求1所述的数据检测电路，其特征在于，所述Vdd为1.2V或3.3V。

4.如权利要求1所述的数据检测电路，其特征在于，所述测试保护PMOS管与测试PMOS管相同。

5.如权利要求1所述的数据检测电路，其特征在于，所述第一电阻和第二电阻的阻值相同。

6.如权利要求1所述的数据检测电路，其特征在于，所述低值参考电压产生电路和高值参考电压产生电路的PMOS管的宽长比分别为测试电压产生电路的产生基准电流的PMOS管的(L-m)倍和(L+m)倍，且L等于1，2，3....K，m的取值范围为(0-0.5]。

7.如权利要求6所述的数据检测电路，其特征在于，所述低值参考电压产生电路和高值参考电压产生电路的参考电阻的阻值与测试电压产生电路的下拉电阻相同。

8.如权利要求1所述的数据检测电路，其特征在于，所述第一低值参考电压产生电路、第一高值参考电压产生电路、第二低值参考电压产生电路、第二高值参考电压产生电路......第K低值参考电压产生电路、第K高值参考电压产生电路的PMOS管的宽长比与测试电压产生电路的产生基准电流的PMOS管相同。

9.如权利要求8所述的数据检测电路，其特征在于，所述低值参考电压产生电路和高值参考电压产生电路的参考电阻的阻值分别为测试电压产生电路的下拉电阻的(L-m)倍和(L+m)倍，且L等于1，2，3....K，m的取值范围为(0-0.5]。

10.如权利要求1所述的数据检测电路，其特征在于，所述检测分析电路包括将测试电压与高值参考电压进行比较得到高值比较结果的高值比较电路和将测试电压与低值参考电压进行比较得到低值比较结果的低值比较电路。

11.如权利要求10所述的数据检测电路，其特征在于，所述检测分析电路包括将测试电压和第K高值参考电压进行比较得到高值比较结果的高值比较电路和将测试电压和第K低值参考电压进行比较得到低值比较结果的低值比较电路。

12.如权利要求10所述的数据检测电路，其特征在于，所述检测分析电路包括K个高值比较电路和K个低值比较电路，所述K个高值比较电路分别将测试电压与第一至第K高值参考电压进行比较得到高值比较结果，所述K个低值比较电路分别将第一至第K低值参考电压进行比较得到低值比较结果。