CN103383416B - 测试片外驱动器的阻抗的电路与方法 - Google Patents

Abstract

本发明公开了一种用来验证片外驱动器的阻抗的测试电路和用来验证片外驱动器的阻抗的方法。所述测试电路包含：多个片外驱动器，每一片外驱动器包含硅通孔；参考电流测试垫，用来驱动电流到多个片外驱动器；多个前驱动器，每一前驱动器个别耦接到片外驱动器，所述多个前驱动器用来开启所述多个片外驱动器；参考电压测试垫，用以输入参考电压到所述测试电路；多个输入缓冲器，用来输出多个比较结果，每一输入缓冲器依据硅通孔节点处的电压与参考电压来输出比较结果；以及扫描输出测试垫，耦接到所述多个输入缓冲器，用来接收所述多个比较结果以判断片外驱动器的阻抗是否在所要范围内。所述测试电路可测试多个片外驱动器而不会带来相当大的金属电容。

Description

测试片外驱动器的阻抗的电路与方法

技术领域

本发明涉及片外驱动器，特别涉及一种用来测试使用硅通孔的片外驱动器的阻抗的系统与方法。

背景技术

半导体装置要在特定的操作电压下运作，由于技术转向亚微米(sub-micron)大小以及越来越多的操作是在「低功率」范围中，操作电压的准确度对芯片设计者来说会变得特别重要。片外驱动器(off-chipdriver，OCD)一般是用来产生前述的操作电压给半导体装置(即，芯片)。一般来说，芯片外的互相连接可通过连接于芯片上的接合垫(bondpad)的接合线(bondwire)来达成。随着倒装芯片(flip-chip)技术与晶圆堆叠(waferstacking)的发展以及其它原因，驱动器芯片接口已变得更复杂，因而需要更复杂的接合技术。近来，设计者们面临一个更大的挑战，就是用硅通孔(through-siliconvia，TSV)来替代标准接合垫，硅通孔常被用来让特别着重阻抗与电容的考虑的低功率操作得以容易实现。

图1是依据公知技术的现有片外驱动器电路100的示意图。如图所示，片外驱动器电路100包含一上拉驱动器(pull-updriver，PU)103（其是由耦接到电源Vcc的P沟道场效应晶体管(P-channelFieldEffectTransistor，PFET)所组成）以及一下拉驱动器(pull-downdriver，PD)105(其是由串接于上拉驱动器103以及接地端之间的N沟道场效应晶体管(N-channelFieldEffectTransistor，NFET)所组成)。P沟道场效应晶体管103与N沟道场效应晶体管105之间的节点会输出一输出电压，并且所述输出电压会耦接到同样耦接于输入缓冲器(inputbuffer，IB)128的硅通孔118。

在图1中所示的电路100中，输入缓冲器128与硅通孔118的耦接节点处的电容值通常是相当低的：例如，大约是0.5pF。制造商通常会探测一既定电路(例如，电路100)的片外驱动器，以测试各式各样的特性（例如，阻抗），然而，因为硅通孔直径减小以及孔径(pitch)变窄，使得侦测硅通孔118变得更困难。此外，通过将一测试垫直接连到硅通孔118来测试片外驱动器会造成一些问题，例如，测试垫可对片外驱动器电路(也就是电路100)带来相当大的金属电容。

发明内容

本发明公开了用来测试具有硅通孔的至少一片外驱动器的阻抗的方法与装置，优选地，所述方法与装置不会带给系统很大的电容值。

依据本发明的实施例，一测试电路包含多个片外驱动器，每一片外驱动器包含：耦接到一电源的一上拉驱动器；耦接于所述上拉驱动器与一接地端之间的一下拉驱动器；以及耦接于所述上拉驱动器与所述下拉驱动器之间的一硅通孔。所述测试电路还包含：多个前驱动器，每一个别的前驱动器耦接到所述多个片外驱动器的其中之一；耦接到所述多个前驱动器的一参考电流测试垫；多个输入缓冲器，每一输入缓冲器包含一正输入与一负输入，其中每一输入缓冲器的所述正输入通过每一个别的片外驱动器的所述硅通孔耦接到所述多个片外驱动器的其中之一；耦接到每一输入缓冲器的所述负输入的一参考电压测试垫；以及耦接到所述多个输入缓冲器的一扫描输出测试垫。

依据本发明的实施例，用来验证多个片外驱动器的阻抗的方法包含：驱动一电流到所述多个片外驱动器，其中每一片外驱动器包含：耦接到电源供应的一上拉驱动器，耦接于所述上拉驱动器与一接地端之间的一下拉驱动器以及耦接于所述上拉驱动器与所述下拉驱动器之间的一硅通孔。所述方法还包含：开启所述多个片外驱动器，其中每一个别的片外驱动器是耦接到所述多个前驱动器中的至少一前驱动器，以及开启所述多个片外驱动器会在每一硅通孔产生一电压降；以及在多个输入缓冲器处接收一参考电压。所述多个输入缓冲器中的每一输入缓冲器包含多个输入，并且每一输入缓冲器是被设定来比较所述多个输入以及输出一比较结果。所述方法还包含：在每一输入缓冲器中，将所述参考电压与所述多个片外驱动器的其中之一的所述硅通孔的电压做比较；以及使用每一输入缓冲器的所述比较结果来验证每一片外驱动器的所述阻抗，以判断每一片外驱动器的所述阻抗是否是落在一所要的范围内

附图说明

图1是包含硅通孔的现有片外驱动器的示意图。

图2是依据本发明的实施例的包含硅通孔的片外驱动器的示意图。

图3是依据本发明的另一实施例的包含硅通孔的片外驱动器的示意图。

其中，附图标记说明如下：

100片外驱动器电路

103、241、245、325、341、345上拉驱动器

105、225、243、247、343、347下拉驱动器

118、264、268、364、368硅通孔

128输入缓冲器

200、300测试电路

203、205、303、305传输门

210A、210B、310A、310B片外驱动器

212、312参考电流测试垫

213、215、313、315测试输入缓冲器

217、317扫描链

232、332扫描输出测试垫

242、342参考电压测试垫

253、255、353、355前驱动器

具体实施方式

本发明公开了一种测试电路以及测试方法，其在量测耦接到一硅通孔的一片外驱动器的阻抗时，会为系统带来相对小的电容值。在一些实施例中，一片外驱动器比较测试(OCDcomparisontest)是使用输入缓冲器而不是直接将测试垫连接到硅通孔。在一些情形下，会增加极少的电路到片外驱动器电路，以便执行所述片外驱动器比较测试或者同时测量多个片外驱动器。

图2是本发明测试电路200的一实施例的示意图。在所绘示的实施例中，测试电路200包含多个片外驱动器210A与210B。第一片外驱动器210A包含第一上拉驱动器(在本发明中，可与P沟道场效应晶体管相互替换)241与第一下拉驱动器(在本发明中，可与N沟道场效应晶体管相互替换)243。第二片外驱动器210B包含第二上拉驱动器245与第二下拉驱动器247。如图2所示，当测试电路200包含两个片外驱动器210A与210B时，本领域的技术人员应可轻易了解测试电路200实际上可包含任何所要数目的片外驱动器。在图2中，所绘示的每一片外驱动器具有一相对应的前驱动器(pre-driver)253与255，以及每一片外驱动器的输出电压节点是耦接到一硅通孔264与268。输出电压节点也会耦接到一相对应的测试输入缓冲器(inputbuffer，IB)213与215的正输入，以及测试输入缓冲器213与215的负输入则是耦接到一参考电压测试垫（VREFtestpad）242。

在图2中，传输门(passgate)203与205是分别耦接到第一片外驱动器210A与第二片外驱动器210B，因此传输门203与205会分别耦接到第一、第二片外驱动器210A与210B中个别的前驱动器253与255。如以上所讨论，虽然只有两个传输门203与205被详细绘示在图中，本领域的技术人员在读过详细描述后应可轻易地修改图2中的电路图以带入与片外驱动器相当数量的传输门。在操作中，参考电流测试垫（IREFtestpad）212与仿效N沟道场效应晶体管243与247的操作的下拉驱动器（PD）225会传送电流I到每一传输门203、205的输入。下拉驱动器225会驱使电流I通过参考电流测试垫212，而所驱动的电流接着会经由传输门203与205而被镜射(mirror)到个别的片外驱动器210A与210B。

每一测试输入缓冲器213与215具有耦接到扫描链(scanchain)217的一输出，而扫描链217是由时钟信号CLK所驱动。基于测试输入缓冲器213与215的正负入与负输入上的信号，每一测试输入缓冲器213、215会输出一比较结果到扫描链217。扫描链217接着会输出多个比较结果到扫描输出测试垫(Scanouttestpad)232，其被设定来输出比较结果以供分析之用。

在操作中，测试电路200一开始可被设定为让所有的前驱动器253与255处在高阻抗（或High-Z）状态，其中不管是「1」或「0」都不会被驱动到多个片外驱动器，换句话说，每一片外驱动器210A、210B的每一N沟道场效应晶体管243与247以及每一P沟道场效应晶体管241与245可以是开路的。电流可经由下拉驱动器225被驱动到参考电流测试垫212，经由传输门203与205被传送，并且被镜射到每一片外驱动器210A、210B的N沟道场效应晶体管243与247，因此开启了片外驱动器(N沟道场效应晶体管243与247)。

在一实施例中，P沟道场效应晶体管(上拉驱动器)241与245是由电源Vcc来开启(导通)，因此也造成了P沟道场效应晶体管241与245的电压降。P沟道场效应晶体管241与245的电压降会造成一电压在每一个别的片外驱动器210A与210B上的硅通孔节点264与268上。在硅通孔节点264与268上的电压也可被送到每一测试输入缓冲器213与215的正输入。参考电压测试垫242可提供一参考电压到每一输入缓冲器213与215的负输入，这样，便可造成一电压比较。送到参考电压测试垫242的电压可被选择来验证P沟道场效应晶体管的阻抗是否在一预定的规格范围内。

每一测试输入缓冲器213与215可被设定为基于输入缓冲器213与215的正输入与负输入的输入电压，来输出「0」或「1」。测试输入缓冲器213与215的输出可指出相对应的片外驱动器210A与210B是否操作在所述预定的规格范围，以及每一相对应的片外驱动器210A与210B是否有成功通过验证。测试输入缓冲器213与215可被设定为让「0」可基于所述参考电压(也就是给予参考电压测试垫232的电压)的电压值与待测试的阻抗值来代表验证通过或验证失败。同样的设定也可应用在测试输入缓冲器213与215的逻辑输出「1」。在电路200的另一实施例中，可测试P沟道场效应晶体管的最小阻抗与最大阻抗，如此一来，可验证P沟道场效应晶体管的阻抗值是否落在所要范围之内。测试P沟道场效应晶体管的最小阻抗与最大阻抗包含执行两个不同的电压比较(其中第一电压比较包含最小阻抗的测试，而第二电压比较则包含最大阻抗的测试)。扫描链217可被设定成依据时钟信号CLK来锁定每一输入缓冲器213与215所产生的结果，而这些结果可被送到扫描输出测试垫232。通过使用时钟信号CLK来驱动扫描链217，这些结果可被连结到时钟周期(clockcycle)，因此设计者可在多个片外驱动器210A与210B中决定哪一片外驱动器成功通过验证以及哪一片外驱动器没有通过验证。

图3为本发明测试电路300的一实施例的示意图。本领域的技术人员应可基于图2的描述而轻易了解测试电路300的结构及/或操作。在一实施例中，测试电路300包含多个片外驱动器310A与310B。虽然图3只绘示两个片外驱动器310A与310B，但本发明所支持的片外驱动器的数目是不受限制的。每一片外驱动器310A与310B包含耦接到下拉驱动器343与347的上拉驱动器341与345。片外驱动器310A与310B通过前驱动器353与355而分别被耦接到传输门303与305。每一个别的片外驱动器310A与310B的输出电压节点是耦接到硅通孔364与368以及测试输入缓冲器313与315的正输入。每一测试输入缓冲器313与315的负输入则是耦接到参考电压测试垫342。每一测试输入缓冲器313与315会输出一比较结果到扫描链317，其为时钟信号CLK所驱动，以及一扫描输出(scanout)结果会被输入到扫描输出测试垫332。每一个别的片外驱动器310A与310B的传输门303与305是被耦接到上拉驱动器325，其功用是将电流驱使到参考电流测试垫312，接下来，此电流会被镜射到片外驱动器310A与310B的P沟道场效应晶体管(上拉驱动器)341与345。当N沟道场效应晶体管(下拉驱动器)343与347被开启(导通)时，N沟道场效应晶体管343与347会产生一电压降(Vdrop)。硅通孔364与368的相对应电压Vtsv接着会被馈入到相对应的测试输入缓冲器313与315的正输入。在一实施例中，参考电压测试垫342是被设定来接收一参考电压，以及传送所述参考电压到测试输入缓冲器313与315的负输入，而测试输入缓冲器313与315的输出会被输入到扫描链317并且接着被传送到扫描输出测试垫332。

图3绘示一个用来测试片外驱动器310A与310B的下拉驱动器(例如343与347)的阻抗的测试电路300。图2与图3之间的一个差异在于测试电路200是使用N沟道场效应晶体管225来驱使电流通过参考电流测试垫212，而此电流接着会通过传输门203与205，并且被镜射到要测试上拉阻抗(pull-upimpedance)的片外驱动器。图3中的测试电路300是使用上拉驱动器(P沟道场效应晶体管)325来驱使电流通过参考电流测试垫312，而所述电流接着会通过传输门303与305，并且被镜射到要测试下拉阻抗(pull-downimpedance)的片外驱动器。

接下来的两例子是说明参考电压值的选择的一实施例。如以上所讨论的，设计者可选择出一「可接受的」阻抗范围来符合测试片外驱动器的目的。接下来的例子是参照测试电路200来描述，然而，本领域的技术人员应可根据本发明而得知如何应用在包含图3的描述与测试电路300的实施例。所使用的数目以及数值仅作为范例说明而非本发明的限制。以实施的观点来看，实际的数目与数值可以是不同的。

测试最大阻抗值

在接下来的例子中，会参照图2以及片外驱动器210A。假设电源Vcc是1V并且有约1mA的一电流被驱使通过参考电流测试垫212。在一实施例中，P沟道场效应晶体管241的最大阻抗值可通过实际上的考量，被选择/指定为100Ω。如以上所讨论，来自参考电流测试垫212的1mA大小的电流会被镜射而通过P沟道场效应晶体管241，如此会让电压降Vdrop产生，并且在硅通孔264上产生电压Vtsv，其中电压Vtsv等于电源(Vcc)减去电压降(Vdrop)，这个关系可由等式(1)来表示：

Vtsv=Vcc-Vdrop(1)

接着，使用上面所提供的数值来计算：

Vtsv=1V–(1mA*100Ω)

因此，Vtsv=0.9V

在这个例子中，Vref应被选为0.9V左右。假如P沟道场效应晶体管241超过其最大阻抗值，那么Vdrop会增加，以及Vtsv会因而低于0.9V。假如比较结果指出Vtsv<Vref，那么测试输入缓冲器213将因此输出「0」，这代表在此实施例中的片外驱动器是没有成功通过验证的。

测试最小阻抗值

再次假设Vcc是1V并且有约1mA的一电流被驱使通过参考电流测试垫212。在此例子中，P沟道场效应晶体管241的最小阻抗可通过实际上的考量，被选择/指定为100Ω。将这些相同的数值带入等式(1)会得到一0.9V的参考电压；假如P沟道场效应晶体管241的阻抗低于100Ω左右，那么Vtsv将超过0.9V。因此，在测试最小阻抗时，假如Vtsv>Vref，在一实施例中，测试输入缓冲器213将会输出「1」，这指示出片外驱动器是没有成功通过验证的。

请注意，上面的两例子是假设片外驱动器的N沟道场效应晶体管243是运作正常的。如这些例子所示，使用相同的电路来测试片外驱动器的P沟道场效应晶体管(或是适当修改的N沟道场效应晶体管)的最小阻抗与最大阻抗是可能的，因此，依据本发明，片外驱动器可被快速地并且有效率地测试，以确定是操作在特定的阻抗范围内。

依据本发明，假如设计者希望增加更多片外驱动器到测试电路，要被测试的每一片外驱动器需要新增一额外的单一传输门(例如，传输门203或205)以及测试输入缓冲器(例如，测试输入缓冲器213或215)。通过改变输入到传输门的驱动电流(即，通过使用一上拉驱动器来取代一下拉驱动器，反之亦然)，可选择要测试每一片外驱动器的N沟道场效应晶体管或是P沟道场效应晶体管。另外，设计者可以选择输入到测试输入缓冲器的负输入的电压参考的电压值，这样，就可以测试任何范围的阻抗。因此，本发明的测试电路可在不带给系统大量的电容之下，提供了极佳的测试适用范围以量测多个片外驱动器的阻抗。

本发明的优点/好处之一在于测试电路(例如，测试电路200)可以被设定为测试多个片外驱动器(例如，片外驱动器210A与210B)而无需探测每一硅通孔，并且可处理所遇到的相关的物理挑战。本发明的另一优点/好处是可以测试多个片外驱动器的品质(qualitativecompliance)，而不会带给片外驱动器相当大的金属电容。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种测试电路，包含：

多个片外驱动器，每一片外驱动器包含：

一上拉驱动器，耦接到一电源；

一下拉驱动器，耦接于所述上拉驱动器与一接地端之间；以及

一硅通孔，耦接于所述上拉驱动器与所述下拉驱动器之间；以及

多个输入缓冲器，所述多个输入缓冲器中的每一输入缓冲器包含一正输入与一负输入，其中每一输入缓冲器的所述正输入分别耦接到所述多个片外驱动器的其中之一的所述硅通孔；

所述测试电路的特征在于还包含：

多个前驱动器，所述多个前驱动器中的每一前驱动器分别耦接到所述多个片外驱动器的其中之一；

一参考电流测试垫，耦接到所述多个前驱动器；

一参考电压测试垫，耦接到每一输入缓冲器的所述负输入；以及

一扫描输出测试垫，耦接到所述多个输入缓冲器。

2.如权利要求1所述的测试电路，其特征在于，还包含：

多个传输门，其中所述多个传输门的每一传输门耦接到所述多个前驱动器中的至少一前驱动器。

3.如权利要求2所述的测试电路，其特征在于，还包含：

一参考电流上拉驱动器，耦接到所述参考电流测试垫以及所述多个传输门。

4.如权利要求2所述的测试电路，其特征在于，还包含：

一参考电流下拉驱动器，耦接到所述参考电流测试垫以及所述多个传输门。

5.如权利要求1所述的测试电路，其特征在于，还包含：

一扫描链，耦接于所述多个输入缓冲器与所述扫描输出测试垫之间，并且所述扫描链还耦接到一时钟输入。

6.如权利要求5所述的测试电路，其特征在于，所述扫描链是被设定来将一输出传送到所述扫描输出测试垫。

7.一种用来验证多个片外驱动器的一阻抗的方法，包含：

驱动一电流到所述多个片外驱动器，其中每一片外驱动器包含：

一上拉驱动器，耦接到一电源；

一下拉驱动器，耦接于所述上拉驱动器与一接地端之间；以及

一硅通孔，耦接于所述上拉驱动器与所述下拉驱动器之间；

所述的方法的特征在于还包含：

开启所述多个片外驱动器，其中所述多个片外驱动器的每一片外驱动器是耦接到多个前驱动器中的至少一前驱动器，以及开启所述多个片外驱动器会在每一硅通孔产生一电压降；

在多个输入缓冲器处接收一参考电压，其中所述多个输入缓冲器中的每一输入缓冲器包含一正输入与一负输入，并且每一输入缓冲器是被设定来比较所述正输入与所述负输入，以及输出一比较结果；

在每一输入缓冲器中，将所述参考电压与所述多个片外驱动器的其中之一的所述硅通孔的电压做比较；以及

使用每一输入缓冲器的所述比较结果来验证每一片外驱动器的所述阻抗，以判断每一片外驱动器的所述阻抗是否是落在一所要的范围内。

8.如权利要求7所述的方法，其特征在于，接收所述参考电压的步骤包含：

自一参考电压测试垫接收所述参考电压。

9.如权利要求7所述的方法，其特征在于，驱动所述电流到所述多个片外驱动器的步骤还包含：

镜射所述电流来驱动一镜射电流到所述多个片外驱动器。

10.如权利要求9所述的方法，其特征在于，驱动所述电流到所述多个片外驱动器的步骤还包含：

驱动所述电流通过一上拉驱动器以及一参考电流测试垫；以及

驱动所述镜射电流的步骤包含：

驱动所述镜射电流到每一片外驱动器的所述上拉驱动器。

11.如权利要求9所述的方法，其特征在于，驱动所述电流到所述多个片外驱动器的步骤包含：

驱动所述电流通过一下拉驱动器以及一参考电流测试垫；以及

驱动所述镜射电流的步骤包含：

驱动所述镜射电流到每一片外驱动器的所述下拉驱动器。

12.如权利要求7所述的方法，其特征在于，验证每一片外驱动器的所述阻抗的步骤还包含：

传送多个比较结果到一扫描链；

在所述扫描链处接收一时钟信号，其中所述时钟信号用以驱动所述扫描链；以及

在所述扫描链处将所述多个比较结果传送到所述扫描输出测试垫。

13.如权利要求7所述的方法，其特征在于，还包含：

使用每一输入缓冲器的所述比较结果来验证每一片外驱动器的一最小阻抗与一最大阻抗。