KR20150026288A - 반도체 장치 및 테스트 방법 - Google Patents

반도체 장치 및 테스트 방법 Download PDF

Info

Publication number
KR20150026288A
KR20150026288A KR20130104933A KR20130104933A KR20150026288A KR 20150026288 A KR20150026288 A KR 20150026288A KR 20130104933 A KR20130104933 A KR 20130104933A KR 20130104933 A KR20130104933 A KR 20130104933A KR 20150026288 A KR20150026288 A KR 20150026288A
Authority
KR
South Korea
Prior art keywords
signal
test
pull
driving
driver
Prior art date
Application number
KR20130104933A
Other languages
English (en)
Inventor
이동욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130104933A priority Critical patent/KR20150026288A/ko
Priority to US14/140,372 priority patent/US20150061710A1/en
Priority to CN201410252640.1A priority patent/CN104422869A/zh
Publication of KR20150026288A publication Critical patent/KR20150026288A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

테스트 펄스 및 테스트 클럭에 응답하여 복수개의 테스트 드라이버 선택 신호를 순차적으로 인에이블시키는 테스트 드라이버 선택부, 및 상기 복수개의 테스트 드라이버 선택 신호 각각을 입력 받는 복수개의 드라이버를 포함하며, 상기 복수개의 드라이버 각각은 자신에게 입력되는 테스트 드라이버 선택 신호, 데이터, 및 출력 인에이블 신호에 응답하여 데이터 범프로 출력 신호를 출력하고, 제 1 구동 전압 라인 및 제 2 구동 전압 라인으로부터 제 1구동 전압 및 제 2 구동 전압을 인가 받아 동작한다.

Description

반도체 장치 및 테스트 방법{Semiconductor Apparatus and Test Method}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치 및 테스트 방법에 관한 것이다.
반도체 장치는 외부에서 신호를 입력 받고, 외부로 신호를 출력하는 구성을 포함한다.
반도체 장치에서 외부로 신호를 출력하는 구성을 드라이버라 하며, 드라이버가 정상적으로 외부 장치에 신호를 전달하여야만 반도체 장치는 정상적으로 동작한다.
반도체 장치가 고집적화 및 소형화되면서 반도체 장치와 외부 장치를 연결하는 패드의 크기가 줄어들고 있다. 현재 작은 크기의 패드 중 마이크로 범프를 가장 많이 이용하고 있다. 하지만, 마이크로 범프는 그 크기가 작아 테스트 장비의 핀으로는 마이크로 범프를 접촉하기 어렵기 때문에 드라이버를 통해 마이크로 범프로 출력되는 신호가 정상적인지에 대한 테스트를 수행할 수 없어 드라이버의 불량 유무를 체크하기 힘들다.
본 발명은 마이크로 범프로 출력하는 드라이버의 불량 유무를 테스트할 수 있는 반도체 장치 및 테스트 방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치는 테스트 펄스 및 테스트 클럭에 응답하여 복수개의 테스트 드라이버 선택 신호를 순차적으로 인에이블시키는 테스트 드라이버 선택부, 및 상기 복수개의 테스트 드라이버 선택 신호 각각을 입력 받는 복수개의 드라이버를 포함하며, 상기 복수개의 드라이버 각각은 자신에게 입력되는 테스트 드라이버 선택 신호, 데이터, 및 출력 인에이블 신호에 응답하여 데이터 범프로 출력 신호를 출력하고, 제 1 구동 전압 라인 및 제 2 구동 전압 라인으로부터 제 1구동 전압 및 제 2 구동 전압을 인가 받아 동작한다.
본 발명의 실시예에 따른 반도체 장치의 테스트 방법은 제 1 드라이빙 신호가 인에이블되면 출력 노드에 풀업 동작을 수행하는 풀업부, 및 제 2 드라이빙 신호가 인에이블되면 상기 출력 노드에 풀다운 동작을 수행하는 드라이버를 테스트하는 방법으로서, 상기 풀업 동작과 상기 풀다운 동작을 모두 수행하도록 상기 제 1 및 제 2 드라이빙 신호를 모두 인에이블시키는 단계, 상기 풀업부와 연결된 제 1 구동 전압 라인에 제 1 구동 전압을 인가하고 상기 풀다운부와 연결된 제 2 구동 전압 라인에 제 2 구동 전압의 전압 레벨을 인가하는 단계, 및 상기 제 1 구동 전압 라인으로부터 상기 드라이버를 통해 상기 제 2 구동 전압 라인으로 흐르는 전류의 양을 체크하는 단계를 포함한다.
본 발명에 따른 반도체 장치 및 테스트 방법은 마이크로 범프로 출력하는 드라이버의 불량 유무를 테스트할 수 있어, 반도체 장치의 신뢰도를 높일 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 테스트 드라이버 선택부의 구성도,
도 3은 도 1의 제 1 드라이버의 구성도이다.
본 발명의 실시예에 따른 반도체 장치는 도 1에 도시된 바와 같이, 테스트 드라이버 선택부(100), 제 1 드라이버(200), 및 제 2 드라이버(300)를 포함한다.
상기 테스트 드라이버 선택부(100)는 테스트 펄스(T_pulse), 및 테스트 클럭(T_clk)에 응답하여 제 1 및 제 2 테스트 드라이버 선택 신호(T_ds1, T_ds2)를 순차적으로 인에이블시킨다. 예를 들어, 상기 테스트 드라이버 선택부(100)는 상기 테스트 펄스(T_pulse)가 입력되고 상기 테스트 클럭(T_clk)이 특정 레벨로 천이할 때마다 상기 제 1 및 제 2 테스트 드라이버 선택 신호(T_ds1, T_ds2)를 순차적으로 인에이블시킨다. 또한 상기 테스트 드라이버 선택부(100)는 상기 테스트 클럭(T_clk)이 상기 특정 레벨로 천이하여 인에이블된 상기 테스트 드라이버 선택 신호(T_ds1 또는 T_ds2)를 상기 테스트 클럭(T_clk)이 다시 특정 레벨로 천이할 때 디스에이블시킨다.
상기 제 1 드라이버(200)는 제 1 데이터(Data_1), 출력 인에이블 신호(OE_s), 및 상기 제 1 테스트 드라이버 선택 신호(T_ds1)에 응답하여 제 1 데이터 범프(DQ_bump1)로 출력 신호를 출력한다. 예를 들어, 상기 제 1 드라이버(200)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 디스에이블되고 상기 출력 인에이블 신호(OE_s)가 인에이블되면 상기 제 1 데이터(Data_1)에 응답하여 출력 신호를 출력한다. 또한 상기 제 1 드라이버(200)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 인에이블되면 상기 출력 인에이블 신호(OE_s) 및 상기 제 1 데이터(Data_1)와는 무관하게 특정 전압의 출력 신호를 생성한다. 즉, 상기 제 1 드라이버(200)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 인에이블되면 상기 출력 인에이블 신호(OE_s) 및 상기 제 1 데이터(Data_1)와는 무관하게 상기 제 1 데이터 범프(DQ_bump1)에 상기 특정 전압을 출력한다. 상기 제 1 드라이버(200)는 제 1 구동 전압 라인(VDDQ_L)으로부터 제 1 구동 전압(VDDQ)을 인가 받고, 제 2 구동 전압 라인(VSS_L)으로부터 제 2 구동 전압(VSS)을 인가 받는다.
상기 제 2 드라이버(300)는 제 2 데이터(Data_1), 상기 출력 인에이블 신호(OE_s), 및 상기 제 2 테스트 드라이버 선택 신호(T_ds2)에 응답하여 제 2 데이터 범프(DQ_bump2)로 출력 신호를 출력한다. 예를 들어, 상기 제 2 드라이버(300)는 상기 제 2 테스트 드라이버 선택 신호(T_ds2)가 디스에이블되고 상기 출력 인에이블 신호(OE_s)가 인에이블되면 상기 제 2 데이터(Data_2)에 응답하여 출력 신호를 출력한다. 또한 상기 제 2 드라이버(300)는 상기 제 2 테스트 드라이버 선택 신호(T_ds2)가 인에이블되면 상기 출력 인에이블 신호(OE_s) 및 상기 제 2 데이터(Data_2)와는 무관하게 특정 전압의 출력 신호를 생성한다. 즉, 상기 제 2 드라이버(300)는 상기 제 2 테스트 드라이버 선택 신호(T_ds2)가 인에이블되면 상기 출력 인에이블 신호(OE_s) 및 상기 제 2 데이터(Data_2)와는 무관하게 상기 제 2 데이터 범프(DQ_bump2)에 상기 특정 전압을 출력한다. 상기 제 2 드라이버(300)는 상기 제 1 구동 전압 라인(VDDQ_L)으로부터 상기 제 1 구동 전압(VDDQ)을 인가 받고, 상기 제 2 구동 전압 라인(VSS_L)으로부터 상기 제 2 구동 전압(VSS)을 인가 받는다. 이때, 상기 제 1 구동 전압 라인(VDDQ_L)은 제 1 테스트 패드(TP1)와 연결되고, 상기 제 2 구동 전압 라인(VSS_L)은 제 2 테스트 패드(TP2)와 연결된다.
상기 테스트 드라이버 선택부(100)는 도 2에 도시된 바와 같이, 직렬로 연결된 제 1 및 제 2 플립플롭(FF1, FF2)을 포함한다.
상기 제 1 플립플롭(FF1)은 상기 테스트 클럭(T_clk), 및 상기 테스트 펄스(T_pulse)를 입력 받아 상기 제 1 테스트 드라이버 선택 신호(T_ds1)를 출력한다.
상기 제 2 플립플롭(FF2)은 상기 테스트 클럭(T_clk) 및 상기 제 1 테스트 드라이버 선택 신호(T_ds2)를 입력 받아 상기 제 2 테스트 드라이버 선택 신호(T_ds2)를 출력한다.
타이밍도를 참조하여 상기 테스트 드라이버 선택부(100)의 동작을 설명하면 다음과 같다.
상기 제 1 플립플롭(FF1)은 상기 테스트 펄스(T_pules)가 입력되고 상기 테스트 클럭(T_clK)이 하이 레벨로 천이하면 하이 레벨로 인에이블된 상기 제 1 테스트 드라이버 선택 신호(T_ds1)를 출력한다.
상기 제 1 플립플롭(FF1)은 상기 테스트 클럭(T_clk)이 다시 하이 레벨로 천이하면 상기 제 1 테스트 드라이버 선택 신호(T_ds1)를 로우 레벨로 디스에이블시킨다.
상기 제 2 플립플롭(FF2)은 상기 테스트 클럭(T_clk)이 다시 하이 레벨로 천이할 때 즉 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 로우 레벨로 디스에이블될 때 상기 제2 테스트 드라이버 선택 신호(T_ds2)를 하이 레벨로 인에이블시킨다.
상기 제 2 플립플롭(FF2)은 상기 제 2 테스트 드라이버 선택 신호(T_ds2)가 인에이블된 이후 상기 테스트 클럭(T_clk)이 하이 레벨로 천이하면 상기 제 2 테스트 드라이버 선택 신호(T_ds2)를 로우 레벨로 디스에이블시킨다.
상기 제 2 드라이버(300)는 입출력되는 신호만 다를 뿐, 상기 제 1 드라이버(200)와 동일하게 구성된다.
상기 제 1 드라이버(200)는 도 3에 도시된 바와 같이, 프리 드라이버(210), 제어부(220), 및 메인 드라이버(230)를 포함한다.
상기 프리 드라이버(210)는 상기 출력 인에이블 신호(OE_s) 및 상기 제 1 데이터(Data_1)에 응답하여 제 1 및 제 2 예비 신호(Pre_s1, Pre_s2)를 생성한다. 예를 들어, 상기 프리 드라이버(210)는 상기 출력 인에이블 신호(OE_s)가 하이 레벨로 인에이블되면 상기 제 1 데이터(Data_1)의 데이터 값에 따라 상기 제 1 및 제 2 예비 신호(Pre_s1, Pre_s2)를 생성한다. 상기 프리 드라이버(210)는 상기 출력 인에이블 신호(OE_s)가 인에이블되고 상기 제 1 데이터(Data_1)의 데이터 값이 하이 레벨이면 로우 레벨의 상기 제 1 예비 신호(Pre_s1)를 생성하고, 로우 레벨의 제 2 예비 신호(Pre_s2)를 생성한다. 한편, 상기 프리 드라이버(210)는 상기 출력 인에이블 신호(OE_s)가 인에이블되고 상기 제 제 1 데이터(Data_1)의 데이터 값이 로우 레벨이면 하이 레벨의 상기 제1 예비 신호(Pre_s1)를 생성하고, 하이 레벨의 상기 제 2 예비 신호(Pre_s2)를 생성한다.
상기 프리 드라이버(210)는 제 1 및 제 2 낸드 게이트(ND1, ND2) 및 상기 제 1 및 제 2 인버터(IV1, IV2)를 포함한다. 상기 제 1 낸드 게이트(ND1)는 상기 제 1 데이터(Data_1) 및 상기 출력 인에이블 신호(OE_s)를 입력 받고 상기 제 1 예비 신호(Pre_s1)를 출력한다. 상기 제 1 인버터(IV1)는 상기 제 1 데이터(Data_1)를 입력 받는다. 상기 제 2 낸드 게이트(ND2)는 상기 출력 인에이블 신호(OE_s), 및 상기 제 1 인버터(IV1)의 출력 신호를 입력 받는다. 상기 제 2 인버터(IV2)는 상기 제 2 낸드 게이트(ND2)의 출력 신호를 입력 받아 상기 제 2 예비 신호(Pre_s2)를 출력한다.
상기 제어부(220)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1), 상기 제 1 및 제 2 예비 신호(Pre_s1, Pre_s2)에 응답하여 제 1 및 제 2 드라이빙 신호(Drv_s1, Drv_s2)를 생성한다. 예를 들어, 상기 제어부(220)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 디스에이블되면 상기 제 1 및 제 2 예비 신호(Pre_s1, Pre_s2)에 응답하여 동일한 레벨의 제 1 및 제 2 드라이빙 신호(Drv_s1, Drv_s2)를 생성한다. 즉, 상기 제어부(220)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 디스에이블되면 상기 제 1 및 제 2 예비 신호(Pre_s1, Pre_s2)를 상기 제 1 및 제 2 드라이빙 신호(Drv_s1, Drv_s2)로서 출력한다. 한편, 상기 제어부(220)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 인에이블되면 상기 제 1 및 제 2 예비 신호(Pre_s1, Pre_s2)와는 무관하게 서로 다른 레벨의 상기 제 1 및 제 2 드라이빙 신호(Drv_s1, Drv_s2)를 생성한다. 즉, 상기 제어부(220)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 인에이블되면 상기 제 1 예비 신호(Pre_s1)와는 무관하게 상기 제 1 드라이빙 신호(Drv_s1)를 로우 레벨로 인에이블시킨다. 또한 상기 제어부(220)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 인에이블되면 상기 제 2 예비 신호(Pre_s2)와는 무관하게 상기 제 2 드라이빙 신호(Drv_s2)를 하이 레벨로 인에이블시킨다.
상기 제어부(220)는 제 3 내지 제 5 인버터(IV3, IV4, IV5), 제 3 낸드 게이트(ND3), 및 노어 게이트(NOR1)를 포함한다. 상기 제 3 인버터(IV3)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)를 입력 받는다. 상기 제 3 낸드 게이트(ND3)는 상기 제 1 예비 신호(Pre_s1) 및 상기 제 3 인버터(IV3)의 출력 신호를 입력 받는다. 상기 제 4 인버터(IV4)는 상기 제 3 낸드 게이트(ND3)의 출력 신호를 입력 받아 상기 제 1 드라이빙 신호(Drv_s1)를 출력한다. 상기 노어 게이트(NOR1)는 상기 제 2 예비 신호(Pre_s2), 및 상기 제 1 테스트 드라이버 선택 신호(T_ds1)를 입력 받는다. 상기 제 5 인버터(IV5)는 상기 노어 게이트(NOR1)의 출력 신호를 입력 받아 상기 제 2 드라이빙 신호(Drv_2)를 출력한다.
상기 메인 드라이버(230)는 상기 제 1 드라이빙 신호(Drv_s1)에 응답하여 풀업 동작을 수행하고, 상기 제 2 드라이빙 신호(Drv_s2)에 응답하여 풀다운 동작을 수행하여 상기 출력 신호를 생성한다.
상기 메인 드라이버(230)는 풀업부(231), 및 풀다운부(232)를 포함한다.
상기 풀업부(231)는 상기 제 1 드라이빙 신호(Drv_s1)에 응답하여 상기 출력 신호(Out_s)가 출력되는 출력 노드(N_out)에 상기 풀업 동작을 수행한다. 예를 들어, 상기 풀업부(231)는 상기 제 1 드라이빙 신호(Drv_s1)가 로우 레벨로 인에이블되면 상기 풀업 동작을 수행한다. 상기 풀업부(231)는 상기 제 1 구동 전압 라인(VDDQ_L)으로부터 제 1 구동 전압(VDDQ)을 인가 받는다.
상기 풀업부(231)는 제 1 트랜지스터(P1)를 포함한다. 상기 제 1 트랜지스터(P1)는 게이트에 상기 제 1 드라이빙 신호(Drv_s1)를 입력 받고, 소오스에 상기 제 1 구동 전압 라인(VDDQ_L)이 연결되며, 드레인에 상기 출력 노드(N_out)가 연결된다.
상기 풀다운부(232)는 상기 제 1 드라이빙 신호(Drv_s2)에 응답하여 상기 출력 노드(N_out)에 상기 풀다운 동작을 수행한다. 예를 들어, 상기 풀다운부(232)는 상기 제 2 드라이빙 신호(Drv_s2)가 하이 레벨로 인에이블되면 상기 풀다운 동작을 수행한다. 상기 풀다운부(232)는 상기 제 2 구동 전압 라인(VSS_L)으로부터 제 2 구동 전압(VSS)을 인가 받는다.
상기 풀다운부(232)는 제 2 트랜지스터(N1)를 포함한다. 상기 제 2 트랜지스터(N1)는 게이트에 상기 제 2 드라이빙 신호(Drv_s2)를 입력 받고, 드레인에 상기 출력 노드(N_out)가 연결되며 소오스에 상기 제 2 구동 전압 라인(VSS_L)이 연결된다.
상기 제 1 드라이버(200)는 상기 출력 인에이블 신호(OE_s)가 인에이블되고 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 디스에이블되면 상기 제 1 데이터(Data_1)의 데이터 값에 따라 상기 풀업부(231), 및 상기 풀다운부(232) 중 하나를 동작시킨다. 상기 제 1 드라이버(200)는 상기 출력 인에이블 신호(OE_s), 및 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 모두 디스에이블되면 상기 제 1 데이터(Data_1)와는 무관하게 상기 풀업부(231), 및 상기 풀다운부(232)가 모두 동작하지 않는다. 상기 제 1 드라이버(200)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 인에이블되면 상기 출력 인에이블 신호(OE_s) 및 상기 제 1 데이터(Data_1)와는 무관하게 상기 풀업부(231), 및 상기 풀다운부(232)를 모두 동작시킨다. 상기 제 2 드라이버(300) 또한 상기 출력 인에이블 신호(OE_s), 상기 제 2 데이터(Data_2), 및 상기 제 2 테스트 드라이버 선택 신호(T_ds2)에 응답하여 상기 제 1 드라이버(200)와 동일하게 상기 제 2 드라이버(300)의 풀업부(미도시), 및 풀다운부(미도시)가 동작한다.
상기 출력 노드(N_out)의 전압 레벨을 측정하기 위하여 상기 출력 노드(N_out)의 전압 레벨과 기준 전압(Vref)의 전압 레벨을 비교하여 비교 신호(Com_s)를 생성하는 비교부(300)를 더 포함할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치는 다음과 같이 동작한다.
테스트 펄스(T_pulse)와 테스트 클럭(T_clk)을 테스트 드라이버 선택부(100)에 입력 시킨다.
상기 테스트 클럭(T_clk)이 첫번째 하이 레벨로 천이할 때 제 1 테스트 드라이버 선택 신호(T_ds1)는 하이 레벨로 인에이블된다.
상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 하이 레벨로 인에이블되면 제 1 드라이버(200)는 풀업 동작과 풀다운 동작을 동시에 수행한다.
도 3을 참조하면, 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 하이 레벨로 인에이블되면 제 1 드라이빙 신호(Drv_s1)는 로우 레벨로 인에이블되고, 제 2 드라이빙 신호(Drv_s2)는 하이 레벨로 인에이블된다. 제어부(220)는 상기 제 1 테스트 드라이버 선택 신호(T_ds1)가 인에이블되면 상기 제 1 드라이버(200)가 풀업 동작과 풀다운 동작을 동시에 수행하도록 상기 제 1 및 제 2 드라이빙 신호(Drv_s1, Drv_s2)를 모두 인에이블시킨다.
풀업부(231)의 제 1 트랜지스터(P1)는 상기 제 1 드라이빙 신호(Drv_s1)에 의해 턴온되어 출력 노드(N_out)에 풀업 동작을 수행한다.
풀다운부(232)의 제 2 트랜지스터(N1)는 상기 제 2 드라이빙 신호(Drv_s2)에 의해 턴온되어 상기 출력 노드(N_out)에 풀다운 동작을 수행한다.
상기 풀업부(231)는 제 1 구동 전압 라인(VDDQ_L)으로부터 제 1 구동 전압(VDDQ)를 인가 받아 풀업 동작을 수행하며, 상기 풀다운부(232)는 제 2 구동 전압 라인(VSS_L)으로부터 제 2 구동 전압(VSS)으로부터 제 2 구동 전압(VSS)을 인가 받아 풀다운 동작을 수행한다.
풀업 동작이 수행되면 상기 풀업부(231)의 제 1 트랜지스터(P1)를 통해 상기 제 1 구동 전압 라인(VDDQ_L)은 상기 출력 노드(N_out)에 전기적으로 연결된다
풀다운 동작이 수행되면 상기 풀다운부(232)의 제 2 트랜지스터(N1)를 통해 상기 제 2 구동 전압 라인(VSS_L)은 상기 출력 노드(N_out)에 전기적으로 연결된다.
상기 제 1 및 제 2 구동 전압 라인(VDDQ_L, VSS_L)에 연결된 제 1 및 제 2 테스트 패드(TP1, TP2)를 이용하여 상기 제 1 구동 전압 라인(VDDQ_L)으로부터 상기 제 1 드라이버(200)를 통해 상기 제 2 구동 전압 라인(VSS_L)으로 흐르는 전류의 양을 체크할 수 있다.
상기 제 1 드라이버(200)에 인가되는 상기 제 1 및 제 2 구동 전압(VDDQ, VSS)의 전압 레벨을 알고, 상기 제 1 구동 전압 라인(VDDQ_L)으로부터 상기 제 1 드라이버(200)를 통해 상기 제 2 구동 전압 라인(VSS_L)으로 흐르는 전류의 양을 측정하면, 옴의 법칙(E=I*R, I는 전류, R은 저항, E는 전압)을 이용하여 상기 제 1 드라이버(200)의 저항을 알아냄으로써, 상기 제 1 드라이버(200)의 구동력 즉 사이즈(size)를 알 수 있다.
설계시 목표로 했던 구동력과 상기 제 1 드라이버(200)의 구동력을 비교함으로써, 상기 제 1 드라이버(200)의 불량 유무를 파악할 수 있다.
상기 테스트 클럭(T_clk)을 두번째 하이 레벨로 천이시켜, 상기 제 1 테스트 드라이버 선택 신호(T_ds1)를 디스에이블시키고, 제 2 테스트 드라이버 선택 신호(T_ds2)를 인에이블시킨다.
상기 제 2 테스트 드라이버 선택 신호(T_ds2)가 인에이블되면 제 2 드라이버(300)는 풀업 동작과 풀다운 동작을 동시에 수행하게 된다. 이때, 상기 제 1 드라이버(200)는 디스에이블된 출력 인에이블 신호(OE_s)와 디스에이블된 상기 제 1 테스트 드라이버 선택 신호(T_ds1)에 의해 풀업 동작과 풀다운 동작을 모두 수행하지 않는다.
상기 제 2 드라이버(300)가 풀업 동작과 풀다운 동작을 동시에 수행하게 되면 상기 제 1 드라이버(200)의 구동력을 측정했던 방식 그대로 상기 제 2 드라이버(300)의 구동력을 측정하여 상기 제 2 드라이버(300)의 불량 유무를 파악할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 테스트 펄스 및 테스트 클럭에 응답하여 복수개의 테스트 드라이버 선택 신호를 순차적으로 인에이블시키는 테스트 드라이버 선택부; 및
    상기 복수개의 테스트 드라이버 선택 신호 각각을 입력 받는 복수개의 드라이버를 포함하며,
    상기 복수개의 드라이버 각각은 자신에게 입력되는 테스트 드라이버 선택 신호, 데이터, 및 출력 인에이블 신호에 응답하여 데이터 범프로 출력 신호를 출력하고, 제 1 구동 전압 라인 및 제 2 구동 전압 라인으로부터 제 1구동 전압 및 제 2 구동 전압을 인가 받아 동작하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 테스트 드라이버 선택부는
    상기 테스트 펄스가 입력되고 상기 테스트 클럭이 특정 레벨로 천이할 때마다 상기 복수개의 테스트 드라이버 선택 신호를 순차적으로 인에이블시키는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 테스트 드라이버 선택부는
    상기 테스트 클럭이 상기 특정 레벨로 천이하여 인에이블된 상기 테스트 드라이버 선택 신호를 상기 테스트 클럭이 다시 상기 특정 레벨로 천이할 때 디스에이블시키는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 테스트 드라이버 선택부는
    직렬로 연결된 복수개의 플립플롭으로 구성된 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 복수개의 드라이버 각각은
    자신에게 입력되는 상기 테스트 드라이버 선택 신호가 디스에이블되고 상기 출력 인에이블 신호가 인에이블되면 상기 데이터에 응답하여 상기 출력 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 복수개의 드라이버 각각은
    자신에게 입력되는 상기 테스트 드라이버 선택 신호가 인에이블되면 상기 출력 인에이블 신호 및 상기 데이터와는 무관하게 특정 전압 레벨의 상기 출력 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 복수개의 드라이버 각각은
    자신에게 입력되는 상기 출력 인에이블 신호 및 상기 데이터에 응답하여 제 1 예비 신호, 및 제 2 예비 신호를 생성하는 프리 드라이버,
    자신에게 입력되는 상기 테스트 드라이버 선택 신호가 디스에이블되면 상기 제 1 및 제 2 예비 신호에 응답하여 동일한 레벨의 제1 드라이빙 신호, 및 제 2 드라이빙 신호를 생성하고, 자신에게 입력되는 상기 테스트 드라이버 선택 신호가 인에이블되면 서로 다른 레벨의 상기 제 1 및 제 2 드라이빙 신호를 생성하는 제어부, 및
    상기 제 1 드라이빙 신호에 응답하여 풀업 동작을 수행하고, 상기 제 2 드라이빙 신호에 응답하여 풀다운 동작을 수행하여 상기 출력 신호를 생성하는 메인 드라이버를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 제어부는
    상기 테스트 드라이버 선택 신호가 인에이블되면 상기 메인 드라이버가 상기 풀업 동작과 상기 풀다운 동작을 동시에 수행하도록 상기 제 1 및 제 2 드라이빙 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 메인 드라이버는
    상기 제 1 드라이빙 신호에 응답하여 상기 출력 신호가 출력되는 출력 노드에 상기 풀업 동작을 수행하는 풀업부, 및
    상기 제 2 드라이빙 신호에 응답하여 상기 출력 노드에 상기 풀다운 동작을 수행하는 풀다운부를 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 풀업부는
    상기 제 1 구동 전압 라인으로부터 상기 제 1 구동 전압을 인가 받고,
    상기 풀다운부는
    상기 제 2 구동 전압 라인으로부터 상기 제 2 구동 전압을 인가 받는 것을 특징으로 하는 반도체 장치.
  11. 제 10항에 있어서,
    상기 제 1 구동 전압 라인은 제 1 테스트 패드와 연결되며,
    상기 제 2 구동 전압 라인은 제2 테스트 패드와 연결되는 것을 특징으로 하는 반도체 장치.
  12. 제 9 항에 있어서,
    상기 출력 노드의 전압 레벨과 기준 전압의 전압 레벨을 비교하여 비교 신호를 생성하는 비교부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  13. 제 1 드라이빙 신호가 인에이블되면 출력 노드에 풀업 동작을 수행하는 풀업부, 및 제 2 드라이빙 신호가 인에이블되면 상기 출력 노드에 풀다운 동작을 수행하는 드라이버를 테스트하는 방법으로서,
    상기 풀업 동작과 상기 풀다운 동작을 모두 수행하도록 상기 제 1 및 제 2 드라이빙 신호를 모두 인에이블시키는 단계;
    상기 풀업부와 연결된 제 1 구동 전압 라인에 제 1 구동 전압을 인가하고 상기 풀다운부와 연결된 제 2 구동 전압 라인에 제 2 구동 전압의 전압 레벨을 인가하는 단계; 및
    상기 제 1 구동 전압 라인으로부터 상기 드라이버를 통해 상기 제 2 구동 전압 라인으로 흐르는 전류의 양을 체크하는 단계를 포함하는 것을 특징으로 하는 테스트 방법.
  14. 제 13 항에 있어서,
    상기 전류의 양을 체크하는 단계 이후
    상기 제 1 및 제 2 구동 전압의 전압 레벨차와 상기 전류의 양으로 상기 드라이버의 저항 값을 판단하는 단계를 포함하는 것을 특징으로 하는 테스트 방법.
KR20130104933A 2013-08-30 2013-09-02 반도체 장치 및 테스트 방법 KR20150026288A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130104933A KR20150026288A (ko) 2013-09-02 2013-09-02 반도체 장치 및 테스트 방법
US14/140,372 US20150061710A1 (en) 2013-08-30 2013-12-24 Semiconductor apparatus and test method
CN201410252640.1A CN104422869A (zh) 2013-09-02 2014-06-09 半导体装置和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130104933A KR20150026288A (ko) 2013-09-02 2013-09-02 반도체 장치 및 테스트 방법

Publications (1)

Publication Number Publication Date
KR20150026288A true KR20150026288A (ko) 2015-03-11

Family

ID=52582326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130104933A KR20150026288A (ko) 2013-08-30 2013-09-02 반도체 장치 및 테스트 방법

Country Status (3)

Country Link
US (1) US20150061710A1 (ko)
KR (1) KR20150026288A (ko)
CN (1) CN104422869A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025884A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 반도체 장치 및 시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113189966B (zh) * 2021-04-30 2022-03-22 麦格纳汽车外饰系统(上海)有限公司 一种基于Baby-LIN-RM-II的驱动器测试系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3066622B2 (ja) * 1992-08-04 2000-07-17 本田技研工業株式会社 電気自動車用同期モータ制御装置
US5633653A (en) * 1994-08-31 1997-05-27 David Sarnoff Research Center, Inc. Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect
TW343758U (en) * 1997-10-07 1998-10-21 Faraday technology co ltd I/O & auto control I/O
US6762614B2 (en) * 2002-04-18 2004-07-13 Agilent Technologies, Inc. Systems and methods for facilitating driver strength testing of integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025884A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 반도체 장치 및 시스템

Also Published As

Publication number Publication date
US20150061710A1 (en) 2015-03-05
CN104422869A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
KR102055335B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
US8368422B1 (en) System and method for testing off-chip driver impedance
KR20150026288A (ko) 반도체 장치 및 테스트 방법
KR20090112998A (ko) 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법
JP4618598B2 (ja) 半導体装置
US9945888B2 (en) On-die measurement technique for I/O DC parameters VOL and VOH
US20040239358A1 (en) Output buffer circuit having signal path used for testing and integrated circuit and test method including the same
KR20180008105A (ko) 반도체 테스트 장치 및 반도체 테스트 방법
KR100842759B1 (ko) 반도체메모리소자 및 그의 구동 방법
KR20150018092A (ko) 반도체 장치 테스트 방법 및 이를 이용한 테스트 시스템
US9509311B2 (en) Semiconductor device and operation method thereof
JP2013062289A (ja) 半導体チップ
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
US8803558B2 (en) Integrated circuit
KR101917718B1 (ko) 반도체 집적회로
US9773568B2 (en) Semiconductor devices and semiconductor systems including the same
US9176802B2 (en) Integrated circuit device and method of identifying a presence of a broken connection within an external signal path
KR20090036395A (ko) 반도체 메모리 장치의 기준 전압 인식회로
KR100718048B1 (ko) 반도체 메모리 장치의 데이터 출력 프리드라이버 및프리드라이빙 방법
KR20080046919A (ko) Ｏｄｔ회로의 테스트 장치
KR20100103145A (ko) 반도체 메모리 장치의 초기화 회로
US20180364297A1 (en) Semiconductor device and method of testing semiconductor device
US9435851B2 (en) Semiconductor apparatus
KR20140080310A (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템
Naidu et al. On-die measurement technique for I/O DC parameters V OL and V OH

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid