KR20140080310A - 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템 - Google Patents

반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템 Download PDF

Info

Publication number
KR20140080310A
KR20140080310A KR1020120149974A KR20120149974A KR20140080310A KR 20140080310 A KR20140080310 A KR 20140080310A KR 1020120149974 A KR1020120149974 A KR 1020120149974A KR 20120149974 A KR20120149974 A KR 20120149974A KR 20140080310 A KR20140080310 A KR 20140080310A
Authority
KR
South Korea
Prior art keywords
voltage
semiconductor device
input
set value
internal
Prior art date
Application number
KR1020120149974A
Other languages
English (en)
Inventor
이혜영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120149974A priority Critical patent/KR20140080310A/ko
Publication of KR20140080310A publication Critical patent/KR20140080310A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 장치는, 설정값에 대응하는 전압 레벨을 갖는 내부전압을 생성하는 내부전압 생성회로; 상기 내부전압과 외부에서 입력된 외부전압을 비교하는 비교부; 및 상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버를 포함한다.

Description

반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템 {SEMICONDUCTOR DEVICE, MEMORY DEVICE AND TEST SYSTEM INCLUDING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 더욱 자세하게는 반도체 장치 내부적으로 생성되는 내부전압의 특성을 테스트하는 기술에 관한 것이다.
여러 반도체 장치 내에서는 외부에서 공급되는 외부전압들의 레벨과는 다른 레벨을 갖는 다양한 내부전압을 만들어 사용하고 있다. 예를 들어, 메모리 장치의 경우에 메모리 장치의 코어 영역에서 사용하는 전압인 코어 전압(VCORE), 메모리 장치의 데이터 버퍼에서 사용하기 위한 기준전압(VREFDQ) 등을 만들어 사용한다.
메모리 장치에서 사용되는 기준전압(VREFDQ)의 레벨은 외부로부터 입력되는 설정값에 따라 결정되는데, 메모리 장치에 관한 JEDEC SPEC에서는 설정값의 변화에 따라 기준전압(VREFDQ)이 가져야 하는 전압 레벨의 범위와, 설정값의 변경에 따른 기준전압(VREFDQ) 레벨의 변화 속도에 대해 규정하고 있다.
도 1은 전압 모니터링 패드를 통해 메모리 장치 내부에서 생성되는 기준전압의 레벨을 테스트하는 것을 나타낸 도면이다.
도 1을 참조하면, 테스트 장비(110)로부터 메모리 장치(100)로는 설정값이 인가된다. 설정값은 메모리 장치(100) 내부적으로 생성되는 내부전압인 기준전압(VREFDQ)의 레벨을 설정하기 위한 정보다. 테스트시에 메모리 장치는 설정값에 따라 내부적으로 생성한 기준전압(VREFDQ)을 전압 모니터링 패드(V_MON_PAD)를 통해 출력한다.
전압 모니터링 패드(V_MON_PAD)로 출력된 기준전압(VREFDQ)은 테스트 장비(110)와 전압 측정장비(120, 오실로스코프)로 전달되고, 이들 장비들(110, 120)을 통해 메모리 장치(100) 내부적으로 생성된 기준전압(VREFDQ)의 레벨이 측정된다.
전압 모니터링 패드(V_MON_PAD)를 통해 출력되는 전압 레벨을 측정하면 메모리 장치 내부적으로 생성되는 기준전압의 레벨일 비교적 정확하게 측정하는 것이 가능하다.
그러나, 장비들(110, 120) 및 라인(101)의 기생 캐패시터와 기생 저항 성분 때문에, 설정값이 변경되었을 때 메모리 장치 내부적으로 생성되는 기준전압(VREFDQ)의 레벨이 얼마나 빠르게 변경되는지를 정확히 측정하는 것은 대단히 어렵다. 특히, 메모리 장치의 JEDEC SPEC에서는 설정값이 변경되면 메모리 장치 내부적으로 생성되는 기준전압(VREFDQ)의 레벨이 수십~수백 ns(nono seconds) 이내로 변경될 것을 요구하고 있는데, 실제로 메모리 장치에서 생성되는 기준전압(VREFDQ)의 레벨이 수십~수백 ns 이내로 변경되더라도, 기생 캐패시터 및 기생 저항 성분으로 인해 라인(101) 상의 전압은 수십 μs로 측정된다.
본 발명의 실시예는 반도체 장치 내부에서 생성되는 내부 전압의 레벨이 얼마나 빠르게 변경되는지를 정확히 측정할 수 있는 기술을 제공한다.
본 발명의 일실시예에 따른 반도체 장치는, 설정값에 대응하는 전압 레벨을 갖는 내부전압을 생성하는 내부전압 생성회로; 상기 내부전압과 외부에서 입력된 외부전압을 비교하는 비교부; 및 상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 장치는, 커맨드/어드레스 기준전압을 입력받기 위한 기준전압 입력 패드; 설정값에 대응하는 전압 레벨을 갖는 데이터 기준전압을 생성하는 내부전압 생성회로; 상기 데이터 기준전압과 상기 기준전압 입력패드로 입력된 기준전압을 비교하는 비교부; 및 상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 반도체 장치와 테스트 장비를 포함하는 테스트 시스템은, 상기 테스트 장비는 상기 반도체 장치로 설정값을 전달하고, 제1시점에 상기 설정값을 변경하고, 상기 제1시점으로부터 전압 변경 신호가 천이하는 제2시점까지의 시간을 측정하고, 상기 반도체 장치는 외부전압을 입력받기 위한 전압 입력 패드; 전압 모니터링 패드; 상기 설정값에 대응하는 전압 레벨을 갖는 내부전압을 생성하는 내부전압 생성회로; 상기 내부전압과 상기 전압 입력 패드로 입력된 전압을 비교하는 비교부; 및 상기 비교부의 비교결과를 상기 전압 변경 신호로서 상기 전압 모니터링 패드를 통해 상기 테스트 장비로 전달하기 위한 드라이버를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 장치와 테스트 장비를 포함하는 테스트 시스템은, 상기 테스트 장비는 상기 메모리 장치로 설정값을 전달하고, 제1시점에 상기 설정값을 변경하고, 상기 제1시점으로부터 전압 변경 신호가 천이하는 제2시점까지의 시간을 측정하고, 상기 메모리 장치는 커맨드/어드레스 기준전압을 입력받기 위한 기준전압 입력 패드; 전압 모니터링 패드; 상기 설정값에 대응하는 전압 레벨을 갖는 데이터 기준전압을 생성하는 내부전압 생성회로; 상기 데이터 기준전압과 상기 기준전압 입력패드로 입력된 기준전압을 비교하는 비교부; 및 상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 장치는, 설정값에 대응하는 전압 레벨을 갖는 내부전압을 생성하는 제1내부전압 생성 회로; 비교전압을 생성하는 제2내부전압 생성회로; 상기 내부전압과 상기 비교전압을 비교하는 비교부; 및 상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버를 포함할 수 있다.
본 기술에 따르면, 반도체 장치 또는 메모리 장치 내부적으로 내부전압이 목표 레벨에 도달했는지가 판단되고, 판단결과에 의해 생성된 신호가 테스트 장비로 전달된다. 따라서, 내부전압의 레벨 변경에 소요되는 시간을 정확하게 측정할 수 있다.
도 1은 전압 모니터링 패드를 통해 메모리 장치 내부에서 생성되는 기준전압의 레벨을 테스트하는 것을 나타낸 도면.
도 2는 본 발명의 일실시예에 따른 반도체 장치의 구성도.
도 3은 도 2의 반도체 장치(200)와 테스트 장비(300)를 포함하는 테스트 시스템의 일실시예 구성도.
도 4A 및 도 4B는 도 3의 테스트 시스템의 동작을 나타낸 도면.
도 5는 도 2의 내부전압 생성회로(210)의 일실시예 구성도.
도 6은 도 2의 비교부(220)의 일실시예 구성도.
도 7은 본 발명의 일실시예에 따른 메모리 장치(700)의 구성도.
도 8은 도 7의 메모리 장치(700)와 테스트 장비(800)를 포함하는 테스트 시스템의 일실시예 구성도.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치(900)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 반도체 장치의 구성도이다.
도 2를 참조하면, 반도체 장치(200)는, 내부전압 생성회로(210), 비교부(220), 드라이버(230) 및 내부회로(240)를 포함한다. 여기서의 반도체 장치(200)는 내부전압을 생성해 사용하는 모든 종류의 집적회로 칩이 될 수 있다.
내부전압 생성회로(210)는 설정값(SET<0:N>)에 대응하는 전압 레벨을 갖는 내부전압(INT_VOL)을 생성한다. 내부전압 생성회로(210)는 반도체 장치(200) 외부로부터 인가된 전원전압(VDD)과 접지전압(VSS)을 이용해 내부전압(INT_VOL)을 생성한다. 설정값(SET<0:N>)은 반도체 장치(200) 외부로부터 직접적 또는 간접적으로 입력되는 값이다. 여기서 설정값(SET<0:N>)이 반도체 장치(200) 외부로부터 직접적으로 입력된다는 것은 설정값(SET<0:N>) 그 자체가 입력된다는 것을 의미한다. 또한, 설정값(SET<0:N>)이 반도체 장치(200) 외부로부터 간접적으로 입력된다는 것은 외부로부터 입력된 정보를 이용해 설정값(SET<0:N>)이 생성된다는 것을 의미한다. 설정값(SET<0:N>)은 이진(binary) 코드의 형태를 가질 수 있으며 설정값(SET<0:N>)에 따라 내부전압 생성회로(210)가 생성하는 내부전압(INT_VOL)의 레벨이 결정된다.
내부회로(240)는 내부전압 생성회로(210)에서 생성된 전압을 이용해 동작하는 회로를 나타낸다. 반도체 장치(200) 내부에는 반도체 장치(200) 외부로부터 입력된 전원전압(VDD)을 이용해 동작하는 회로들도 존재하지만, 반도체 장치(200) 내부적으로 생성된 내부전압(INT_VOL)을 이용해 동작하는 회로도 존재하는데, 내부회로(240)는 내부전압(INT_VOL)을 이용해 동작하는 회로를 나타낸다.
비교부(220)는 내부전압 생성회로(210)에서 생성된 내부전압(INT_VOL)과 반도체 장치(200) 외부로부터 전압 입력 패드(VIN_PAD)로 입력된 외부전압(EXT_VOL)의 레벨을 비교한다. 여기서, 외부전압(EXT_VOL)은 설정값(SET<0:N>)의 변경이후에 내부전압(INT_VOL)이 가져야하는 레벨±α(α는 내부전압 레벨의 허용 마진)의 값을 가지는 전압으로, 설정값(SET<0:N>)이 변경되었을 때 내부전압(INT_VOL)이 얼마나 빠르게 변동되는지를 알아보기 위해 내부전압(INT_VOL)과 비교되는 전압이다. 비교부(220)에서 출력되는 전압 변경신호(V_CHANGE)의 레벨이 변경되는 시점이 바로 설정값(SET<0:N>)의 변경 이후에 내부전압(INT_VOL)이 새로운 목표전압의 레벨(변경된 설정값에 대응하는 레벨)에 도달한 시점이 된다.
드라이버(230)는 비교부(220)의 출력값인 전압 변경신호(V_CHANGE)를 전압 모니터링 패드(V_MON_PAD)를 통해 반도체 장치(200) 외부로 출력한다.
비교부(220)와 드라이버(230)에 입력되는 테스트 모드 신호(TM)는 설정값(SET<0:N>)의 변경에 따라 내부전압(INT_VOL)이 변경되는 속도를 측정하기 위한 테스트시에 활성화되는 신호이다. 노멀 동작시에는 이러한 측정이 필요하지 않으므로, 노멀 동작시에 비교부(220)와 드라이버(230)는 비활성화 상태를 유지할 수 있다(동작하지 않을 수 있다).
도 3은 도 2의 반도체 장치(200)와 테스트 장비(300)를 포함하는 테스트 시스템의 일실시예 구성도이다.
도 3을 참조하면, 테스트 장비(300)는 반도체 장치(200)에 설정값(SET<0:N>)을 전달한다. 테스트 장비(300)는 반도체 장치(200)에 인가하는 설정값(SET<0:N>)을 적어도 1회 이상 변경하고 설정값(SET<0:N>)이 변경된 시점으로부터 전압 변경신호(V_CHANGE)의 논리값이 변경되는 시점까지의 시간을 측정한다. 설정값(SET<0:N>)이 변경된 시점으로부터 전압 변경신호(V_CHANGE)의 논리값이 변경되는 시점까지의 시간이 바로, 반도체 장치(200)가 생성하는 내부전압(INT_VOL)이 변경되는데 소요되는 시간이다.
한편, 테스트 장비(300)는 전압 입력 패드(VIN PAD)를 통해 외부전압(EXT_VOL)을 반도체 장치(200)로 인가하는데, 이 전압의 레벨은 테스트 장비(300)가 반도체 장치(200)로 인가하는 변경 후의 설정값(SET<0:N>)에 대응하는 레벨±α의 값을 가진다.
도 4A 및 도 4B는 도 3의 테스트 시스템의 동작을 나타낸 도면이다.
도 4A를 참조하면, 먼저 '411'시점으로부터 테스트 장비(300)로부터 반도체 장치(200)로 설정값(SET<0:N>)이 '1001000'으로 인가된다. 그러면, 반도체 장치(200)는 설정값(SET<0:N>) '1001000'에 대응하는 레벨(V1)의 내부전압(INT_VOL)을 생성한다. 테스트 장비(300)가 반도체 장치(200)로 인가하는 외부전압(EXT_VOL)의 레벨(V2-α)이 반도체 장치(200)가 생성하는 내부전압(INT_VOL)의 레벨(V1)보다 높으므로, 전압 변경신호(V_CHANGE)는 '로우'레벨을 유지한다.
'412'시점에 테스트 장비(300)가 반도체 장치(200)로 인가하는 설정값(SET<0:N>)이 '1001000'에서 '1011000'으로 변경된다. 그러면 반도체 장치(200)는 변경된 설정값(SET<0:N>) '1011000'에 대응하는 값으로 내부전압(INT_VOL)의 레벨을 변경하기 시작한다. 내부전압(INT_VOL)의 레벨이 상승하다가 외부전압(EXT_VOL)의 레벨보다 높아지는 순간에, 즉 시점 '413'에, 전압 변경신호(V_CHANGE)가 '로우'레벨에서 '하이'레벨로 천이한다. 그리고, 전압 변경신호(V_CHANGE)가 '하이'레벨로 천이하자마자 내부전압(INT_VOL)은 목표 레벨인 V2 레벨이 도달한다.
테스트 장비(300)는 설정값(SET<0:N>)의 변경 시점 '412'로부터 전압 변경신호(V_CHANGE)의 레벨이 천이한 시점 '413'까지의 시간을 측정해, 반도체 장치(200)가 설정값(SET<0:N>)의 변경 이후에 얼마나 빠른시간 내에 내부전압(INT_VOL)의 레벨을 변경하는지를 알 수 있다. 즉, 반도체 장치(200)의 내부전압(INT_VOL) 변경시간, 즉 내부전압(INT_VOL) 세팅시간(settilg time), 을 정확하게 측정 가능하게 된다.
도 4B를 참조하면, 먼저 '421'시점으로부터 테스트 장비(300)로부터 반도체 장치(200)로 설정값(SET<0:N>)이 '1011000'으로 인가된다. 그러면 반도체 장치(200)는 설정값(SET<0:N>) '1011000'에 대응하는 레벨(V2)의 내부전압(INT_VOL)을 생성한다. 테스트 장비(300)가 반도체 장치(200)로 인가하는 외부전압(EXT_VOL)의 레벨이 반도체 장치(200)가 생성하는 내부전압(INT_VOL)의 레벨보다 낮으므로, 전압 변경신호(V_CHANGE)는 '하이'레벨을 유지한다.
'422'시점에 테스트 장비(300)가 반도체 장치(200)로 인가하는 설정값(SET<0:N>)이 '1011000'에서 '1001000'으로 변경된다. 그러면 반도체 장치(200)는 변경된 설정값(SET<0:N>) '1001000'에 대응하는 값으로 내부전압(INT_VOL)의 레벨을 변경하기 시작한다. 내부전압(INT_VOL)의 레벨이 하강하다가 외부전압(EXT_VOL)의 레벨보다 낮아지는 순간에, 즉 시점 '423'에, 전압 변경신호(V_CHANGE)가 '하이'레벨에서 '로우'레벨로 천이한다. 그리고, 전압 변경신호(V_CHANGE)가 '로우'레벨로 천이하자마자 내부전압(INT_VOL)은 목표 레벨인 V1 레벨에 도달한다.
테스트 장비(300)는 설정값(SET<0:N>)의 변경 시점 '422'로부터 전압 변경신호(V_CHANGE)의 레벨이 천이한 시점 '423'까지의 시간을 측정해, 반도체 장치(200)가 내부전압(INT_VOL)을 V2레벨에서 V1레벨로 변경하는데 얼마만큼의 시간이 소요되는지를 정확히 측정 가능하게 된다.
도 5는 도 2의 내부전압 생성회로(210)의 일실시예 구성도이다.
도 5를 참조하면, 내부전압 생성회로(210)는 전압 분배부(510), 및 전압 선택부(520)를 포함한다.
전압 분배부(510)는 직렬로 연결된 다수의 저항들 및 트랜지스터들을 포함한다. 여기서 다수의 저항들은 전압분배를 통해 다양한 레벨의 분배전압들(<0> ~ <2N+1-1>)을 생성하기 위한 것이다. 트랜지스터들은 활성화 신호(EN)의 활성화시에 턴온되어 전압 분배부(510)로 전류가 흐를 수 있도록 하고, 활성화 신호(EN)의 비활성화시에 오프되어 전압 분배부(510)에 흐르는 전류를 차단한다. 활성화 신호(EN)는 내부전압 생성회로(210)가 내부전압(INT_VOL)을 생성할 필요가 있는 구간에서 활성화되고, 내부전압 생성회로(210)가 내부전압(INT_VOL)을 생성할 필요가 없는 구간에서 비활성화되어 내부전압 생성회로(210)의 불필요한 전류 소모를 막는다.
전압 선택부(520)는 설정값(SET<0:N>)에 응답해 다수의 분배전압들(<0> ~ <2N+1-1>) 중 하나의 전압을 내부전압(INT_VOL)을 선택한다. 전압 선택부(520)는 디코딩부(521)와 멀티플렉서(522)를 포함한다.
디코딩부(521)는 이진 코드인 설정값(SEL<0:N>)을 디코딩해 다수의 선택신호(S<0> ~ S<2N+1-1>)를 생성한다. 디코딩부(521)는 다수의 선택신호(S<0> ~ S<2N+1-1>) 중 설정값(SET<0:N>)에 대응하는 선택신호를 활성화한다. 예를 들어, N=3이라고 가정하면, 설정값이 (0,0,0,0)이면 선택신호(S<0>)가 활성화되고, 설정값이 (0,1,0,0)이면 선택신호(S<3>)가 활성화된다. 그리고, 설정값이 (1,1,1,1)이면 선택신호(S<7>)가 활성화된다.
멀티플렉서(522)는 다수의 선택신호(S<0> ~ S<2N+1-1>)에 응답해 분배전압들(<0> ~ <2N+1-1>) 중 하나의 전압을 내부전압(INT_VOL)으로 선택한다. 예를 들어, 선택신호(S<3>)가 활성화되면 분배전압(<3>)이 내부전압(INT_VOL)으로 선택된다.
도 6은 도 2의 비교부(220)의 일실시예 구성도이다.
도 6을 참조하면, 테스트 모드 신호(TM)가 '하이'로 활성화되면, 내부전압(INT_VOL)과 외부전압(EXT_VOL)의 전압 레벨 비교가 시작된다. 내부전압(INT_VOL)의 레벨이 외부전압(EXT_VOL)의 레벨보다 높으면 노드(NODE A)의 전압 레벨이 '로우'가 되고, 전압 변경신호(V_CHANGE)는 '하이'레벨이 된다. 반대로 내부전압(INT_VOL)의 레벨이 외부전압(EXT_VOL)의 레벨보다 낮으면 노드(NODE A)의 전압 레벨이 '하이'가 되고, 전압 변경신호(V_CHANGE)는 '로우'레벨이 된다.
도 6에 도시된 비교부(220)는 하나의 예시일 뿐이며, 잘 알려진 다양한 형태의 비교기가 비교부(220)로 사용될 수 있다.
도 7은 본 발명의 일실시예에 따른 메모리 장치(700)의 구성도이다.
도 7에서는 도 2에서의 반도체 장치(200)가 메모리 장치(700)인 경우의 실시예에 대해 알아보기로 한다. 도 7에서 도 2와 동일한 구성요소에는 동일한 명칭 및 기호를 사용하기로 한다.
도 7을 참조하면, 메모리 장치(700)는, 다수의 커맨드 입력 버퍼(701), 다수의 어드레스 입력 버퍼(702), 다수의 데이터 입력 버퍼(240), 커맨드 디코더(710), 설정회로(720), 내부전압 생성회로(210), 비교부(220) 및 드라이버(230)를 포함한다.
메모리 장치(700)에서는 커맨드(CMDs)와 어드레스(ADDs)를 입력받는데 사용되는 커맨드/어드레스 기준전압(VREFCA)은 메모리 장치(700) 외부로부터 입력되고, 데이터(DATAs)를 입력받는데 사용되는 데이터 기준전압(VREFDQ)은 메모리 장치(700) 내부적으로 생성된다. 여기서 커맨드/어드레스 기준전압(VREFCA)은 도 2에서의 외부전압(EXT_VOL)에 대응되고, 데이터 기준전압(VREFDQ)은 도 2에서의 내부전압(INT_VOL)에 대응된다.
다수의 커맨드 입력 버퍼(701)는 기준전압 입력패드(VIN PAD)로 입력된 커맨드/어드레스 기준전압(VREFCA)을 이용해 외부로부터 입력된 커맨드 신호들(CMDs)을 입력받는다. 입력된 커맨드 신호들(CMDs)이 커맨드/어드레스 기준전압(VREFCA)보다 높은 레벨인 경우에 입력된 커맨드 신호들(CMDs)을 '하이'레벨로 인식하고, 그렇지 않은 경우에 입력된 커맨드 신호들(CMDs)을 '로우'레벨로 인식한다. 도면에서는 커맨드 입력 버퍼(701)를 하나로 도시하였지만, 이는 커맨드 신호들(CMDs)의 개수(A개, A는 커맨드 신호의 개수)만큼의 커맨드 입력 버퍼를 나타낸다.
다수의 어드레스 입력 버퍼(702)는 기준전압 입력패드(VIN PAD)로 입력된 커맨드/어드레스 기준전압(VREFCA)을 이용해 외부로부터 입력된 어드레스 신호들(ADDs)을 입력받는다. 입력된 어드레스 신호들(ADDs)이 커맨드/어드레스 기준전압(VREFCA)보다 높은 레벨인 경우에 입력된 어드레스 신호들(ADDs)을 '하이'레벨로 인식하고, 그렇지 않은 경우에 입력된 어드레스 신호들(ADDs)을 '로우'레벨로 인식한다. 도면에서는 어드레스 입력 버퍼(702)를 하나로 도시하였지만, 이는 어드레스 신호들(ADDs)의 개수(B개, B는 어드레스 신호의 개수)만큼의 어드레스 입력 버퍼를 나타낸다.
다수의 데이터 입력 버퍼(240)는 내부전압 생성회로(210)에서 생성된 데이터 기준전압(VREFDQ)을 이용해 외부로부터 입력된 데이터들(DATAs)을 입력받는다. 입력된 데이터들(DATAs)이 데이터 기준전압(VREFDQ)보다 높은 레벨인 경우에 입력된 데이터들(DATAs)을 '하이'레벨로 인식하고, 그렇지 않은 경우에 입력된 데이터들(DATAs)을 '로우'레벨로 인식한다. 도면에서는 데이터 입력 버퍼(240)를 하나로 도시하였지만, 이는 데이터들의 개수(C개, C는 사용되는 데이터 패드의 개수)만큼의 데이터 입력 버퍼를 나타낸다. 데이터 입력 버퍼들(240)은 도 2에서의 내부회로(240)에 대응된다. 왜냐하면, 내부전압 생성회로(210)에서 생성된 내부전압인 데이터 기준전압(VREFDQ)을 사용하는 회로가 바로 데이터 입력 버퍼들(240)이기 때문이다.
커맨드 디코더(710)는 커맨드 입력 버퍼들(701)을 통해 입력된 커맨드 신호들(CMDs)을 디코딩해 여러 명령들(MRS, OTHER INSTRUCTIONS)을 생성한다. 도면에 도시된 명령(MRS)은 메모리 장치의 설정 동작을 수행하기 위한 설정명령(모드 레지스터 셋이라고도 함)을 나타내고, 다른 명령들(OTHER INSTRUCTIONS)은 커맨드 디코더(710)가 생성하는 설정명령(MRS) 이외의 명령들을 나타낸다. 예를 들어, 다른 명령들(OTHER INSTRUCTIONS)에는 액티브(active), 프리차지(precharge), 리드(read), 라이트(write), 및 리프레쉬(refresh) 명령 등이 있을 수 있다.
설정회로(720)는 설정명령(MRS)의 활성화시에 어드레스 입력 버퍼들(702)을 통해 입력된 어드레스 신호들(ADDs)을 이용해 각종 설정 동작들을 수행한다. 설정회로(720)에서는 데이터 기준전압(VREFDQ)의 레벨을 설정하기 위한 설정값(SET<0:N>)이 생성된다. 테스트 모드 신호(TM)도 설정회로(720)에서 생성될 수 있다. 또한, 그 밖에 메모리 장치의 동작을 위해 필요한 다른 설정들을 위한 신호들(OTHER SETTINGS)도 설정회로(720)에서 생성될 수 있다.
내부전압 생성회로(210)는 설정회로(720)에서 생성된 설정값(SET<0:N>)에 대응하는 레벨을 가지는 데이터 기준전압(VREFDQ)을 생성한다. 비교부(220)는 데이터 기준전압(VREFDQ)과 커맨드/어드레스 기준전압(VREFCA)을 비교해 전압 변경신호(V_CHANGE)를 생성한다. 그리고, 드라이버(230)는 전압 모니터링 패드(V_MON_PAD)를 통해 전압 변경신호(V_CHANGE)를 출력한다.
도 8은 도 7의 메모리 장치(700)와 테스트 장비(800)를 포함하는 테스트 시스템의 일실시예 구성도이다.
도 8을 참조하면, 테스트 장비는(800)는 커맨드 채널(CMD CHANNEL)과 어드레스 채널(ADD CHANNEL)을 통해 커맨드 신호들(CMDs)과 어드레스 신호들(ADDs)을 메모리 장치(700)로 전달한다. 전달된 커맨드 신호들(CMDs)과 어드레스 신호들(ADDs)을 이용해 메모리 장치(700)는 설정값(SET<0:N>)을 생성하고, 설정값(SET<0:N>)에 대응하는 레벨의 데이터 기준전압(VREFDQ)을 생성한다. 테스트 장비(800)는 커맨드 채널(CMD CHANNEL)과 어드레스 채널(ADD CHANNEL)을 이용해 메모리 장치(700)의 설정값(SET<0:N>)을 적어도 1회이상 변경하고, 설정값(SET<0:N>)이 변경된 시점으로부터 전압 변경신호(V_CHANGE)의 논리값이 변경되는 시점까지의 시간을 측정한다. 셋팅값(SET<0:N>)의 변경 시점으로부터 전압 변경신호(V_CHANGE)의 논리값이 변경되는 시점까지의 시간이 바로, 메모리 장치(700)가 생성하는 데이터 기준전압(VREFDQ)의 레벨이 변경되는데 소요되는 시간이 된다.
데이터 기준전압(VREFDQ)의 셋팅 시간에 관한 테스트 동작시에, 테스트 장비(800)가 전압 입력 패드(VIN_PAD)를 통해 메모리 장치(700)에 인가하는 커맨드/어드레스 기준전압(VREFCA)의 레벨은 테스트 장비(800)가 변경한 설정값(SET<0:N>)에 대응하는 레벨±α의 값을 가진다.
도 8의 테스트 시스템도 도 4A와 도 4B에서 설명한 것과 동일한 방식으로 동작하며, 데이터 기준전압(VREFDQ)의 셋팅 시간을 정확히 측정할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치(900)의 구성도이다. 도 9에서는 내부전압(INT_VOL)과 비교되는 전압(COMP_VOL)이 내부적으로 생성되는 실시예에 대해 알아보기로 한다.
도 9를 참조하면, 도 9의 반도체 장치(900)는 도 2의 반도체 장치(200)보다 내부전압 생성회로(910)를 하나 더 구비한다. 내부전압 생성회로(910)는 설정값 변경 후에 내부전압 생성회로(210)에서 생성되는 내부전압(INT_VOL)의 레벨±α의 값을 가지는 비교전압(COMP_VOL)을 생성한다. 즉, 내부전압 생성회로(910)는 도 2에서 전압 입력 패드(VIN_PAD)로 입력되는 외부전압(EXT_VOL)과 동일한 레벨을 가지는 비교전압(COMP_VOL)을 생성한다.
도 9의 실시예에서는 내부전압(INT_VOL)과 비교되는 전압(COMP_VOL)이 반도체 장치(900) 외부로부터 입력되지 않고 반도체 장치(900) 내부적으로 생성된다는 점을 제외하면 도 2의 반도체 장치(200)와 동일하게 동작하므로, 여기서는 이에 대한 더 이상의 설명을 생략하기로 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 도 9에서 설명한 반도체 장치의 실시예가 메모리 장치에도 적용될 수 있음은 당연하다.
200: 반도체 장치 210: 내부전압 생성회로
220: 비교부 230: 드라이버
240: 내부회로

Claims (19)

  1. 설정값에 대응하는 전압 레벨을 갖는 내부전압을 생성하는 내부전압 생성회로;
    상기 내부전압과 외부에서 입력된 외부전압을 비교하는 비교부; 및
    상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버
    를 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 외부전압을 입력받기 위한 전압 입력 패드; 및
    전압 모니터링 패드를 더 포함하고,
    상기 드라이버는 상기 비교부의 비교결과를 상기 전압 모니터링 패드를 통해 출력하는
    반도체 장치.
  3. 제 2항에 있어서,
    상기 비교부 및 상기 드라이버는 테스트 모드에서 사용되고, 노멀 동작시에는 사용되지 않는
    반도체 장치.
  4. 제 1항에 있어서,
    상기 내부전압 생성회로는
    전원전압을 분배해 다수의 분배전압을 생성하는 전압 분배부; 및
    상기 설정값에 응답해 상기 다수의 분배전압 중 하나의 전압을 상기 내부전압으로 선택하는 전압 선택부를 포함하는
    반도체 장치.
  5. 제 4항에 있어서,
    상기 전압 선택부는
    이진 코드인 상기 설정값을 디코딩해 다수의 선택신호를 생성하는 디코딩부; 및
    상기 다수의 선택신호에 응답해 상기 다수의 분배전압 중 하나의 전압을 상기 내부전압으로 선택하는 멀티플렉서를 포함하는
    반도체 장치.
  6. 커맨드/어드레스 기준전압을 입력받기 위한 기준전압 입력 패드;
    설정값에 대응하는 전압 레벨을 갖는 데이터 기준전압을 생성하는 내부전압 생성회로;
    상기 데이터 기준전압과 상기 기준전압 입력패드로 입력된 기준전압을 비교하는 비교부; 및
    상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버
    를 포함하는 메모리 장치.
  7. 제 6항에 있어서,
    상기 데이터 기준전압을 기준으로 입력 데이터의 논리 '하이' 및 '로우'를 인식하는 다수의 데이터 입력 버퍼;
    상기 커맨드/어드레스 기준전압을 기준으로 입력 커맨드의 논리 '하이' 및 '로우'를 인식하는 다수의 커맨드 입력 버퍼; 및
    상기 커맨드/어드레스 기준전압을 기준으로 입력 어드레스의 논리 '하이' 및 '로우'를 인식하는 다수의 어드레스 입력 버퍼
    를 더 포함하는 메모리 장치.
  8. 제 6항에 있어서,
    전압 모니터링 패드를 더 포함하고,
    상기 드라이버는 상기 비교부의 비교결과를 상기 전압 모니터링 패드를 통해 출력하는
    메모리 장치.
  9. 제 8항에 있어서,
    상기 비교부 및 상기 드라이버는 테스트 모드에서 사용되고, 노멀 동작시에는 사용되지 않는
    메모리 장치.
  10. 제 6항에 있어서,
    상기 내부전압 생성회로는
    전원전압을 분배해 다수의 분배전압을 생성하는 전압 분배부; 및
    상기 설정값에 응답해 상기 다수의 분배전압 중 하나의 전압을 상기 내부전압으로 선택하는 전압 선택부를 포함하는
    메모리 장치.
  11. 제 10항에 있어서,
    상기 전압 선택부는
    이진 코드인 상기 설정값을 디코딩해 다수의 선택신호를 생성하는 디코딩부; 및
    상기 다수의 선택신호에 응답해 상기 다수의 분배전압 중 하나의 전압을 상기 데이터 기준전압으로 선택하는 멀티플렉서를 포함하는
    메모리 장치.
  12. 반도체 장치와 테스트 장비를 포함하는 테스트 시스템에 있어서,
    상기 테스트 장비는
    상기 반도체 장치로 설정값을 전달하고, 제1시점에 상기 설정값을 변경하고, 상기 제1시점으로부터 전압 변경 신호가 천이하는 제2시점까지의 시간을 측정하고,
    상기 반도체 장치는
    외부전압을 입력받기 위한 전압 입력 패드; 전압 모니터링 패드; 상기 설정값에 대응하는 전압 레벨을 갖는 내부전압을 생성하는 내부전압 생성회로; 상기 내부전압과 상기 전압 입력 패드로 입력된 전압을 비교하는 비교부; 및 상기 비교부의 비교결과를 상기 전압 변경 신호로서 상기 전압 모니터링 패드를 통해 상기 테스트 장비로 전달하기 위한 드라이버를 포함하는
    테스트 시스템.
  13. 제 12항에 있어서,
    상기 테스트 장비는
    상기 제1시점으로부터 상기 제2시점까지의 시간이 기준시간보다 짧으면 상기 반도체 장치의 전압 생성 능력을 패스로 판단하고, 그렇지 않으면 페일로 판단하는
    테스트 시스템.
  14. 제 12항에 있어서,
    상기 전압 입력 패드로 입력된 전압의 레벨은 상기 제1시점에 변경된 설정값에 대응하는 전압 레벨±α(α는 상기 내부전압 레벨의 허용 마진)의 레벨을 갖는
    테스트 시스템.
  15. 메모리 장치와 테스트 장비를 포함하는 테스트 시스템에 있어서,
    상기 테스트 장비는
    상기 메모리 장치로 설정값을 전달하고, 제1시점에 상기 설정값을 변경하고, 상기 제1시점으로부터 전압 변경 신호가 천이하는 제2시점까지의 시간을 측정하고,
    상기 메모리 장치는
    커맨드/어드레스 기준전압을 입력받기 위한 기준전압 입력 패드; 전압 모니터링 패드; 상기 설정값에 대응하는 전압 레벨을 갖는 데이터 기준전압을 생성하는 내부전압 생성회로; 상기 데이터 기준전압과 상기 기준전압 입력패드로 입력된 기준전압을 비교하는 비교부; 및 상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버를 포함하는
    테스트 시스템.
  16. 제 15항에 있어서,
    상기 테스트 장비와 상기 메모리 장치 사이에는 어드레스 채널 및 커맨드 채널이 구비되고,
    상기 테스트 장비는 상기 어드레스 채널과 상기 커맨드 채널을 통해 상기 메모리 장치로 상기 설정값을 전달하는
    테스트 시스템.
  17. 설정값에 대응하는 전압 레벨을 갖는 내부전압을 생성하는 제1내부전압 생성 회로;
    비교전압을 생성하는 제2내부전압 생성회로;
    상기 내부전압과 상기 비교전압을 비교하는 비교부; 및
    상기 비교부의 비교결과를 외부로 출력하기 위한 드라이버
    를 포함하는 반도체 장치.
  18. 제 17항에 있어서,
    상기 반도체 장치는 메모리 장치이고,
    상기 반도체 장치는 상기 내부전압을 기준으로 입력 데이터의 논리 '하이' 및 '로우'를 인식하는 다수의 데이터 입력 버퍼를 더 포함하는
    반도체 장치.
  19. 제 17항에 있어서,
    전압 모니터링 패드를 더 포함하고,
    상기 드라이버는 상기 비교부의 비교결과를 상기 전압 모니터링 패드를 통해 출력하는
    반도체 장치.
KR1020120149974A 2012-12-20 2012-12-20 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템 KR20140080310A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120149974A KR20140080310A (ko) 2012-12-20 2012-12-20 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149974A KR20140080310A (ko) 2012-12-20 2012-12-20 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템

Publications (1)

Publication Number Publication Date
KR20140080310A true KR20140080310A (ko) 2014-06-30

Family

ID=51131071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149974A KR20140080310A (ko) 2012-12-20 2012-12-20 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템

Country Status (1)

Country Link
KR (1) KR20140080310A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437078B2 (en) 2020-09-22 2022-09-06 SK Hynix Inc. Voltage generation circuit, semiconductor apparatus including the same, and voltage offset calibration system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437078B2 (en) 2020-09-22 2022-09-06 SK Hynix Inc. Voltage generation circuit, semiconductor apparatus including the same, and voltage offset calibration system
US11631438B2 (en) 2020-09-22 2023-04-18 SK Hynix Inc. Voltage generation circuit, semiconductor apparatus including the same, and voltage offset calibration system

Similar Documents

Publication Publication Date Title
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
US8902682B2 (en) Semiconductor memory device
KR100911865B1 (ko) 입력장치를 구비하는 반도체메모리소자
JP2007108016A (ja) 試験方法および試験装置
US9612276B2 (en) Test device and test system including the same
US8947132B2 (en) Semiconductor device and semiconductor system including the same
KR100974222B1 (ko) 반도체 메모리 장치
KR101848776B1 (ko) 내부전압 생성회로
KR100845773B1 (ko) 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법
US9945888B2 (en) On-die measurement technique for I/O DC parameters VOL and VOH
KR20140080310A (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템
US20100194427A1 (en) Semiconductor device
KR20110000223A (ko) 구동제어회로 및 내부전압 생성회로
KR20150018092A (ko) 반도체 장치 테스트 방법 및 이를 이용한 테스트 시스템
KR20180047209A (ko) 레퍼런스 선택 회로
KR20160069230A (ko) 반도체 장치 및 그의 구동방법
KR20150026288A (ko) 반도체 장치 및 테스트 방법
KR100892725B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정 회로
KR101897515B1 (ko) 집적회로
US11450388B2 (en) Dynamic trim selection based on operating voltage levels for semiconductor devices and associated methods and systems
KR20140104181A (ko) 반도체 메모리 시스템
US6853175B2 (en) Apparatus and method for measuring electrical characteristics of a semiconductor element in a packaged semiconductor device
JP3860179B2 (ja) 半導体装置および内部電源線の電圧のモニタ方法
US8674752B2 (en) Semiconductor device and method for driving the same
KR20100103145A (ko) 반도체 메모리 장치의 초기화 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination