KR20090112998A - 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법 - Google Patents

온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법 Download PDF

Info

Publication number
KR20090112998A
KR20090112998A KR1020080038838A KR20080038838A KR20090112998A KR 20090112998 A KR20090112998 A KR 20090112998A KR 1020080038838 A KR1020080038838 A KR 1020080038838A KR 20080038838 A KR20080038838 A KR 20080038838A KR 20090112998 A KR20090112998 A KR 20090112998A
Authority
KR
South Korea
Prior art keywords
odt
data
output
resistance value
test
Prior art date
Application number
KR1020080038838A
Other languages
English (en)
Other versions
KR100933814B1 (ko
Inventor
박정훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080038838A priority Critical patent/KR100933814B1/ko
Priority to JP2008335569A priority patent/JP2009267355A/ja
Priority to US12/347,219 priority patent/US7888964B2/en
Publication of KR20090112998A publication Critical patent/KR20090112998A/ko
Application granted granted Critical
Publication of KR100933814B1 publication Critical patent/KR100933814B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 집적 회로에 사용되는 온 다이 터미네이션(ODT, On Die Termination)을 테스트하는 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션 테스트 방법에 관하여 개시한다. 개시된 본 발명의 ODT 테스트 장치는 ODT 테스트 동작 모드에서 패드로 입력되는 입력 데이터와 기준 전압을 비교하여 ODT 저항값을 판단하고 그 결과에 대응되는 ODT 저항값 판단 데이터를 출력하는 비교부, 비교부의 출력을 클럭 신호에 동기시켜 저장하는 저장부 및 ODT 테스트 동작 모드에서 패드로 저장부에 저장된 ODT 저항값 판단 데이터를 출력하는 출력부를 포함하여 ODT 저항값의 불량 유무를 판단함으로써 테스트 시간을 개선하는 효과가 있다.

Description

온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션 테스트 방법{A test device of on die termination and a method of testing for on die termination}
본 발명은 반도체 집적 회로에 사용되는 온 다이 터미네이션(ODT, On Die Termination)을 테스트하는 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션 테스트 방법에 관한 것이다.
일반적으로 200 MHz 이상의 동작 주파수를 가지는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)은 신호 전달 과정에서의 왜곡을 방지하기 위해 DRAM 내에 장착되는 온 다이 터미네이션(On Die Termination; 이하, ODT라 함) 장치를 사용한다.
한편, ODT 장치가 전원 전압의 변동, 동작 온도의 변화, 제조 공정의 변화 등에 기인하여 설계시 목표한 ODT 저항값과 다른 값으로 변화하는 경우 DRAM의 동작 특성이 저하될 수 있으므로 ODT 저항값을 판단하는 테스트 과정이 필요하다.
종래는 별도의 테스트 장비를 통해 ODT 저항값의 패스/패일(Pass/Fail)을 판단하였다. 그러나, DRAM이 카드 등의 시스템에 장착되는 경우 상기의 테스트 장비를 통해 ODT 저항값을 판단할 수 없는 문제점이 있다. 또한, 테스트 장비를 통해 ODT 저항값을 판단하는 경우 ODT가 적용된 각 패드를 테스트하여야 하므로 그에 따른 테스트 시간이 증가되어 DRAM의 생산성을 악화시키는 문제점이 있다.
본 발명은 테스트 모드에 의해 DRAM 내에 장착된 입력 버퍼와 출력 드라이버를 제어하여 ODT 저항값을 판단하는 ODT 테스트 장치를 제공한다.
또한, 본 발명은 상기 테스트 모드에 의해 상기 ODT 저항값을 판단하는 ODT 테스트 방법을 제공한다.
본 발명의 ODT 테스트 장치는 ODT 테스트 동작 모드에서 패드로 입력되는 입력 데이터와 기준 전압을 비교하여 ODT 저항값을 판단하고 그 결과에 대응되는 ODT 저항값 판단 데이터를 출력하는 비교부; 상기 비교부의 출력을 클럭 신호에 동기시켜 저장하는 저장부; 및 상기 ODT 테스트 동작 모드에서 상기 패드로 상기 저장부에 저장된 상기 ODT 저항값 판단 데이터를 출력하는 출력부;를 포함한다.
여기서, 상기 입력 데이터는 로직 로우 레벨임이 바람직하다.
그리고, 상기 기준 전압은 상기 입력 데이터가 목표로 하는 ODT 저항값과 상기 출력부의 구동 저항값 및 상기 ODT 테스트 장치로 공급되는 공급 전압에 의해 설정되는 전압보다 낮은 레벨로 설정됨이 바람직하다.
상기 비교부는 상기 ODT 테스트 동작 모드에서 상기 패드로 입력되는 상기 입력 데이터와 상기 기준 전압을 비교하여 상기 ODT 저항값 판단 데이터를 출력하 고, 노말 동작 모드에서 상기 패드로 입력되는 입력 데이터를 버퍼링하여 출력하는 입력 버퍼를 포함한다.
또한, 상기 비교부는 상기 ODT 테스트 동작 모드에서 인에이블되는 ODT 테스트 모드 신호에 의해 상기 기준 전압을 선택하여 상기 입력 버퍼로 제공하는 전압 선택부를 더 포함한다.
상기 저장부는 상기 클럭 신호에 동기시겨 상기 비교부의 출력을 저장하는 D플립플롭을 포함하여 구성될 수 있다.
상기 출력부는 상기 ODT 테스트 동작 모드에서 상기 ODT 저항값 판단 데이터를 구동하여 상기 패드로 출력하고, 노말 동작 모드에서 셀 데이터를 구동하여 상기 패드로 출력하는 출력 드라이버를 포함한다.
또한, 상기 출력부는 상기 ODT 테스트 동작 모드에서 상기 저장부에 저장된 상기 ODT 저항값 판단 데이터에 의해 상기 출력 드라이버를 구동시키는 구동 제어부; 및 상기 패드로 상기 입력 데이터가 입력될 때 인에이블되어 상기 입력 데이터에 ODT 저항값을 반영시키고, 상기 패드로 상기 ODT 저항값 판단 데이터가 출력될 때 디스에이블되어 상기 ODT 저항값을 제거하는 ODT 드라이버;를 더 포함한다.
여기서, 상기 구동 제어부는 상기 ODT 테스트 동작 모드에서 인에이블되며 상기 ODT 저항값 판단 데이터의 출력을 제어하는 ODT 출력 인에이블 신호에 의해 출력 인에이블 신호를 출력하는 인에이블부; 상기 ODT 테스트 동작 모드에서 인에이블되는 ODT 테스트 모드 신호에 의해 상기 ODT 저항값 판단 데이터를 선택하는 출력 선택부; 및 상기 출력 인에이블 신호에 의해 상기 ODT 저항값 판단 데이터를 반전 구동하여 상기 구동 신호들을 출력하는 구동 신호 출력부;를 포함한다.
본 발명의 ODT 테스트 방법은 ODT 테스트 동작시 패드로 입력되는 테스트 데이터와 기준 전압을 비교하여 비교 데이터를 생성하는 단계; 상기 비교 데이터를 클럭 신호에 동기시켜 저장하는 단계; 및 출력 인에이블 신호가 인에이블될 때 상기 비교 데이터를 구동하여 상기 패드로 출력하는 단계;를 포함한다.
여기서, 상기 기준 전압은 상기 테스트 데이터가 목표로 하는 ODT 저항값과 상기 패드로 데이터를 출력할 때 발생하는 출력 구동 저항값 및 메모리 장치로 공급되는 공급 전압에 의해 설정되는 전압보다 낮은 레벨로 설정됨이 바람직하다.
그리고, 상기 패드를 통해 상기 테스트 데이터가 입력될 때 인에이블되어 상기 테스트 데이터에 ODT 저항값을 반영시키고, 상기 패드를 통해 상기 비교 데이터를 출력할 때 디스에이블되어 ODT 저항값을 제거하는 단계를 더 포함함이 바람직하다.
바람직하게는, 상기 테스트 데이터는 로직 로우 레벨로 제공된다.
상기 비교 데이터를 구동하여 상기 패드로 출력하는 단계는, 상기 ODT 테스트 동작시 인에이블되는 ODT 출력 인에이블 신호에 의해 상기 출력 인에이블 신호를 인에이블시키는 단계; 상기 ODT 테스트 동작시 인에이블되는 ODT 테스트 모드 신호에 의해 상기 비교 데이터를 선택하는 단계; 상기 출력 인에이블 신호가 인에이블될 때 상기 비교 데이터를 반전 구동하여 구동 신호를 출력하는 단계; 및 상기 구동 신호에 의해 상기 비교 데이터를 구동시켜 상기 패드로 출력하는 단계;를 포함한다.
본 발명은 테스트 모드에서 입력 버퍼를 통해 ODT 저항값과 목표 ODT 저항값에 대응되는 전압을 비교하고 그 결과를 출력 드라이버를 통해 출력하는 ODT 테스트 장치를 제공함으로써 ODT 저항값을 용이하게 테스트하는 효과가 있다.
또한, 본 발명은 상기 테스트 장치를 통해 ODT가 적용된 각 패드를 동시에 테스트함으로써 테스트 시간을 줄이는 효과가 있다.
본 발명은 ODT 장치의 저항값을 테스트하기 위한 테스트 모드(이하, ODT 테스트 모드라 함)에서 패드를 통해 입력되는 신호가 ODT 저항값에 의해 가변되는 전압과 설계시 목표로 설정한 목표 ODT 저항값에 대응되는 전압을 입력 버퍼에서 비교하고 그 결과를 출력 드라이버를 통해 상기 패드로 출력하여 ODT 저항값의 패스/패일을 판단하는 ODT 테스트 장치 및 ODT 테스트 방법에 관하여 개시한다.
도 1은 본 발명의 실시 예에 따른 ODT 테스트 장치를 나타내는 블록 구성도이며, 도시된 바와 같이, ODT 테스트 장치는 비교부(10)와 저장부(12) 및 출력부(14)를 포함한다.
비교부(10)는 동작 모드에 따라 패드 DQ로 입력되는 데이터와 기준 전압 VREF 또는 ODT 기준 전압 VREF_ODT을 비교하여 비교 데이터 ODT_OUT_DATA를 출력하고, 저장부(12)는 비교 데이터 ODT_OUT_DATA을 클럭 신호 CLK에 동기시켜 저장하며, 출력부(14)는 동작 모드에 따라 셀 데이터 OUT_DATA 또는 저장부(12)에 저장된 비교 데이터 ODT_OUT_DATA 중 하나를 선택하여 패드 DQ로 출력한다.
여기서, 동작 모드는 ODT 테스트 동작 모드시 인에이블되는 ODT 테스트 모드 신호 ODT_SCAN에 의해 선택되며, ODT 테스트 모드 신호 ODT_SCAN은 외부 명령이나 테스트 신호의 조합에 의해 생성될 수 있다. 즉, ODT 테스트 모드 신호 ODT_SCAN이 인에이블되면 ODT 테스트 동작 모드가 되고 ODT 테스트 모드 신호 ODT_SCAN이 디스에이블되면 노말 동작 모드가 된다.
그리고, 셀 데이터 OUT_DATA는 노말 동작 모드에서 리드 명령에 의해 메모리 셀로부터 독출되며 셀 데이터 출력 인에이블 신호 OUT_EN이 인에이블될 때 패드 DQ로 출력되는 데이터이다.
또한, 비교 데이터 ODT_OUT_DATA는 ODT 테스트 동작 모드에서 ODT 출력 인에이블 신호 ODT_OUT_EN가 인에이블될 때 저장부(12)에서 패드 DQ로 출력된다.
또한, ODT 구동 인에이블 신호 ODT_EN은 패드 DQ로부터 데이터를 수신하는 경우 인에이블되고 패드 DQ로 데이터를 송신하는 경우 디스에이블되는 신호이다.
구체적으로, 도 2를 참조하면 비교부(10)는 전압 선택부(20)와 입력 버퍼(22)를 포함한다.
전압 선택부(20)는 패스 게이트들(PG1, PG2)과 인버터(IV1)를 포함한다. 패스 게이트(PG1)는 ODT 테스트 모드 신호 ODT_SCAN가 인에이블되는 ODT 테스트 동작 모드에서 DRAM의 내부에서 생성되어 인가되는 ODT 기준 전압 VREF_ODT를 선택하여 출력한다. 패스 게이트(PG2)는 ODT 테스트 모드 신호 ODT_SCAN가 디스에이블되는 노말 동작 모드에서 DRAM의 외부에서 인가되는 기준 전압 VREF를 선택하여 출력한다. 여기서, 인버터(IV1)는 ODT 테스트 모드 신호 ODT_SCAN을 반전시켜 패스 게이 트들(PG1, PG2)로 제공한다.
여기서, 기준 전압 VREF는 노말 동작 모드에서 패드 DQ를 통해 입력되는 데이터의 논리 레벨을 판단하기 위한 전압이다.
그리고, ODT 기준 전압 VREF_ODT는 ODT 테스트 동작 모드에서 외부에서 패드 DQ로 입력되는 로우(Low) 데이터가 ODT 장치의 설계시 목표 ODT 저항값에 상응하여 갖는 전압 레벨보다 낮게 설정됨이 바람직하다.
ODT 테스트 동작 모드에서 패드 DQ로 입력되는 로우 데이터의 전압 레벨은 목표 ODT 저항값과 출력 드라이버의 구동 저항값에 따라 달라진다. 예컨대, DRAM에 공급되는 전원이 2.0V이고 목표 ODT 저항값이 50Ω이며 출력 드라이버의 구동 저항값이 20Ω이면 패드 DQ로 입력되는 로우 데이터는 약0.57V(2.0V*{20Ω/(50Ω+20Ω)}≒0.54V)의 전압 레벨을 갖는다. 이 경우, ODT 기준 전압 VREF_ODT는 0.57V보다 낮은 전압 레벨로 설정되어야 한다.
입력 버퍼(22)는 비반전 단자(+)로 패드 DQ를 통해 입력되는 데이터를 인가받고 반전 단자(-)로 전압 선택부(20)에서 선택되어 제공되는 전압을 인가받아 이들의 전압을 비교하여 비교 데이터 ODT_OUT_DATA를 출력한다.
즉, 비교부(10)는 노말 동작 모드에서 패드 DQ로 입력되는 데이터와 기준 전압 VREF를 비교하여 데이터의 논리 레벨을 판단하여 출력하는 입력 버퍼로서 역할을 한다. 반면, ODT 테스트 동작 모드에서는 패드 DQ로 입력되는 로우(Low) 데이터가 ODT 장치의 목표 ODT 저항값을 반영하여 공급되는 ODT 기준 전압 VREF_ODT와 비교하여 ODT 장치가 갖는 실제 ODT 저항값의 불량 유무플 판단하여 출력하는 비교기 로서 역할을 한다.
다시 말해, 전술한 바와 같이, ODT 기준 전압 VREF_ODT는 패드 DQ로 입력되는 로우(Low) 데이터가 설계시 ODT 장치의 목표 ODT 저항값에 상응하여 갖는 전압 레벨보다 낮게 설정되므로, 실제 ODT 저항값이 목표 ODT 저항값과 오차 범위 내에 있는 경우 데이터의 전압은 ODT 기준 전압 VREF_ODT에 비해 높다. 그러므로, 비교 데이터 ODT_OUT_DATA는 하이(High)로 출력된다. 반대로 실제 ODT 저항값이 목표 ODT 저항값보다 큰 경우 데이터의 전압은 ODT 기준 전압 VREF_ODT에 비해 낮아지므로 비교 데이터 ODT_OUT_DATA는 로우(Low)로 출력된다. 이에 따라 실제 ODT 저항값의 불량 유무플 판단할 수 있게 된다.
저장부(12)는 클럭 신호 CLK에 동기시켜 비교부(10)에서 출력되는 비교 데이터 ODT_OUT_DATA를 저장하는 D플립플롭으로 구성될 수 있다. D플립플롭은 리셋 신호 RST에 의해 리셋됨이 바람직하다.
도 3을 참조하면 출력부(14)는 구동 제어부(30)와 출력 드라이버(32) 및 ODT 드라이버(34)를 포함한다.
구동 제어부(30)는 동작 모드에 따라 셀 데이터 OUT_DATA와 비교 데이터 ODT_OUT_DATA 중 어느 하나를 선택하여 구동 신호로 출력하고, 출력 드라이버(32)는 구동 제어부(30)의 출력에 의해 데이터를 구동시켜 패드 DQ로 출력하며, ODT 드라이버(34)는 패드 DQ로 입출력되는 데이터의 ODT 저항값의 적용 여부를 제어한다.
구체적으로, 구동 제어부(30)는 인에이블부(30_2)와 출력 선택부(30_4) 및 구동 신호 출력부(30_6)를 포함한다.
인에이블부(30_2)는 오아 게이트(OR)로 구현될 수 있다. 오아 게이트(OR)는 노말 동작 모드에서 셀 데이터 OUT_DATA를 출력하기 위해 인에이블되는 셀 데이터 출력 인에이블 신호 OUT_EN과 ODT 테스트 동작 모드에서 비교 데이터 ODT_OUT_DATA를 출력하기 위해 인에이블되는 ODT 출력 인에이블 신호 ODT_OUT_EN를 입력받아 이들 중 적어도 하나 이상이 인에이블 될 때 인에이블되는 출력 인에이블 신호 EN을 출력한다.
출력 선택부(30_4)는 패스 게이트들(PG3, PG4)과 인버터(IV2)를 포함한다. 패스 게이트(PG3)는 ODT 테스트 모드 신호 ODT_SCAN가 인에이블되는 ODT 테스트 동작 모드에서 ODT 저항값의 불량 유무를 판단하여 저장된 비교 데이터 ODT_OUT_DATA를 선택하여 출력한다. 패스 게이트(PG4)는 ODT 테스트 모드 신호 ODT_SCAN가 디스에이블되는 노말 동작 모드에서 메모리 셀로부터 독출되는 셀 데이터 OUT_DATA를 선택하여 출력한다. 여기서, 인버터(IV2)는 ODT 테스트 모드 신호 ODT_SCAN을 반전시켜 패스 게이트들(PG3, PG4)로 제공한다.
구동 신호 출력부(30_6)는 낸드 게이트(ND)와 노아 게이트(NOR) 및 인버터(IV3)를 포함한다. 낸드 게이트(ND)는 인에이블부(30_2)에서 출력되는 출력 인에이블 신호 EN와 출력 선택부(30_4)에서 출력되는 데이터(동작 모드에 따라 선택된ODT_OUT_DATA 또는 OUT_DATA 중 하나)를 입력받아 구동 신호 C1를 출력한다. 노아 게이트(NOR)는 인에이블부(30_2)에서 출력되는 출력 인에이블 신호 EN가 인버터(IV3)에 의해 반전된 신호와 출력 선택부(30_4)에서 출력되는 데이터(동작 모드에 따라 선택된 ODT_OUT_DATA 또는 OUT_DATA 중 하나)를 입력받아 구동 신호 C2를 출력한다. 즉, 출력 인에이블 신호 EN이 인에이블되는 경우 구동 신호 C1, C2는 출력 선택부(30_4)에서 선택되어 제공되는 데이터를 반전시킨 신호이며 로직 레벨이 동일하다.
출력 드라이버(32)는 PMOS 트랜지스터(PM1)와 NMOS 트랜지스터(NM1)를 포함한다. PMOS 트랜지스터(PM1)는 전원 전압단 VDDQ와 출력단 사이에 연결되며 게이트로 인가되는 구동 신호 C1에 의해 출력단을 풀업 구동한다. NMOS 트랜지스터(NM1)는 출력단과 접지 전압단 VSSQ 사이에 연결되며 게이트로 인가되는 구동 신호 C2에 의해 출력단을 풀다운 구동한다. 여기서, 출력단은 PMOS 트랜지스터(PM1)와 NMOS 트랜지스터(NM1)의 공통 드레인단으로 패드 DQ와 연결된다.
ODT 드라이버(34)는 PMOS 트랜지스터(PM2)와 NMOS 트랜지스터(NM2) 및 인버터(IV4)를 포함한다. PMOS 트랜지스터(PM2)는 전원 전압단 VDDQ와 출력단 사이에 연결되며 게이트로 인가되는 ODT 구동 인에이블 신호 OUT_EN를 반전시킨 신호에 의해 출력단의 풀업 저항을 제어한다. NMOS 트랜지스터(NM2)는 출력단과 접지 전압단 VSSQ 사이에 연결되며 게이트로 인가되는 ODT 구동 인에이블 신호 OUT_EN에 의해 출력단의 풀다운 저항을 제어한다. 여기서, 인버터(IV4)는 ODT 구동 인에이블 신호 OUT_EN을 반전시키고, 출력단은 PMOS 트랜지스터(PM2)와 NMOS 트랜지스터(NM2)의 공통 드레인단으로 패드 DQ와 연결된다.
즉, 출력부(14)는 노말 동작 모드에서 패드 DQ로 셀 데이터 OUT_DATA를 출력한다. 반면, ODT 테스트 동작 모드에서는 패드 DQ로 ODT 저항값의 불량 유무를 판단한 비교 데이터 ODT_OUT_DATA를 출력한다. 이때, ODT 드라이버(34)를 턴오프시켜 출력 데이터의 왜곡을 방지한다.
도 4 내지 도 5의 ODT 테스트 동작 파형도를 참조하여 본 발명의 ODT 테스트 장치를 통해 ODT 테스트를 수행하는 방법을 살펴본다. 노말 동작 모드는 DRAM의 리드, 라이트 등과 같은 일반적인 동작이므로 그 동작 과정에 대한 설명은 생략하기로 한다.
먼저, 패드 DQ로 입력되는 데이터와 ODT 기준 전압 VREF_ODT를 비교하여 비교 데이터 ODT_OUT_DATA를 생성한다.
구체적으로, ODT가 적용된 패드 DQ의 ODT 저항값을 측정하기 위해 ODT 드라이버를 구동하는 ODT 구동 인에이블 신호 ODT_EN이 인에이블되고 이어서 ODT 테스트 모드 신호 ODT_SCAN가 인에이블되면 DRAM 외부에서 패드 DQ를 통해 로우 데이터가 입력된다. 이때, DRAM 내부로 입력되는 데이터의 전압 DQ_VI은 ODT 저항값이 반영된 소정의 전압 레벨을 갖게 된다. 입력 버퍼가 상기 데이터의 전압 DQ_VI와 ODT 기준 전압 VREF_ODT를 비교하여 비교 데이터 ODT_OUT_DATA를 출력한다.
전술한 바와 같이, ODT 기준 전압 VREF_ODT는 데이터의 전압 DQ_VI가 목표 ODT 저항값에 대응하여 갖는 전압 레벨보다 낮은 전압 레벨로 설정되므로, 실제 ODT 저항값이 목표 ODT 저항값과 오차 범위 내의 유사한 값을 갖게 되면 데이터의 전압 DQ_VI는 ODT 기준 전압 VREF_ODT 보다 높다. 이 경우, 비교 데이터 ODT_OUT_DATA는 하이(High) 레벨로 출력된다. 반면에 실제 ODT 저항값이 목표 ODT 저항값보다 큰 값을 갖게 되면 데이터의 전압 DQ_VI는 ODT 기준 전압 VREF_ODT 보다 낮아지므로 비교 데이터 ODT_OUT_DATA는 로우(Low) 레벨로 출력된다.
다음, 저장부에서 비교 데이터 ODT_OUT_DATA를 클럭 신호 CLK에 동기시켜 저장한다.
이어서, ODT 출력 인에이블 신호 ODT_OUT_EN에 동기되면 출력부는 비교 데이터 ODT_OUT_DATA를 패드 DQ로 출력한다.
구체적으로, ODT가 적용된 패드 DQ로 출력되는 비교 데이터 ODT_OUT_DATA의 왜곡을 방지하기 위해 ODT 드라이버를 구동하는 ODT 구동 인에이블 신호 ODT_EN이 디스에이블되고, ODT 테스트 모드 신호 ODT_SCAN가 인에이블되면, ODT 출력 인에이블 신호 ODT_OUT_EN이 인에이블되어 비교 데이터 ODT_OUT_DATA가 패드 DQ로 출력된다.
이처럼, 본 발명은 ODT 테스트를 수행하여 ODT가 적용된 패드의 ODT 저항값의 불량 유무를 판단하고 그 결과를 패드를 통해 확인함으로써 간단하게 ODT 저항값을 테스트할 수 있으며, ODT가 적용된 다수의 패드를 동시에 테스트함으로써 테스트 시간을 줄일 수 있다.
도 1은 본 발명의 실시 예에 따른 온 다이 터미네이션 테스트 장치를 나타내는 블록 구성도.
도 2는 도 1의 비교부를 나타내는 상세 회로도.
도 3은 도 1의 출력부를 나타내는 상세 회로도.
도 4 내지 도 5는 본 발명의 온 다이 테미네이션 테스트를 수행시 나타나는 동작 파형도.

Claims (14)

  1. ODT 테스트 동작 모드에서 패드로 입력되는 입력 데이터와 기준 전압을 비교하여 ODT 저항값을 판단하고 그 결과에 대응되는 ODT 저항값 판단 데이터를 출력하는 비교부;
    상기 비교부의 출력을 클럭 신호에 동기시켜 저장하는 저장부; 및
    상기 ODT 테스트 동작 모드에서 상기 패드로 상기 저장부에 저장된 상기 ODT 저항값 판단 데이터를 출력하는 출력부;
    를 포함하는 ODT 테스트 장치.
  2. 제 1 항에 있어서,
    상기 입력 데이터는 로직 로우 레벨인 ODT 테스트 장치.
  3. 제 1 항에 있어서,
    상기 기준 전압은 상기 입력 데이터가 목표로 하는 ODT 저항값과 상기 출력부의 구동 저항값 및 상기 ODT 테스트 장치로 공급되는 공급 전압에 의해 설정되는 전압보다 낮은 레벨로 설정되는 ODT 테스트 장치.
  4. 제 1 항에 있어서,
    상기 비교부는 상기 ODT 테스트 동작 모드에서 상기 패드로 입력되는 상기 입력 데이터와 상기 기준 전압을 비교하여 상기 ODT 저항값 판단 데이터를 출력하고, 노말 동작 모드에서 상기 패드로 입력되는 입력 데이터를 버퍼링하여 출력하는 입력 버퍼를 포함하는 ODT 테스트 장치.
  5. 제 4 항에 있어서,
    상기 비교부는 상기 ODT 테스트 동작 모드에서 인에이블되는 ODT 테스트 모드 신호에 의해 상기 기준 전압을 선택하여 상기 입력 버퍼로 제공하는 전압 선택부를 더 포함하는 ODT 테스트 장치.
  6. 제 1 항에 있어서,
    상기 저장부는 상기 클럭 신호에 동기시겨 상기 비교부의 출력을 저장하는 D플립플롭을 포함하는 ODT 테스트 장치.
  7. 제 1 항에 있어서,
    상기 출력부는 상기 ODT 테스트 동작 모드에서 상기 ODT 저항값 판단 데이터를 구동하여 상기 패드로 출력하고, 노말 동작 모드에서 셀 데이터를 구동하여 상기 패드로 출력하는 출력 드라이버를 포함하는 ODT 테스트 장치.
  8. 제 7 항에 있어서,
    상기 출력부는
    상기 ODT 테스트 동작 모드에서 상기 저장부에 저장된 상기 ODT 저항값 판단 데이터에 의해 상기 출력 드라이버를 구동시키는 구동 제어부; 및
    상기 패드로 상기 입력 데이터가 입력될 때 인에이블되어 상기 입력 데이터에 ODT 저항값을 반영시키고, 상기 패드로 상기 ODT 저항값 판단 데이터가 출력될 때 디스에이블되어 상기 ODT 저항값을 제거하는 ODT 드라이버;
    를 더 포함하는 ODT 테스트 장치.
  9. 제 8 항에 있어서,
    상기 구동 제어부는
    상기 ODT 테스트 동작 모드에서 인에이블되며 상기 ODT 저항값 판단 데이터의 출력을 제어하는 ODT 출력 인에이블 신호에 의해 출력 인에이블 신호를 출력하는 인에이블부;
    상기 ODT 테스트 동작 모드에서 인에이블되는 ODT 테스트 모드 신호에 의해 상기 ODT 저항값 판단 데이터를 선택하는 출력 선택부; 및
    상기 출력 인에이블 신호에 의해 상기 ODT 저항값 판단 데이터를 반전 구동하여 상기 구동 신호들을 출력하는 구동 신호 출력부;
    를 포함하는 ODT 테스트 장치.
  10. ODT 테스트 동작시 패드로 입력되는 테스트 데이터와 기준 전압을 비교하여 비교 데이터를 생성하는 단계;
    상기 비교 데이터를 클럭 신호에 동기시켜 저장하는 단계; 및
    출력 인에이블 신호가 인에이블될 때 상기 비교 데이터를 구동하여 상기 패드로 출력하는 단계;
    를 포함하는 ODT 테스트 방법.
  11. 제 10 항에 있어서,
    상기 기준 전압은 상기 테스트 데이터가 목표로 하는 ODT 저항값과 상기 패드로 데이터를 출력할 때 발생하는 출력 구동 저항값 및 메모리 장치로 공급되는 공급 전압에 의해 설정되는 전압보다 낮은 레벨로 설정되는 ODT 테스트 방법.
  12. 제 10 항에 있어서,
    상기 패드를 통해 상기 테스트 데이터가 입력될 때 인에이블되어 상기 테스트 데이터에 ODT 저항값을 반영시키고, 상기 패드를 통해 상기 비교 데이터를 출력할 때 디스에이블되어 ODT 저항값을 제거하는 단계를 더 포함하는 ODT 테스트 방법.
  13. 제 10 항에 있어서,
    상기 테스트 데이터는 로직 로우 레벨로 제공되는 ODT 테스트 방법.
  14. 제 11 항에 있어서,
    상기 비교 데이터를 구동하여 상기 패드로 출력하는 단계는,
    상기 ODT 테스트 동작시 인에이블되는 ODT 출력 인에이블 신호에 의해 상기 출력 인에이블 신호를 인에이블시키는 단계;
    상기 ODT 테스트 동작시 인에이블되는 ODT 테스트 모드 신호에 의해 상기 비교 데이터를 선택하는 단계;
    상기 출력 인에이블 신호가 인에이블될 때 상기 비교 데이터를 반전 구동하여 구동 신호를 출력하는 단계; 및
    상기 구동 신호에 의해 상기 비교 데이터를 구동시켜 상기 패드로 출력하는 단계;
    를 포함하는 ODT 테스트 방법.
KR1020080038838A 2008-04-25 2008-04-25 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법 KR100933814B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080038838A KR100933814B1 (ko) 2008-04-25 2008-04-25 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법
JP2008335569A JP2009267355A (ja) 2008-04-25 2008-12-27 オンダイターミネーション抵抗値テスト装置および方法、ならびに前記装置を有する半導体装置
US12/347,219 US7888964B2 (en) 2008-04-25 2008-12-31 Device and method for testing a resistance value of on-die-termination device and semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038838A KR100933814B1 (ko) 2008-04-25 2008-04-25 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법

Publications (2)

Publication Number Publication Date
KR20090112998A true KR20090112998A (ko) 2009-10-29
KR100933814B1 KR100933814B1 (ko) 2009-12-24

Family

ID=41214374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038838A KR100933814B1 (ko) 2008-04-25 2008-04-25 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법

Country Status (3)

Country Link
US (1) US7888964B2 (ko)
JP (1) JP2009267355A (ko)
KR (1) KR100933814B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071067A (ko) * 2012-12-03 2014-06-11 에스케이하이닉스 주식회사 반도체 집적회로 및 그 기준 전압 모니터링 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009348B1 (ko) * 2009-07-01 2011-01-19 주식회사 하이닉스반도체 반도체 장치
CN104324626A (zh) * 2013-07-22 2015-02-04 浙江万向亿能动力电池有限公司 一种锂电池正极浆料优化分散方法及其制浆装置
KR20170005328A (ko) * 2015-07-03 2017-01-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
US9910482B2 (en) 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
CN107180653A (zh) * 2016-03-10 2017-09-19 中兴通讯股份有限公司 一种获取ddr odt参数的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826249B1 (en) * 2002-10-10 2004-11-30 Xilinx, Inc. High-speed synchronous counters with reduced logic complexity
US6734702B1 (en) * 2002-11-12 2004-05-11 Texas Instruments Incorporated Impedance calibration circuit
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100744039B1 (ko) * 2005-09-27 2007-07-30 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100879782B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071067A (ko) * 2012-12-03 2014-06-11 에스케이하이닉스 주식회사 반도체 집적회로 및 그 기준 전압 모니터링 방법

Also Published As

Publication number Publication date
US20090267637A1 (en) 2009-10-29
KR100933814B1 (ko) 2009-12-24
US7888964B2 (en) 2011-02-15
JP2009267355A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
US7317328B2 (en) Test device for on die termination
US9047929B2 (en) Memory system having memory ranks and related tuning method
US7525339B2 (en) Semiconductor memory device testing on/off state of on-die-termination circuit during data read mode, and test method of the state of on-die-termination circuit
US9812187B2 (en) Termination topology of memory system and associated memory module and control method
KR100933814B1 (ko) 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법
US20110115509A1 (en) Semiconductor Devices Including Design for Test Capabilities and Semiconductor Modules and Test Systems Including Such Devices
US8018246B2 (en) Semiconductor device
TWI658699B (zh) 輸入緩衝器中之偏移電壓調整之裝置
JP4870325B2 (ja) テストモードのために選択的にイネーブルされる出力回路を有するメモリ装置及びそのテスト方法
US7436204B2 (en) Apparatus and method for determining on die termination modes in memory device
US20040051549A1 (en) Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit
CN111418019A (zh) 用于改进存储器装置中的输入信号质量的系统和方法
KR20120109958A (ko) 커맨드/어드레스 캘리브레이션을 채용하는 메모리 장치
US9478262B2 (en) Semiconductor device including input/output circuit
US6961882B2 (en) Memory chip and apparatus for testing a memory chip
US9082513B2 (en) Semiconductor devices and semiconductor systems including the same
US9291673B2 (en) Semiconductor apparatus
US8610457B2 (en) Termination control circuit and semiconductor device including the same
CN111406285A (zh) 用于在存储器件中产生交错延迟的系统和方法
US7230865B2 (en) Input/output line sharing apparatus of semiconductor memory device
WO2009139101A1 (ja) 電子機器システム、および半導体集積回路のコントローラ
US9583214B2 (en) Semiconductor circuit and leakage current test system
US20100110812A1 (en) Semiconductor device
US20040093478A1 (en) Integrated circuit device and method for applying different types of signals to internal circuit via one pin
US7937629B2 (en) Semiconductor memory apparatus having noise generating block and method of testing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee