CN104422869A - 半导体装置和测试方法 - Google Patents

半导体装置和测试方法 Download PDF

Info

Publication number
CN104422869A
CN104422869A CN201410252640.1A CN201410252640A CN104422869A CN 104422869 A CN104422869 A CN 104422869A CN 201410252640 A CN201410252640 A CN 201410252640A CN 104422869 A CN104422869 A CN 104422869A
Authority
CN
China
Prior art keywords
driver
signal
test
drive singal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410252640.1A
Other languages
English (en)
Inventor
李东郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104422869A publication Critical patent/CN104422869A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

测试驱动器选择单元被配置成响应于测试脉冲和测试时钟而将多个测试驱动器选择信号使能，以及多个驱动器被配置成接收多个测试驱动器选择信号，其中，多个驱动器中的每个被配置成响应于测试驱动器选择信号、数据和输出使能信号而将输出信号输出至数据凸块，并且接收第一驱动电压和第二驱动电压。

Description

半导体装置和测试方法
相关申请的交叉引用
本申请要求在2013年9月2日向韩国知识产权局提交的申请号为10-2013-0104933的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种半导体集成电路，并且更具体地涉及一种半导体装置。
背景技术
半导体装置包括用于从外部接收信号并且将信号输出至外部的配置。
半导体装置中用于将信号输出至外部的配置被称作为驱动器，其中，驱动器必须将信号正常地发送到外部器件，以使得半导体装置正常操作。
考虑到半导体装置的高集成和小型化，将半导体装置与外部器件电耦接的焊盘的尺寸减小。目前，小尺寸的焊盘之中的微凸块使用的最多。然而，由于微凸块过小而使得测试器件的引脚不能与微凸块接触，所以不能测试出经由驱动器输出至微凸块的信号是否正常，使得难以检查启动器是否不良。
发明内容
本文描述了能够测试将信号输出至微凸块的驱动器是否不良的半导体装置。
在本发明的一个实施例中，一种半导体装置包括：测试驱动器选择单元，被配置成响应于测试脉冲和测试时钟而将多个测试驱动器选择信号使能；以及多个驱动器，被配置成接收多个测试驱动器选择信号，其中多个驱动器中的每个被配置成响应于测试驱动器选择信号、数据和输出使能信号而将输出信号输出至数据凸块，并且接收第一驱动电压和第二驱动电压。
在本发明的一个实施例中，一种用于测试驱动器的方法，所述驱动器被配置成包括上拉单元，所述上拉单元当第一驱动信号被使能时对输出节点执行上拉操作，而当第二驱动信号被使能时对输出节点执行下拉操作，所述方法包括以下步骤：将第一驱动信号和第二驱动信号使能以使得能执行上拉操作和下拉操作；将第一驱动电压施加至第一驱动电压线，并且将第二驱动电压的电压电平施加至第二驱动电压线；以及检查从第一驱动电压线流至第二驱动电压线的电流量。
在本发明的一个实施例中，一种半导体装置包括：测试驱动器选择单元，被配置成当测试时钟转换成特定电平时将第一驱动器选择信号和第二驱动器选择信号使能；以及第一驱动器和第二驱动器，被配置成将输出信号分别输出至第一数据凸块和第二数据凸块。
附图说明
结合附图来描述特征、方面和实施例，其中：
图1是说明根据本发明的一个实施例的半导体装置的配置的框图；
图2是说明能够在图1的配置中实施的测试驱动器选择单元的配置的框图；
图3是说明能够在图1的配置中实施的第一驱动器的配置的框图；
图4是说明根据本发明的一个实施例的与微处理器相关的半导体装置的框图。
具体实施方式
在下文中，将参照附图通过各种实施例来描述根据本发明的半导体装置和测试方法。
如图1中所示，根据本发明的一个实施例的半导体装置可以包括：测试驱动器选择单元100、第一驱动器200和第二驱动器300。
测试驱动器选择单元100响应于测试脉冲T_pulse和测试时钟T_clk分别以规律的顺序将第一测试驱动器选择信号T_ds1和第二测试驱动器选择信号T_ds2使能。例如，每当测试脉冲T_pulse被输入并且测试时钟T_clk转换成特定电平时，测试驱动器选择单元100可以采用规律的顺序将第一测试驱动器选择信号T_ds1和第二测试驱动器选择信号T_ds2使能。另外，当测试时钟T_clk再次转换成特定电平时，测试驱动器选择单元100可以禁止当测试时钟T_clk转换成特定电平时被使能的测试驱动器选择信号T_ds1或T_ds2。
第一驱动器200响应于第一数据Data_1、输出使能信号OE_s以及第一测试驱动器选择信号T_ds1，而将输出信号输出至第一数据凸块DQ_bump1。例如，当第一测试驱动器选择信号T_ds1被禁止并且输出使能信号OE_s被使能时第一驱动器200可以响应于第一数据Data_1而输出并且产生输出信号。另外，当第一测试驱动器选择信号T_ds1被使能时，第一驱动器200可以产生具有特定电压电平的输出信号，而与输出使能信号OE_s和第一数据Data_1无关。也就是说，当输入至第一驱动器200的第一测试驱动器选择信号T_ds1被使能时，第一驱动器200可以将特定电压输出至第一数据凸块DQ_bump1，而与输出使能信号OE_s和第一数据Data_1无关。第一驱动器200从第一驱动电压线VDDQ_L接收第一驱动电压VDDQ，并且从第二驱动电压线VSS_L接收第二驱动电压VSS。
第二驱动器300响应于第二数据Data_2、输出使能信号OE_s和第二测试驱动器选择信号T_ds2，而将输出信号输出至第二数据凸块DQ_bump2。例如，当第二测试驱动器选择信号T_ds2被禁止并且输出使能信号OE_s被使能时，第二驱动器300可以响应于第二数据Data_2而产生并输出输出信号。另外，当输入至第二驱动器300的第二测试驱动器选择信号T_ds2被使能时，第二驱动器300可以产生具有特定电压电平的输出信号，而与输出使能信号OE_s和第二数据Data_2无关。也就是说，当第二测试驱动器选择信号T_ds2被使能时，第二驱动器300可以将特定的电压输出至第二数据凸块DQ_bump2，而与输出使能信号OE_s和第二数据Data_2无关。第二驱动器300从第一驱动电压线VDDQ_L接收第一驱动电压VDDQ，并且从第二驱动电压线VSS_L接收第二驱动电压VSS。在这种情况下，第一驱动电压线VDDQ_L与第一测试焊盘TP1电耦接，而第二驱动电压线VSS_L与第二测试焊盘TP2电耦接。
如图2中所示，测试驱动器选择单元100可以包括分别彼此串联电耦接的第一触发器FF1和第二触发器FF2。
第一触发器FF1接收测试时钟T_clk和测试脉冲T_pulse，并且输出第一测试驱动器选择信号T_ds1。
第二触发器FF2接收测试时钟T_clk和第一测试驱动器选择信号T_ds1，并且输出第二测试驱动器选择信号T_ds2。
以下将参照时序图来描述测试驱动器选择单元100的操作。
当输入测试脉冲T_pulse且测试时钟T_clk转换成高电平时，第一触发器FF1可以输出被使能成高电平的第一测试驱动器选择信号T_ds1。
当测试时钟T_clk再次转换成高电平时，第一触发器FF1可以将第一测试驱动器选择信号T_ds1禁止成低电平。
当测试时钟T_clk再次转换成高电平时，即当第一测试驱动器选择信号T_ds1可以被禁止成低电平时，第二触发器FF2可以将第二测试驱动器选择信号T_ds2使能成高电平。
当测试时钟T_clk在第二测试驱动器选择信号T_ds2被使能之后转换成高电平时，第二触发器FF2可以将第二测试驱动器选择信号T_ds2禁止成低电平。
第二驱动器300与第一驱动器200仅在输入信号和输出信号方面不同，并且第二驱动器300与第一驱动器200具有相同的配置。因此，测试驱动器选择单元100可以被配置成当输入测试脉冲T_pulse并且测试时钟T_clk转换成特定电平时，以规律顺序将第一驱动器选择信号T_ds1和第二驱动器选择信号T_ds2使能。
如图3中所示，第一驱动器200可以包括：预驱动器210、控制器220和主驱动器230。
预驱动器210响应于输入至预驱动器210的输出使能信号OE_s和第一数据Data_1而分别产生第一初级信号Pre_s1和第二初级信号Pre_s2。例如，当输出使能信号OE_s被使能成高电平时，预驱动器210可以根据第一数据Data_1的数据值来产生第一初级信号Pre_s1和第二初级信号Pre_s2。当输出使能信号OE_s被使能并且第一数据Data_1的数据值是高电平时，预驱动器210可以产生具有低电平的第一初级信号Pre_s1并且产生具有低电平的第二初级信号Pre_s2。当输出使能信号OE_s被使能并且第一数据Data_1的数据值是低电平时，预驱动器210可以产生具有高电平的第一初级信号Pre_s1并且产生具有高电平的第二初级信号Pre_s2。
预驱动器210可以分别包括第一与非门ND1和第二与非门ND2，并且分别包括第一反相器IV1和第二反相器IV2。第一与非门ND1接收第一数据Data_1和输出使能信号OE_s，并且输出第一初级信号Pre_s1。第一反相器IV1接收第一数据Data_1。第二与非门ND2接收输出使能信号OE_s和第一反相器IV1的输出信号。第二反相器IV2接收第二与非门ND2的输出信号并且输出第二初级信号Pre_s2。
控制器220响应于第一测试驱动器选择信号T_ds1以及第一初级信号Pre_s1和第二初级信号Pre_s2而分别产生第一驱动信号Drv_s1和第二驱动信号Drv_s2。例如，当输入至控制器220的第一测试驱动器选择信号T_ds1被禁止时，控制器220可以响应于第一初级信号Pre_s1和第二初级信号Pre_s2而产生具有相同电平的第一驱动信号Drv_s1和第二驱动信号Drv_s2。也就是说，当第一测试驱动器选择信号T_ds1被禁止时，控制器220可以将第一初级信号Pre_s1和第二初级信号Pre_s2作为第一驱动信号Drv_s1和第二驱动信号Drv_s2输出。当输入至控制器220的第一测试驱动器选择信号T_ds1被使能时，控制器220可以产生具有相互不同电平的第一驱动信号Drv_s1和第二驱动信号Drv_s2，而与第一初级信号Pre_s1和第二初级信号Pre_s2无关。也就是说，当第一测试驱动器选择信号T_ds1被使能时，控制器220可以将第一驱动信号Drv_s1使能成低电平，而与第一初级信号Pre_s1无关。另外，当第一测试驱动器选择信号T_ds1被使能时，控制器220可以将第二驱动信号Drv_s2使能成高电平，而与第二初级信号Pre_s2无关。
控制器220可以分别包括第三反相器至第五反相器IV3、IV4和IV5、第三与非门ND3和或非门NOR1。第三反相器IV3接收第一测试驱动器选择信号T_ds1。第三与非门ND3接收第一初级信号Pre_s1和第三反相器IV3的输出信号。第四反相器IV4接收第三与非门ND3的输出信号并且输出第一驱动信号Drv_s1。或非门NOR1接收第二初级信号Pre_s2和第一测试驱动器选择信号T_ds1。第五反相器IV5接收或非门NOR1的输出信号并且输出第二驱动信号Drv_s2。
主驱动器230响应于第一驱动信号Drv_s1而执行上拉操作，并且响应于第二驱动信号Drv_s2而执行下拉操作，从而产生输出信号。
主驱动器230可以包括上拉单元231和下拉单元232。在图3中还示出了DQ_bump。
上拉单元231响应于第一驱动信号Drv_s1而对将输出信号Out_s输出的输出节点N_out执行上拉操作。例如，当第一驱动信号Drv_s1被使能成低电平时，上拉单元231执行上拉操作。上拉单元231从第一驱动电压线VDDQ_L接收第一驱动电压VDDQ。
上拉单元231可以包括第一晶体管P1。第一晶体管P1具有接收第一驱动信号Drv_s1的栅极、与第一驱动电压线VDDQ_L电耦接的源极、以及与输出节点N_out电耦接的漏极。
下拉单元232响应于第二驱动信号Drv_s2而对输出节点N_out执行下拉操作。例如，当第二驱动信号Drv_s2被使能成高电平时，下拉单元232执行下拉操作。下拉单元232从第二驱动电压线VSS_L接收第二驱动电压VSS。
下拉单元232可以包括第二晶体管N1。第二晶体管N1具有接收第二驱动信号Drv_s2的栅极、与输出节点N_out电耦接的漏极、以及与第二驱动电压线VSS_L电耦接的源极。
当输出使能信号OE_s被使能，且第一测试驱动器选择信号T_ds1被禁止时，第一驱动器200可以根据第一数据Data_1的数据值来驱动上拉单元231和下拉单元232中的一个。当输出使能信号OE_s和第一测试驱动器选择信号T_ds1都被禁止时，第一驱动器200既不驱动上拉单元231，也不驱动下拉单元232，而与第一数据Data_1无关。当第一测试驱动器选择信号T_ds1被使能时，第一驱动器200可以驱动上拉单元231和下拉单元232二者，而与输出使能信号OE_s和第一数据Data_1无关。第二驱动器300还响应于输出使能信号OE_s、第二数据Data_2和第二测试驱动器选择信号T_ds2，而以与第一驱动器200相同的方式来驱动第二驱动器300的上拉单元(未示出)和下拉单元(未示出)。
为了测量输出节点N_out的电压电平，还额外地包括用于将输出节点N_out的电压电平与参考电压Vref_t的电压电平进行比较并且产生比较信号Com_s的比较单元300。
根据本发明的实施例的具有前述配置的半导体装置的操作如下：
将测试脉冲T_pulse和测试时钟T_clk输入至测试驱动器选择单元100。
当测试时钟T_clk转换成第一高电平时，第一测试驱动器选择信号T_ds1可以被使能成高电平。
当第一测试驱动器选择信号T_ds1被使能成高电平时，第一驱动器200可以同时执行上拉操作和下拉操作。
参见图3，当第一测试驱动器选择信号T_ds1被使能成高电平时，第一驱动信号Drv_s1可以被使能成低电平，而第二驱动信号Drv_s2可以被使能成高电平。当第一测试驱动器选择信号T_ds1被使能时，控制器220可以产生并且使能第一驱动信号Drv_s1和第二驱动信号Drv_s2二者，使得第一驱动器200能够同时执行上拉操作和下拉操作。
上拉单元231的第一晶体管P1通过第一驱动信号Drv_s1导通以对输出节点N_out执行上拉操作。
下拉单元232的第二晶体管N1通过第二驱动信号Drv_s2导通以对输出节点N_out执行下拉操作。
上拉单元231响应于第一驱动信号Drv_s1而从第一驱动电压线VDDQ_L接收第一驱动电压VDDQ，以对将输出信号Out_s输出的输出节点N_out执行上拉操作，并且下拉单元232从第二驱动电压线VSS_L接收第二驱动电压VSS，以对输出节点N_out执行下拉操作。
当执行上拉操作时，第一驱动电压线VDDQ_L可以经由上拉单元231的第一晶体管P1与输出节点N_out电耦接。
当执行下拉操作时，第二驱动电压线VSS_L可以经由下拉单元232的第二晶体管N2而与输出节点N_out电耦接。
可以使用与第一驱动电压线VDDQ_L和第二驱动电压线VSS_L电耦接的第一测试焊盘TP1和第二测试焊盘TP2，来检查从第一驱动电压线VDDQ_经由第一驱动器200流至第二驱动电压线VSS_L的电流量。
当确定出施加至第一驱动器200的第一驱动电压VDDQ和第二驱动电压VSS的电压电平，并且测量出从第一驱动电压线VDDQ_L经由第一驱动器200流向第二驱动电压线VSS_L的电流量时，通过欧姆定律(E＝I×R，其中I是电流，R是电阻，以及E是电压)可以计算出第一驱动器200的电阻，且因而可以确定出第一驱动器200的驱动力，即尺寸。可以使用第一驱动电压VDDQ和第二驱动电压VSS之间的电压电平差和电流量I来确定第一驱动器200的电阻值。
通过比较第一驱动器200的驱动力和设计目标的驱动力，可以判定第一驱动器200是否不良。
当测试时钟T_clk转换成第二高电平时，第一测试驱动器选择信号T_ds1可以被禁止，而第二测试驱动器选择信号T_ds2可以被使能。
当第二测试驱动器选择信号T_ds2被使能时，第二驱动器300可以同时执行上拉操作和下拉操作。在这种情况下，第一驱动器200由于禁止的输出使能信号OE_s和禁止的第一测试驱动器选择信号T_ds1而既不执行上拉操作也不执行下拉操作。
当第二驱动器300同时执行上拉操作和下拉操作时，可以采用与用于测量第一驱动器200的驱动力的相同方式来测量第二驱动器300的驱动力，使得可以确定第二驱动器300是否不良。
图4说明微处理器1000，根据实施例的半导体装置可以控制并且调节一系列处理，从各种外部装置接收数据。微处理器1000可以包括：储存单元1010、运算单元1020以及控制单元1030。微处理器1000可以是诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)或应用处理器(AP)等的各种处理装置。
储存单元1010可以是处理器寄存器，并且可以是将数据储存在微处理器1000中并且包括数据寄存器和其他各种寄存器的单元。储存单元1010可以暂时地储存要在运算单元1020中操作的数据、在运算单元1020中执行所得的数据、以及储存有要操作的数据的地址。
储存单元1010可以包括半导体装置。运算单元1020可以执行微处理器1000中的操作，并且根据控制单元1030中的命令的解密结果来执行算术运算或逻辑运算的各种四则运算。运算单元1020可以包括一个或更多个算术和逻辑单元(ALU)。
控制单元可以从微处理器1000的储存单元1010、运算单元1020或外部装置中接收信号，对命令执行提取或解密，或者输入或输出控制，以及以程序形式执行处理。
根据一个实施例的微处理器1000还可以包括高速缓冲存储单元1040，高速缓冲存储单元1040适于暂时储存从储存单元1010之外的外部装置输入的数据、或要被输出至外部装置的数据。高速缓冲存储单元1040可以经由总线接口1050来与储存单元1010、运算单元1020和控制单元1030交换数据。
根据本发明的半导体装置可以测试将信号输出至微凸块的驱动器是否不良，从而提高半导体装置的可靠性。
尽管以上已经描述了某些实施例，但本领域的技术人员将理解的是，描述的实施例仅仅是实例。因此，不应基于所描述的实施例来限定本文描述的装置和方法。更确切地说，应该仅根据所附权利要求并结合以上描述和附图来被限定本文描述的装置和方法。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体装置，包括：
测试驱动器选择单元，被配置成响应于测试脉冲和测试时钟而将多个测试驱动器选择信号使能；以及
多个驱动器，被配置成接收所述多个测试驱动器选择信号，
其中，所述多个驱动器中的每个被配置成响应于测试驱动器选择信号、数据和输出使能信号而将输出信号输出至数据凸块，以及接收第一驱动电压和第二驱动电压。
技术方案2.如技术方案1所述的半导体装置，其中，所述测试驱动器选择单元被配置成每当输入所述测试脉冲并且所述测试时钟转换成特定电平时，以规律的顺序将所述多个测试驱动器选择信号使能。
技术方案3.根据技术方案2所述的半导体装置，其中，所述测试驱动器选择单元被配置成当所述测试时钟再次转换成特定电平时，将当所述测试时钟转换成所述特定电平时被使能的所述测试驱动器选择信号禁止。
技术方案4.如技术方案3所述的半导体装置，其中，所述测试驱动器选择单元包括串联电耦接的多个触发器。
技术方案5.如技术方案1所述的半导体装置，其中，所述多个驱动器中的每个被配置成当输入至相应的所述驱动器的所述测试驱动器选择信号被禁止且所述输出使能信号被使能时，响应于所述数据而产生所述输出信号。
技术方案6.如技术方案5所述的半导体装置，其中，所述多个驱动器中的每个被配置成当输入至相应的所述驱动器的所述测试驱动器选择信号被使能时，产生具有特定电压电平的所述输出信号。
技术方案7.根据技术方案6所述的半导体装置，其中，所述多个驱动器中的每个包括：
预驱动器，被配置成响应于所述数据和所述输出使能信号而产生第一初级信号和第二初级信号；
控制器，被配置成当输入至所述控制器的所述测试驱动器选择信号被禁止时响应于所述第一初级信号和所述第二初级信号而产生具有相等电平的第一驱动信号和第二驱动信号，并且当输入至所述控制器的所述测试驱动器选择信号被使能时产生具有相互不同电平的第一驱动信号和第二驱动信号；以及
主驱动器，被配置成响应于所述第一驱动信号而执行上拉操作，并且响应于所述第二驱动信号而执行下拉操作，从而产生所述输出信号。
技术方案8.如技术方案7所述的半导体装置，其中，所述控制器被配置成当所述测试驱动器选择信号被使能时产生所述第一驱动信号和所述第二驱动信号，使得所述主驱动器同时执行所述上拉操作和所述下拉操作。
技术方案9.如技术方案8所述的半导体装置，其中，所述主驱动器包括：
上拉单元，被配置成响应于所述第一驱动信号而对将所述输出信号输出的输出节点执行所述上拉操作；以及
下拉单元，被配置成响应于所述第二驱动信号而对所述输出节点执行所述下拉操作。
技术方案10.如技术方案9所述的半导体装置，其中，所述上拉单元被配置成从第一驱动电压线接收所述第一驱动电压；以及
所述下拉单元被配置成从第二驱动电压线接收所述第二驱动电压。
技术方案11.如技术方案10所述的半导体装置，其中，所述第一驱动电压线与第一测试焊盘电耦接，并且所述第二驱动电压线与第二测试焊盘电耦接。
技术方案12.如技术方案9所述的半导体装置，还包括比较单元，被配置成将所述输出节点的电压电平与参考电压的电压电平比较并且产生比较信号。
技术方案13.一种测试驱动器的方法，所述驱动器被配置成包括上拉单元，所述上拉单元当第一驱动信号被使能时对输出节点执行上拉操作，而当第二驱动信号被使能时对所述输出节点执行下拉操作，所述方法包括以下步骤：
将所述第一驱动信号和第二驱动信号使能，以使得能执行所述上拉操作和所述下拉操作；
将第一驱动电压施加至第一驱动电压线并且将第二驱动电压的电压电平施加至第二驱动电压线；以及
检查从所述第一驱动电压线流至所述第二驱动电压线的电流量。
技术方案14.如技术方案13所述的方法，在检查所述电流量的步骤之后，还包括使用所述电流量以及所述第一驱动电压和所述第二驱动电压之间的电压电平差来判定所述驱动器的电阻值的步骤。
技术方案15.一种半导体装置，包括：
测试驱动器选择单元，被配置成当测试时钟转换成特定的电平时将第一驱动器选择信号和第二驱动器选择信号使能；以及
第一驱动器和第二驱动器，被配置成将输出信号分别输出至第一数据凸块和第二数据凸块。
技术方案16.如技术方案15所述的半导体装置，其中，所述第一驱动器被配置成响应于第一数据、输出使能信号和所述第一驱动器选择信号而输出所述输出信号，并且所述第二驱动器被配置成响应于第二数据、所述输出使能信号和所述第二驱动器选择信号而输出所述输出信号。
技术方案17.如技术方案15所述的半导体装置，其中，所述第一驱动器被配置成当第一测试驱动器选择信号被使能时产生至所述第一数据凸块的具有特定电压的所述输出信号，并且所述第二驱动器被配置成当第二测试驱动器选择信号被使能时产生具有所述特定电压的所述输出信号。
技术方案18.如技术方案14所述的半导体装置，其中，所述第一驱动器和所述第二驱动器从第一驱动电压线接收第一驱动电压，并且从第二驱动电压线接收第二驱动电压。
技术方案19.如技术方案17所述的半导体装置，还包括：
第一触发器，被配置成接收测试时钟和测试脉冲并且输出所述第一测试驱动器选择信号；以及
第二触发器，被配置成接收所述测试时钟和所述测试脉冲并且输出所述第二测试驱动器选择信号。
技术方案20.如技术方案16所述的半导体装置，还包括：
预驱动器，被配置成当所述输出使能信号被使能时，根据所述第一数据的数据值来产生第一初级信号和第二初级信号；
控制器，被配置成响应于所述第一初级信号和所述第二初级信号而产生第一驱动信号和第二驱动信号；以及
主驱动器，被配置成对输出节点执行上拉操作和下拉操作。
技术方案21.如技术方案20所述的半导体装置，其中，所述主驱动器被配置成当所述第一驱动信号处于低电平时执行所述上拉操作，而当所述第二驱动信号处于高电平时执行所述下拉操作。

Claims (10)

1.一种半导体装置，包括：
测试驱动器选择单元，被配置成响应于测试脉冲和测试时钟而将多个测试驱动器选择信号使能；以及
多个驱动器，被配置成接收所述多个测试驱动器选择信号，
其中，所述多个驱动器中的每个被配置成响应于测试驱动器选择信号、数据和输出使能信号而将输出信号输出至数据凸块，以及接收第一驱动电压和第二驱动电压。
2.如权利要求1所述的半导体装置，其中，所述测试驱动器选择单元被配置成每当输入所述测试脉冲并且所述测试时钟转换成特定电平时，以规律的顺序将所述多个测试驱动器选择信号使能。
3.根据权利要求2所述的半导体装置，其中，所述测试驱动器选择单元被配置成当所述测试时钟再次转换成特定电平时，将当所述测试时钟转换成所述特定电平时被使能的所述测试驱动器选择信号禁止。
4.如权利要求3所述的半导体装置，其中，所述测试驱动器选择单元包括串联电耦接的多个触发器。
5.如权利要求1所述的半导体装置，其中，所述多个驱动器中的每个被配置成当输入至相应的所述驱动器的所述测试驱动器选择信号被禁止且所述输出使能信号被使能时，响应于所述数据而产生所述输出信号。
6.如权利要求5所述的半导体装置，其中，所述多个驱动器中的每个被配置成当输入至相应的所述驱动器的所述测试驱动器选择信号被使能时，产生具有特定电压电平的所述输出信号。
7.根据权利要求6所述的半导体装置，其中，所述多个驱动器中的每个包括：
预驱动器，被配置成响应于所述数据和所述输出使能信号而产生第一初级信号和第二初级信号；
控制器，被配置成当输入至所述控制器的所述测试驱动器选择信号被禁止时响应于所述第一初级信号和所述第二初级信号而产生具有相等电平的第一驱动信号和第二驱动信号，并且当输入至所述控制器的所述测试驱动器选择信号被使能时产生具有相互不同电平的第一驱动信号和第二驱动信号；以及
主驱动器，被配置成响应于所述第一驱动信号而执行上拉操作，并且响应于所述第二驱动信号而执行下拉操作，从而产生所述输出信号。
8.如权利要求7所述的半导体装置，其中，所述控制器被配置成当所述测试驱动器选择信号被使能时产生所述第一驱动信号和所述第二驱动信号，使得所述主驱动器同时执行所述上拉操作和所述下拉操作。
9.一种测试驱动器的方法，所述驱动器被配置成包括上拉单元，所述上拉单元当第一驱动信号被使能时对输出节点执行上拉操作，而当第二驱动信号被使能时对所述输出节点执行下拉操作，所述方法包括以下步骤：
将所述第一驱动信号和第二驱动信号使能，以使得能执行所述上拉操作和所述下拉操作；
将第一驱动电压施加至第一驱动电压线并且将第二驱动电压的电压电平施加至第二驱动电压线；以及
检查从所述第一驱动电压线流至所述第二驱动电压线的电流量。
10.一种半导体装置，包括：
测试驱动器选择单元，被配置成当测试时钟转换成特定的电平时将第一驱动器选择信号和第二驱动器选择信号使能；以及
第一驱动器和第二驱动器，被配置成将输出信号分别输出至第一数据凸块和第二数据凸块。
CN201410252640.1A 2013-09-02 2014-06-09 半导体装置和测试方法 Pending CN104422869A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130104933A KR20150026288A (ko) 2013-09-02 2013-09-02 반도체 장치 및 테스트 방법
KR10-2013-0104933 2013-09-02

Publications (1)

Publication Number Publication Date
CN104422869A true CN104422869A (zh) 2015-03-18

Family

ID=52582326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410252640.1A Pending CN104422869A (zh) 2013-09-02 2014-06-09 半导体装置和测试方法

Country Status (3)

Country Link
US (1) US20150061710A1 (zh)
KR (1) KR20150026288A (zh)
CN (1) CN104422869A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113189966A (zh) * 2021-04-30 2021-07-30 麦格纳汽车外饰系统(上海)有限公司 一种基于Baby-LIN-RM-II的驱动器测试系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102375058B1 (ko) * 2015-08-31 2022-03-17 에스케이하이닉스 주식회사 반도체 장치 및 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3066622B2 (ja) * 1992-08-04 2000-07-17 本田技研工業株式会社 電気自動車用同期モータ制御装置
US5633653A (en) * 1994-08-31 1997-05-27 David Sarnoff Research Center, Inc. Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect
TW343758U (en) * 1997-10-07 1998-10-21 Faraday technology co ltd I/O & auto control I/O
US6762614B2 (en) * 2002-04-18 2004-07-13 Agilent Technologies, Inc. Systems and methods for facilitating driver strength testing of integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113189966A (zh) * 2021-04-30 2021-07-30 麦格纳汽车外饰系统(上海)有限公司 一种基于Baby-LIN-RM-II的驱动器测试系统
CN113189966B (zh) * 2021-04-30 2022-03-22 麦格纳汽车外饰系统(上海)有限公司 一种基于Baby-LIN-RM-II的驱动器测试系统

Also Published As

Publication number Publication date
KR20150026288A (ko) 2015-03-11
US20150061710A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
CN102053207A (zh) 用于测试半导体装置的电路和方法
CN105471424B (zh) 具有共享晶体管的低面积全加器
US11442107B2 (en) System-on-chip for AT-SPEED test of logic circuit and operating method thereof
KR101773490B1 (ko) 데이터-의존 회로 경로 응답들을 이용하는 고유하고 복제불가한 플랫폼 식별자들
US7436204B2 (en) Apparatus and method for determining on die termination modes in memory device
US8368422B1 (en) System and method for testing off-chip driver impedance
US7952940B2 (en) Semiconductor memory device
JP2006191113A (ja) テストタイムを短縮できるマルチチップパッケージ
CN103065689A (zh) 集成电路芯片和半导体存储器件
CN104422869A (zh) 半导体装置和测试方法
JP4740788B2 (ja) 半導体集積回路
US20180019023A1 (en) Semiconductor test device and semiconductor test method
CN108428461A (zh) 数据输出缓冲器
US9831001B2 (en) Test apparatus, test system and operating method of test apparatus
US9222982B2 (en) Test apparatus and operating method thereof
CN105608033B (zh) 半导体装置及其操作方法
CN116052739A (zh) 半频存储器装置中的重影命令抑制
US8503260B2 (en) Semiconductor memory device, method of testing the same and system of testing the same
US20240027516A1 (en) Test and repair of interconnects between chips
KR101856658B1 (ko) 반도체 장치
KR20100103145A (ko) 반도체 메모리 장치의 초기화 회로
CN108511026A (zh) 检查电路、半导体存储元件、半导体装置以及连接检查方法
US8803558B2 (en) Integrated circuit
US20230163761A1 (en) Hot carrier injection hardened physically unclonable function circuit
US8836360B2 (en) Semiconductor device including integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318