JP2914231B2 - 電流検出回路 - Google Patents
電流検出回路Info
- Publication number
- JP2914231B2 JP2914231B2 JP7190317A JP19031795A JP2914231B2 JP 2914231 B2 JP2914231 B2 JP 2914231B2 JP 7190317 A JP7190317 A JP 7190317A JP 19031795 A JP19031795 A JP 19031795A JP 2914231 B2 JP2914231 B2 JP 2914231B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- switching means
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電流検出回路に関し、特
に出力トランジスタに流れる過電流を検出する電流検出
回路に関する。
に出力トランジスタに流れる過電流を検出する電流検出
回路に関する。
【０００２】
【従来の技術】従来技術の一例を図６に示す（ＵＳＰ
４，５５３，０８４）。第１のセル構造縦型ＭＯＳトラ
ンジスタ１５は電源１９と出力負荷１８との間に有り第
１のセル構造縦型ＭＯＳトランジスタ１５と同じ構造の
第２のセル構造縦型ＭＯＳトランジスタ１６は検出抵抗
１７と出力負荷１８との間にあり、検出抵抗１７は電源
１９と第２のトランジスタ１６との間に接続している。
また、第１のトランジスタと第２のトランジスタは共に
ゲートを同じ制御回路で制御しているので、両トランジ
スタがオンの時セル数に比例した電流が流れる。例え
ば、第１のトランジスタ１５と第２のトランジスタ１６
のセル数比がＡ：１なら、第１のトランジスタ１５に流
れる電流は第２のトランジスタ１６に流れる電流のＡ倍
となる。以下、第１のトランジスタ１５は出力トランジ
スタ、第２のトランジスタ１６は検出トランジスタとす
る。
４，５５３，０８４）。第１のセル構造縦型ＭＯＳトラ
ンジスタ１５は電源１９と出力負荷１８との間に有り第
１のセル構造縦型ＭＯＳトランジスタ１５と同じ構造の
第２のセル構造縦型ＭＯＳトランジスタ１６は検出抵抗
１７と出力負荷１８との間にあり、検出抵抗１７は電源
１９と第２のトランジスタ１６との間に接続している。
また、第１のトランジスタと第２のトランジスタは共に
ゲートを同じ制御回路で制御しているので、両トランジ
スタがオンの時セル数に比例した電流が流れる。例え
ば、第１のトランジスタ１５と第２のトランジスタ１６
のセル数比がＡ：１なら、第１のトランジスタ１５に流
れる電流は第２のトランジスタ１６に流れる電流のＡ倍
となる。以下、第１のトランジスタ１５は出力トランジ
スタ、第２のトランジスタ１６は検出トランジスタとす
る。
【０００３】出力負荷１８に流れる電流は、トランジス
タ１５と検出トランジスタ１６にそれぞれＡ：１に分流
される。検出トランジスタに流れる分流Ｉ２による検出
抵抗１７の電圧降下Ｖ３は、出力トランジスタに流れる
分流Ｉ１に比例する。したがって、検出抵抗１７の抵抗
値をＲＳとすると、 Ｖ３＝Ｉ２×ＲＳ（Ｉ１／Ａ）×ＲＳ 上記Ｖ３を基準電圧Ｖｒ３と比較することで電流を検出
する。すなわち、基準電圧Ｖｒ３と比較して、Ｖ３が小
さい時は問題無いがＶ３の方が大きい時は、出力トラン
ジスタ１５に過電流が流れている時である。
タ１５と検出トランジスタ１６にそれぞれＡ：１に分流
される。検出トランジスタに流れる分流Ｉ２による検出
抵抗１７の電圧降下Ｖ３は、出力トランジスタに流れる
分流Ｉ１に比例する。したがって、検出抵抗１７の抵抗
値をＲＳとすると、 Ｖ３＝Ｉ２×ＲＳ（Ｉ１／Ａ）×ＲＳ 上記Ｖ３を基準電圧Ｖｒ３と比較することで電流を検出
する。すなわち、基準電圧Ｖｒ３と比較して、Ｖ３が小
さい時は問題無いがＶ３の方が大きい時は、出力トラン
ジスタ１５に過電流が流れている時である。
【０００４】この時、電流検出値ＩＳは下式で表され
る。
る。
【０００５】ＩＳ＝（Ｖｒ３／ＲＳ）×Ａ
【発明が解決しようとする課題】従来の電流検出回路
は、電流検出値に対し出力トランジスタと検出トランジ
スタで分流の比Ａの精度と検出抵抗１７の精度という２
つの変動要因を有し検出精度が落ちる。また、出力トラ
ンジスタ１５と検出トランジスタ１６との構造が異なっ
ても、検出精度が落ちてしまうという問題があった。
は、電流検出値に対し出力トランジスタと検出トランジ
スタで分流の比Ａの精度と検出抵抗１７の精度という２
つの変動要因を有し検出精度が落ちる。また、出力トラ
ンジスタ１５と検出トランジスタ１６との構造が異なっ
ても、検出精度が落ちてしまうという問題があった。
【０００６】更に、出力トランジスタ１５がオンしてい
る間は、検出トランジスタ１６もオンしており、消費電
力を大きくするという問題もあった。
る間は、検出トランジスタ１６もオンしており、消費電
力を大きくするという問題もあった。
【０００７】
【課題を解決するための手段】本発明の回路は、出力節
点と電源との間に接続された出力トランジスタと、出力
節点ともう一方の電源との間に接続された出力負荷を有
する回路において、第１のスイッチング手段を前記出力
節点に接続し、第２のスイッチング手段を前記第１のス
イッチング手段と前記電源との間に接続し、前記出力ト
ランジスタがオン及びオフするときに前記第１のスイッ
チング手段をそれぞれオン及びオフし前記第２のスイッ
チング手段をそれぞれオフ及びオンするように制御する
制御回路を有し、前記第１及び第２のスイッチング手段
の接続節点と前記電源との電位差と任意の基準電圧を比
較して検出信号を出すことにより任意の出力電流を検出
する比較器を有することを特徴とする。
点と電源との間に接続された出力トランジスタと、出力
節点ともう一方の電源との間に接続された出力負荷を有
する回路において、第１のスイッチング手段を前記出力
節点に接続し、第２のスイッチング手段を前記第１のス
イッチング手段と前記電源との間に接続し、前記出力ト
ランジスタがオン及びオフするときに前記第１のスイッ
チング手段をそれぞれオン及びオフし前記第２のスイッ
チング手段をそれぞれオフ及びオンするように制御する
制御回路を有し、前記第１及び第２のスイッチング手段
の接続節点と前記電源との電位差と任意の基準電圧を比
較して検出信号を出すことにより任意の出力電流を検出
する比較器を有することを特徴とする。
【０００８】
【実施例】図１は本発明の第１の実施例の回路図を示
す。
す。
【０００９】出力ＭＯＳトランジスタ１は、電源７と出
力節点５との間に接続し、出力負荷６は出力節点５と電
源８の間に接続する。ＮｃｈＭＯＳトランジスタ２とＰ
ｃｈＭＯＳトランジスタ３は相補的に電源７と出力節点
５との間に出力トランジスタ１と並列に接続し、その各
々のゲートは出力トランジスタ１と同じ制御回路で制御
する。また、トランジスタ１，２のゲート電圧が等し
く、トランジスタ２と３とが相補型であれば、他の条件
は問題にならないので互いに構造上の制約が少なく、設
計の自由度が増す。特に、出力トランジスタ１が縦型Ｍ
ＯＳＦＥＴであるじ、トランジスタ２，３を同じ縦型Ｍ
ＯＳＦＥＴにする必要がなくなり、横型ＭＯＳＦＥＴと
すると、縦型ＭＯＳＦＥＴセルのサイドに横型ＭＯＳＦ
ＥＴを集積化し易いというメリットがある。
力節点５との間に接続し、出力負荷６は出力節点５と電
源８の間に接続する。ＮｃｈＭＯＳトランジスタ２とＰ
ｃｈＭＯＳトランジスタ３は相補的に電源７と出力節点
５との間に出力トランジスタ１と並列に接続し、その各
々のゲートは出力トランジスタ１と同じ制御回路で制御
する。また、トランジスタ１，２のゲート電圧が等し
く、トランジスタ２と３とが相補型であれば、他の条件
は問題にならないので互いに構造上の制約が少なく、設
計の自由度が増す。特に、出力トランジスタ１が縦型Ｍ
ＯＳＦＥＴであるじ、トランジスタ２，３を同じ縦型Ｍ
ＯＳＦＥＴにする必要がなくなり、横型ＭＯＳＦＥＴと
すると、縦型ＭＯＳＦＥＴセルのサイドに横型ＭＯＳＦ
ＥＴを集積化し易いというメリットがある。
【００１０】出力トランジスタ１がオンの時、トランジ
スタ２はオン、トランジスタ３はオフし節点４の電位は
出力節点５と同電位となる。従って、電源７と節点４の
電位差Ｖ１、出力トランジスタのオン電圧ＶＤＳとは、 Ｖ１＝ＶＤＳ の関係にある。また、出力トランジスタのオン抵抗をＲ
ＯＮ、出力負荷に流れる電流をＩＯとすると、 Ｖ１＝ＶＤＳ＝ＲＯＮ×ＩＯ となり、出力電流と比例するＶ１を任意の基準電圧Ｖｒ
１がＶ１＞Ｖｒ１となる時に比較器９が検出信号を出す
ことにより任意の出力電流を検出できる。
スタ２はオン、トランジスタ３はオフし節点４の電位は
出力節点５と同電位となる。従って、電源７と節点４の
電位差Ｖ１、出力トランジスタのオン電圧ＶＤＳとは、 Ｖ１＝ＶＤＳ の関係にある。また、出力トランジスタのオン抵抗をＲ
ＯＮ、出力負荷に流れる電流をＩＯとすると、 Ｖ１＝ＶＤＳ＝ＲＯＮ×ＩＯ となり、出力電流と比例するＶ１を任意の基準電圧Ｖｒ
１がＶ１＞Ｖｒ１となる時に比較器９が検出信号を出す
ことにより任意の出力電流を検出できる。
【００１１】よって、電流検出値ＩＳは下式によって定
義される。
義される。
【００１２】ＩＳ＝Ｖｒ１／ＲＯＮ 検出信号を制御回路にフィードバックして出力トランジ
スタを制御することで過大電流からトランジスタを保護
することができる。
スタを制御することで過大電流からトランジスタを保護
することができる。
【００１３】一方、出力トランジスタ１がオフの時は、
トランジスタ２はオフトランジスタ３はオンし、Ｖ１＝
０ＶとなりＶ１＜Ｖｒ１となって、出力トランジスタ１
がオフの時の過電流誤検出を防ぐ。
トランジスタ２はオフトランジスタ３はオンし、Ｖ１＝
０ＶとなりＶ１＜Ｖｒ１となって、出力トランジスタ１
がオフの時の過電流誤検出を防ぐ。
【００１４】第２の実施例を図４を参照して説明する。
【００１５】この時の平面図を図２に示す。また、図２
のＡ−Ａ′における断面図を図３に示す。図示の通り、
トランジスタ２，３はトランジスタ１に外付けすること
も組み込むことも可能である。また、本実施例ではトラ
ンジスタ１のセル数に関係なく、常に同じ精度で電流検
出が可能となる。
のＡ−Ａ′における断面図を図３に示す。図示の通り、
トランジスタ２，３はトランジスタ１に外付けすること
も組み込むことも可能である。また、本実施例ではトラ
ンジスタ１のセル数に関係なく、常に同じ精度で電流検
出が可能となる。
【００１６】図２の実施例を図４を参照して説明する。
出力ＭＯＳトランジスタは電源８と出力節点１３との間
に接続し、ＮｃｈＭＯＳトランジスタ１０とＮｃｈＭＯ
Ｓトランジスタ１１は電源８と出力節点１３との間に直
列に接続する。トランジスタ１１のゲートは出力トラン
ジスタ１と同じ制御回路で制御し、トランジスタ１０の
ゲートは前記制御信号をインバータ１４を介して制御す
る。これにより、出力トランジスタ１がオンの時、トラ
ンジスタ１１はオントランジスタ１０はオフして、実施
例１と同様に出力ＭＯＳトランジスタ１のオン電圧ＶＤ
Ｓと、電源８−節点１２間電位差Ｖ２とは等しくなる。
従って、Ｖ２と任意の基準電圧Ｖｒ２を比較することに
より、比較器９が電流検出信号を出力する。
出力ＭＯＳトランジスタは電源８と出力節点１３との間
に接続し、ＮｃｈＭＯＳトランジスタ１０とＮｃｈＭＯ
Ｓトランジスタ１１は電源８と出力節点１３との間に直
列に接続する。トランジスタ１１のゲートは出力トラン
ジスタ１と同じ制御回路で制御し、トランジスタ１０の
ゲートは前記制御信号をインバータ１４を介して制御す
る。これにより、出力トランジスタ１がオンの時、トラ
ンジスタ１１はオントランジスタ１０はオフして、実施
例１と同様に出力ＭＯＳトランジスタ１のオン電圧ＶＤ
Ｓと、電源８−節点１２間電位差Ｖ２とは等しくなる。
従って、Ｖ２と任意の基準電圧Ｖｒ２を比較することに
より、比較器９が電流検出信号を出力する。
【００１７】また、出力ＭＯＳトランジスタ１がオフの
時も、実施例１と同様にトランジスタ１０はオン、トラ
ンジスタ１１はオフしてＶ２＝０Ｖとなって、出力ＭＯ
Ｓトランジスタ１がオフ時の電流誤検出を防ぐ。
時も、実施例１と同様にトランジスタ１０はオン、トラ
ンジスタ１１はオフしてＶ２＝０Ｖとなって、出力ＭＯ
Ｓトランジスタ１がオフ時の電流誤検出を防ぐ。
【００１８】第３の実施例を図５に示す。本実施例は図
１に示す実施例１のトランジスタ３とトランジスタ２の
間に抵抗２１を介在させている。抵抗２１を追加するこ
とにより、トランジスタ２，３を流れる貫通電流を抑
え、トランジスタ２，３の破壊及び特性劣化を防ぐ。一
方、電流検出は、トランジスタ１が充分オンしている時
に行うので、その時にはトランジスタ３はオフで、トラ
ンジスタ３には電流は流れず、電流検出値には変化は無
い。
１に示す実施例１のトランジスタ３とトランジスタ２の
間に抵抗２１を介在させている。抵抗２１を追加するこ
とにより、トランジスタ２，３を流れる貫通電流を抑
え、トランジスタ２，３の破壊及び特性劣化を防ぐ。一
方、電流検出は、トランジスタ１が充分オンしている時
に行うので、その時にはトランジスタ３はオフで、トラ
ンジスタ３には電流は流れず、電流検出値には変化は無
い。
【００１９】
【発明の効果】以上説明したように、本発明の電流検出
値に対し変動要因はＲＯＮ精度のみとしたので検出精度
向上という効果を有し、また、トランジスタのセル数や
トランジスタの構造等の設計条件が変化しても検出精度
は変わらないという効果を有する。
値に対し変動要因はＲＯＮ精度のみとしたので検出精度
向上という効果を有し、また、トランジスタのセル数や
トランジスタの構造等の設計条件が変化しても検出精度
は変わらないという効果を有する。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第１の実施例の一部を示す平面図であ
る。
る。
【図３】図２のＡ−Ａ′における断面図である。
【図４】本発明の第２の実施例の回路図である。
【図５】本発明の第３の実施例の回路図である。
【図６】従来技術の回路図である。
１ 出力ＭＯＳトランジスタ ２，１０，１１ ＮｃｈＭＯＳトランジスタ ３ ＰｃｈＭＯＳトランジスタ ４，５，１２，１３ 出力節点 ６，１８ 出力負荷 ７，８，１９，２０ 電源 ９ 比較器 １４ インバータ回路 １５，１６ セル構造の縦型ＭＯＳトランジスタ １７ 検出抵抗 ２１ 抵抗 ２２ Ａｌ ２３ ゲートポリシリコン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−169062（ＪＰ，Ａ) 特開 平４−313912（ＪＰ，Ａ) 特開 平７−58326（ＪＰ，Ａ) 特開 平５−152517（ＪＰ，Ａ) 特開 平５−175427（ＪＰ，Ａ) 特開 平３−33634（ＪＰ，Ａ) 特開 平４−369489（ＪＰ，Ａ) 特開 平６−163911（ＪＰ，Ａ) 特開 平５−142267（ＪＰ，Ａ) 特開 平５−119110（ＪＰ，Ａ) 実開 昭59−9556（ＪＰ，Ｕ) 実開 昭58−112976（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 31/28
Claims (5)
- 【請求項１】 出力節点と電源との間に接続された出力
トランジスタと、出力節点ともう一方の電源との間に接
続された出力負荷を有する回路において、第１のスイッ
チング手段を前記出力節点に接続し、第２のスイッチン
グ手段を前記第１のスイッチング手段と前記電源との間
に接続し、前記出力トランジスタがオン及びオフすると
きに前記第１のスイッチング手段をそれぞれオン及びオ
フし前記第２のスイッチング手段をそれぞれオフ及びオ
ンするように制御する制御回路を有し、前記第１及び第
２のスイッチング手段の接続節点と前記電源との電位差
と任意の基準電圧を比較して検出信号を出すことにより
任意の出力電流を検出する比較器を有することを特徴と
する回路。 - 【請求項２】 前記第１のスイッチング手段は一導電型
の第１のトランジスタからなり、前記第２のスイッチン
グ手段は他の導電型の第２のトランジスタからなること
を特徴とする請求項１記載の回路。 - 【請求項３】 前記第１及び第２のスイッチング手段は
ＭＯＳトランジスタからなることを特徴とする請求項１
記載の回路。 - 【請求項４】 前記出力トランジスタは、同一基板内に
形成された複数のトランジスタが並列接続されたもので
あることを特徴とする請求項１記載の回路。 - 【請求項５】 前記第１のトランジスタと前記第２のト
ランジスタとの間に抵抗を有することを特徴とする請求
項２又は３記載の回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7190317A JP2914231B2 (ja) | 1995-07-26 | 1995-07-26 | 電流検出回路 |
| US08/685,950 US5670867A (en) | 1995-07-26 | 1996-07-22 | Current sensing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7190317A JP2914231B2 (ja) | 1995-07-26 | 1995-07-26 | 電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945849A JPH0945849A (ja) | 1997-02-14 |
| JP2914231B2 true JP2914231B2 (ja) | 1999-06-28 |
Family
ID=16256166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7190317A Expired - Fee Related JP2914231B2 (ja) | 1995-07-26 | 1995-07-26 | 電流検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5670867A (ja) |
| JP (1) | JP2914231B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050996A (ja) * | 1996-08-06 | 1998-02-20 | Nec Corp | 過電流検出回路 |
| DE19803040A1 (de) * | 1997-01-31 | 1998-08-06 | Int Rectifier Corp | Leistungsschaltung |
| JP4256476B2 (ja) * | 1997-02-19 | 2009-04-22 | エヌエックスピー ビー ヴィ | 短絡検出器を有するパワーデバイス |
| JP3219019B2 (ja) * | 1997-05-30 | 2001-10-15 | 関西日本電気株式会社 | 異常電流検出回路およびそれを用いた負荷駆動回路 |
| DE19739246A1 (de) | 1997-09-08 | 1999-03-11 | Siemens Ag | Schaltungsanordnung und Verfahren zum Überlastschutz für ein Schaltelement |
| US6384636B1 (en) * | 2000-11-14 | 2002-05-07 | Maxim Integrated Products, Inc. | Fast and precise current-sense circuit for high-voltage switch |
| ATE338377T1 (de) * | 2001-09-26 | 2006-09-15 | Dialog Semiconductor Gmbh | Mos-stromerfassungsschaltung |
| JP3889402B2 (ja) * | 2004-01-22 | 2007-03-07 | ローム株式会社 | 過電流検出回路及びそれを備えたレギュレータ |
| US9752615B2 (en) * | 2007-06-27 | 2017-09-05 | Brooks Automation, Inc. | Reduced-complexity self-bearing brushless DC motor |
| JP5537272B2 (ja) * | 2010-06-07 | 2014-07-02 | ローム株式会社 | 負荷駆動回路装置及びこれを用いた電気機器 |
| CN102768300A (zh) * | 2012-07-31 | 2012-11-07 | 圣邦微电子（北京）股份有限公司 | 电流检测电路 |
| CN104022490B (zh) * | 2014-05-30 | 2017-03-15 | 无锡中感微电子股份有限公司 | 一种锂电池保护系统及其过流检测电路 |
| US10018660B2 (en) * | 2014-06-12 | 2018-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Output resistance testing structure |
| KR20180094344A (ko) * | 2017-02-15 | 2018-08-23 | 엘에스산전 주식회사 | 전류 검출 장치 |
| CN111490519A (zh) * | 2020-03-26 | 2020-08-04 | 上海芯导电子科技股份有限公司 | 一种过压过流的保护芯片 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4021701A (en) * | 1975-12-08 | 1977-05-03 | Motorola, Inc. | Transistor protection circuit |
| US4355341A (en) * | 1980-06-30 | 1982-10-19 | Rca Corporation | Power protection circuit for transistors |
| US4553084A (en) * | 1984-04-02 | 1985-11-12 | Motorola, Inc. | Current sensing circuit |
| JPH07248342A (ja) * | 1994-03-11 | 1995-09-26 | Nippon Motorola Ltd | 過電流検出回路 |
| JP3374541B2 (ja) * | 1994-08-22 | 2003-02-04 | 富士電機株式会社 | 定電流回路の温度依存性の調整方法 |
-
1995
- 1995-07-26 JP JP7190317A patent/JP2914231B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-22 US US08/685,950 patent/US5670867A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945849A (ja) | 1997-02-14 |
| US5670867A (en) | 1997-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2914231B2 (ja) | 電流検出回路 | |
| US10361695B2 (en) | Current sensing and control for a transistor power switch | |
| US4885477A (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| US7203046B2 (en) | Overcurrent detecting device | |
| JPH08334534A (ja) | 電力用半導体構成要素の負荷電流検出用回路装置 | |
| US8018213B2 (en) | Measuring the current through a load transistor | |
| US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
| JPH01227520A (ja) | 電力用半導体装置 | |
| JP2002034163A (ja) | 充放電制御回路および充電式電源装置 | |
| US6414404B1 (en) | Power switching circuit | |
| US6496049B2 (en) | Semiconductor integrated circuit having a current control function | |
| KR960706716A (ko) | 보호 스위치(A protected switch) | |
| JP2000299625A (ja) | 微少電流検出装置 | |
| JPH11202002A (ja) | 電流検出回路 | |
| US10826308B2 (en) | Charge/discharge control device and battery apparatus | |
| WO2007049597A1 (ja) | 電流検出回路 | |
| KR100355685B1 (ko) | 전력반도체스위치및자동전기시스템 | |
| JP3515695B2 (ja) | 誘導負荷の電流をスイッチング制御するための回路装置 | |
| CN112444664B (zh) | 用于多通道电位转换器模组的过电流侦测器 | |
| JP2001345686A (ja) | 電流検出回路 | |
| JP3225887B2 (ja) | 半導体集積回路装置 | |
| JPH0946191A (ja) | 集積コンパレータ回路 | |
| JP3389291B2 (ja) | 高速電流感知増幅器 | |
| JP3126540B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH02260712A (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |