JP5310023B2

JP5310023B2 - レギュレータ用半導体集積回路

Info

Publication number: JP5310023B2
Application number: JP2009012639A
Authority: JP
Inventors: 慎一朗牧; 陽一高野
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2009-01-23
Filing date: 2009-01-23
Publication date: 2013-10-09
Anticipated expiration: 2029-01-23
Also published as: JP2010170364A

Description

本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータにおける過電流保護技術に関し、例えばシリーズレギュレータを構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。

直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ（以下、レギュレータと略す）がある。かかるレギュレータを構成するレギュレータ用ＩＣには、負荷側において短絡等の事故が発生した場合にも所定値以上大きな出力電流が流れないように制限するため、電圧制御用トランジスタのゲート端子に接続されたリミッタ回路などの過電流保護回路が設けられている。

特開２００３−１７３２１１号公報

従来のレギュレータにおける過電流保護回路は、図５に示すように、電圧制御用トランジスタＭ１のゲート端子に印加される電圧がゲート端子に印加されて出力電流に比例した電流を流すモニタ用のトランジスタＭ２と、該モニタ電流を電圧に変換する抵抗Ｒｓと、該抵抗Ｒｓにより変換された電圧と参照電圧Ｖｒｅｆ２とを比較して所定以上の出力電流が流れていないか検出するコンパレータＣＭＰとを設ける。

そして、過電流が検出された場合には、出力電圧Ｖｏｕｔを分圧する分圧抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBと参照電圧Ｖref1との電位差を増幅して制御用トランジスタＭ１をフィードバック制御する誤差アンプＡＭＰのゲインを制御することで電流を制限するようにしている。このような構成の過電流保護回路に関する発明としては、例えば特許文献１に記載されている発明がある。なお、特許文献１の発明は、電流制限をかける電流値を可変にするようにしたものである。

しかしながら、図５に示されている過電流保護回路は、コンパレータを使用しているため回路を構成する素子数が多く、チップサイズの増大を招くという課題がある。そこで、本発明者らは、図６に示すような電流制限回路を考え、検討を行なった。

図６の回路は、出力電流に比例した電流を流すモニタ用のトランジスタＭ２と、該モニタ電流を電圧に変換する抵抗Ｒｓと、該抵抗Ｒｓにより変換された電圧により制御されるトランジスタＭ５とを設け、過電流が流れたときにＭ５によって誤差アンプＡＭＰの出力端子から電流を引くことによって、誤差アンプＡＭＰの出力に応じて制御用トランジスタＭ１のゲート電圧を生成するトランジスタＭ３のゲート電圧を高くして、Ｍ１に流れる電流を制限するように構成したものである。

図６の回路はコンパレータを使用しないため素子数を低減できるという利点を有するものの、Ｍ５のゲート電圧が出力電流に比例して変化するため、図２に破線Ｂ１で示すように、電圧−電流特性が緩やかに変化してしまい、出力電流がリミット値に達したときに電流を俊敏に制限することが困難であるという課題があることが明らかとなった。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、出力電流がリミット値に達したときに出力電流を俊敏に制限することができる電流制限回路を備えたレギュレータ用半導体集積回路を提供することにある。

上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する誤差増幅回路（誤差アンプ）を含む制御回路と、前記電圧制御用トランジスタに所定以上の電流が流れないように電流を制限するための電流制限回路とを備えたレギュレータ用半導体集積回路において、前記電流制限回路は、前記電圧制御用トランジスタよりも小さなサイズを有し前記制御回路より前記電圧制御用トランジスタに印加される制御電圧と同一の電圧を受けて前記電圧制御用トランジスタに流れる電流に縮小比例した電流を流すモニタ用トランジスタと、該モニタ用トランジスタと直列に接続された電流−電圧変換手段と、該電流−電圧変換手段により変換された電圧に応じた電流を流す第３トランジスタと、前記モニタ用トランジスタに流れる電流が所定以上になった場合に前記電流−電圧変換手段に電流が流れ始めるように電流を制御する電流制御手段とを備え、前記第３トランジスタが前記誤差増幅回路から電流を引くことによって前記電圧制御用トランジスタに流れる電流を減少させるように構成したものである。

上記のような構成を有するレギュレータ用半導体集積回路によれば、素子数の少ない比較的簡単な回路で出力電流を制限する回路を実現することができる。また、モニタ用トランジスタに流れる電流が所定以上になった場合に前記電流−電圧変換手段に電流が流れ始め、第３トランジスタによって誤差増幅回路から電流を引いて前記電圧制御用トランジスタに流れる電流を減少させるため、出力電流がリミット値に達したときに出力電流を俊敏に制限することができるようになる。

また、望ましくは、前記電流−電圧変換手段は、ゲート端子とドレイン端子とが接続されたトランジスタであり、該トランジスタと前記第３トランジスタとは互いのゲート端子同士が接続されてカレントミラー回路を構成するようにする。これにより、カレントミラー回路を構成するトランジスタのサイズ比で特性を調整することができる。

ここで、前記電流制御手段は、ゲート端子とソース端子が結合され前記前記電流−電圧変換手段と並列に接続されたデプレッション型ＭＯＳトランジスタで構成するとよい。また、前記電圧入力端子と基準電圧端子との間に直列に接続された負荷素子および第４トランジスタを備え、該第４トランジスタの制御端子に前記誤差増幅回路の出力が供給され、前記第４トランジスタと前記負荷素子との接続ノードの電位が前記電圧制御用トランジスタの制御端子に供給されるように構成するとよい。

さらに、望ましくは、前記電圧制御用トランジスタよりも小さなサイズを有し前記制御回路より前記電圧制御用トランジスタに印加される制御電圧と同一の電圧を受けて前記電圧制御用トランジスタに流れる電流に縮小比例した電流を流す第５トランジスタと、該第５トランジスタの電流に比例した電流を生成する第１カレントミラー回路と、該第１カレントミラー回路の出力電流を折り返す第２カレントミラー回路とを備え、該第２カレントミラー回路の出力電流が前記誤差増幅回路に動作電流として供給されるように構成する。これにより、出力電圧−出力電流特性を理想的な「フ」の字に近い特性にすることができる。

以上説明したように、本発明に従うと、出力電流がリミット値に達したときに出力電流を俊敏に制限することができる電流制限回路を備えたレギュレータ用半導体集積回路を実現できるという効果がある。

本発明を適用したシリーズレギュレータＩＣの一実施形態を示す回路構成図である。図１のレギュレータのトランジスタＭ２に流れる電流とトランジスタＭ５のゲート電圧との関係を示す特性図である。（Ａ）は図１のレギュレータの出力電圧−出力電流特性を、（Ｂ）は図４のレギュレータの出力電圧−出力電流特性を示す特性図である。図１のレギュレータの変形例を示す回路構成図である。従来のレギュレータＩＣの一例を示す回路構成図である。本発明に先立って検討したレギュレータＩＣの構成例を示す回路構成図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用したシリーズレギュレータの一実施形態を示す。なお、図において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（ＩＣ）１０として形成される。

本実施形態のレギュレータＩＣ１０おいては、直流電圧ＶＤＤが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、ＰチャネルＭＯＳＦＥＴ（電界効果トランジスタ；以下、ＭＯＳトランジスタと称する）からなる電圧制御用のトランジスタＭ１が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧を分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用のトランジスタＭ１のゲート端子を制御する誤差アンプ１１の反転入力端子にフィードバックされている。

さらに、電圧入力端子ＩＮとグランド端子ＶＳＳとの間には、直列形態に接続された抵抗Ｒ３とＮチャネル型のＭＯＳトランジスタＭ３が設けられている。そして、このＭＯＳトランジスタＭ３のゲート端子に上記誤差アンプ１１の出力が印加され、Ｍ３のドレイン電圧が上記電圧制御用トランジスタＭ１のゲート端子に印加されており、誤差アンプ１１はフィードバック電圧ＶFBと参照電圧Ｖｒｅｆとの電位差に応じてＭＯＳトランジスタＭ３のドレイン電流を制御し、該ドレイン電流を抵抗Ｒ３によって変換した電圧で上記電圧制御用のトランジスタＭ１を制御して、出力電圧Ｖｏｕｔが所望の電位になるように制御する。

具体的には、例えば出力電圧Ｖｏｕｔが下がると誤差アンプ１１にフィードバックされる電圧ＶFBが下がり、誤差アンプ１１の出力が高くなってＭＯＳトランジスタＭ３のドレイン電流が増加して電圧制御用トランジスタＭ１のゲート電圧が低くなり出力電流Ｉｏｕｔが増加される。逆に出力電圧Ｖｏｕｔが上がると誤差アンプ１１にフィードバックされる電圧ＶFBが上がり、誤差アンプ１１の出力が低くなってＭＯＳトランジスタＭ３のドレイン電流が減少して電圧制御用トランジスタＭ１のゲート電圧が高くなり出力電流Ｉｏｕｔが減少される。

また、本実施形態のレギュレータＩＣ１０には、上記電圧制御用トランジスタＭ１の１／ｎ（ｎ＞１）の大きさを有し、Ｍ１とソース共通接続されＭ１のゲート電圧と同一の電圧がゲート端子に印加されたモニタ用のＰチャネルＭＯＳトランジスタＭ２と、接地点との間に該トランジスタＭ２と直列にゲートとドレインが結合された電流-電圧変換用のＮチャネルＭＯＳトランジスタＭ４とが設けられている。Ｍ１とＭ２とカレントミラーを構成しており、Ｍ２にはＭ１とのサイズ比ｎに応じて、Ｍ１に流れる電流の１／ｎの電流が流れる。

さらに、上記誤差アンプ１１の出力端子にドレイン端子が接続され接地点にソースが接続されるとともに上記ＭＯＳトランジスタＭ４とカレントミラーを構成するようにゲート共通接続されたＭＯＳトランジスタＭ５と、これらのトランジスタＭ４，Ｍ５の共通ゲート端子と接地点との間に接続されたデプレッション型（ノーマリオン型）のＮチャネルＭＯＳトランジスタＭ６とが設けられている。このデプレッション型トランジスタＭ６は、ゲートとソースが結合すなわちゲート端子にソースと同じ接地電位が印加されることにより、常時オン状態にされている。上記トランジスタＭ２，Ｍ４，Ｍ５，Ｍ６により電流制限回路が構成される。

上記トランジスタＭ４，Ｍ６の代わりに抵抗Ｒｓを接続した図６の回路においては、トランジスタＭ２に流れる電流Ｉ１がすべて抵抗Ｒｓに流れるため、トランジスタＭ３のゲート電圧は図２に破線Ｂ１で示すように電流Ｉ１に比例しており、電流Ｉ１の増加に伴って徐々に高くなる。これに対し、本実施形態の回路では、電流Ｉ１がある電流値Ｉｃに達するまでは電流Ｉ１はノーマリオンのトランジスタＭ６に流される。

そして、電流Ｉ１がこのデプレッション型トランジスタＭ６の飽和電流以上になると、差分の電流はトランジスタＭ４に流れ始め、それに比例した電流がトランジスタＭ５に流され、誤差アンプ１１の出力端子から電流を引くようになる。そのため、トランジスタＭ３のゲート電圧は図２に実線Ａ１で示すように、電流Ｉ１が電流値Ｉｃを越えた時点から上昇するようになる。なお、図２に示す実線Ａ１の傾きは、トランジスタＭ４とＭ５のサイズ比を適宜決定することによって所望の値に設定することができる。

その結果、本実施形態の回路の方が図６の回路よりも峻敏に電流制限をかけることができ、図６の回路にあっては図３（Ａ）に破線Ｂ２で示すように電流−電圧特性がだらだらと下がるのに対して、本実施形態の回路は図２に実線Ａ２で示すように、電流−電圧特性を急峻にすることができる。

図４には、上記実施形態のレギュレータの変形例が示されている。

この変形例は、図１の実施形態のレギュレータにおいて、電圧制御用トランジスタＭ１とソースおよびゲートが共通接続されＭ１の電流に比例した電流を流すＰチャネルＭＯＳトランジスタＭ７と、該トランジスタＭ７に流れる電流を折り返すＰチャネルＭＯＳトランジスタＭ８，Ｍ９からなる第１のカレントミラー回路ＣＭ１と、トランジスタＭ９に流れる電流を折り返すＮチャネルＭＯＳトランジスタＭ１０，Ｍ１１からなる第２のカレントミラー回路ＣＭ２を設ける。そして、第２のカレントミラー回路ＣＭ２のトランジスタＭ１１に流れる電流を、前記誤差アンプ１１に動作電流として流すように構成したものである。

この変形例のレギュレータにおいては、電流制限がかかって電圧制御用トランジスタＭ１に流れる電流が減少すると誤差アンプ１１に流れる動作電流が減少してゲインが下がり、トランジスタＭ３のゲート電圧を下げることによって電圧制御用トランジスタＭ１のゲート電圧を高くして、出力電流を減少させるように働く。これによって、図３（Ｂ）に一点鎖線Ａ３で示すように、電流制限がかかった後の出力電流を急速に低減して、電圧−電流特性を理想的な「フ」の字のような特性にすることができるという利点がある。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、図４の回路においては、トランジスタＭ１１に流れる電流を、誤差アンプ１１に動作電流として流すように構成したものを説明したが、トランジスタＭ１１に流れる電流を、モニタ用トランジスタＭ２の電流と合成してデプレッション型ＭＯＳトランジスタＭ６に流すように構成も可能である。

さらに、前記実施形態においては、電圧制御用トランジスタＭ１としてＭＯＳＦＥＴを使用したものを示したが、ＭＯＳＦＥＴの代わりにバイポーラ・トランジスタを使用するようにしてもよい。また、前記実施形態においては、電圧制御用トランジスタＭ１としてオンチップの素子を使用した場合を示したが、このトランジスタには比較的大きな電流が流されるので、外付けの素子として接続するように構成しても良い。

また、前記実施例においては、出力電圧を分圧するブリーダ抵抗Ｒ１，Ｒ２をチップ内部に設けているが、外付け抵抗を設けてチップ外部で分圧された電圧を外部端子から誤差アンプ１１へ入力させるように構成することも可能である。

以上の説明では、本発明をシリーズレギュレータに適用した例を説明したが、本発明にそれに限定されるものではなく、例えばリチウムイオン電池等の蓄電池の充電を行なう充電装置のようなレギュレータに利用することができる。

１０レギュレータＩＣ
１１誤差アンプ
Ｍ１電圧制御用トランジスタ
Ｍ２モニタ用トランジスタ
Ｍ６デプレッション型ＭＯＳトランジスタ
ＣＭ１，ＣＭ２カレントミラー回路

Claims

直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する誤差増幅回路を含む制御回路と、前記電圧制御用トランジスタに所定以上の電流が流れないように電流を制限するための電流制限回路とを備えたレギュレータ用半導体集積回路であって、
前記電流制限回路は、
前記電圧制御用トランジスタよりも小さなサイズを有し前記制御回路より前記電圧制御用トランジスタに印加される制御電圧と同一の電圧を受けて前記電圧制御用トランジスタに流れる電流に縮小比例した電流を流すモニタ用トランジスタと、
該モニタ用トランジスタと直列に接続された電流−電圧変換手段と、
該電流−電圧変換手段により変換された電圧に応じた電流を流す第３トランジスタと、
前記モニタ用トランジスタに流れる電流が所定以上になった場合に前記電流−電圧変換手段に電流が流れ始めるように電流を制御する電流制御手段とを備え、
前記第３トランジスタが前記誤差増幅回路から電流を引くことによって前記電圧制御用トランジスタに流れる電流を減少させるように構成されていることを特徴とするレギュレータ用半導体集積回路。
前記電流−電圧変換手段は、ゲート端子とドレイン端子とが接続されたトランジスタであり、該トランジスタと前記第３トランジスタとは互いのゲート端子同士が接続されてカレントミラー回路を構成していることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
前記電流制御手段は、ゲート端子とソース端子が結合され前記前記電流−電圧変換手段と並列に接続されたデプレッション型ＭＯＳトランジスタであることを特徴とする請求項２に記載のレギュレータ用半導体集積回路。
前記電圧入力端子と基準電圧端子との間に直列に接続された負荷素子および第４トランジスタを備え、該第４トランジスタの制御端子に前記誤差増幅回路の出力が供給され、前記第４トランジスタと前記負荷素子との接続ノードの電位が前記電圧制御用トランジスタの制御端子に供給されるように構成されていることを特徴とする請求項１〜３のいずれかに記載のレギュレータ用半導体集積回路。
前記電圧制御用トランジスタよりも小さなサイズを有し前記制御回路より前記電圧制御用トランジスタに印加される制御電圧と同一の電圧を受けて前記電圧制御用トランジスタに流れる電流に縮小比例した電流を流す第５トランジスタと、該第５トランジスタの電流に比例した電流を生成する第１カレントミラー回路と、該第１カレントミラー回路の出力電流を折り返す第２カレントミラー回路とを備え、該第２カレントミラー回路の出力電流が前記誤差増幅回路に動作電流として供給されるように構成されていることを特徴とする請求項１〜４のいずれかに記載のレギュレータ用半導体集積回路。