JP6046400B2

JP6046400B2 - レギュレータ

Info

Publication number: JP6046400B2
Application number: JP2012152437A
Authority: JP
Inventors: 周村山
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2012-07-06
Filing date: 2012-07-06
Publication date: 2016-12-14
Anticipated expiration: 2032-07-06
Also published as: JP2014016711A

Description

バッテリーなどの電源は、その電圧がエネルギーの残量、周囲の温度、駆動する電子機器の負荷の重さに応じて変動する。電子機器を電源により直接駆動すると、電源の電圧変動が電子機器のＳＮＲなどの特性に影響を与える。そこで、電子機器には安定した電圧を供給することが望まれる。電圧が変動する電源から電子機器に安定した電圧を供給する回路として、レギュレータ（電源回路）が知られている。

図１は、従来のレギュレータの一例の回路図である。

図１のレギュレータはリニアレギュレータである。従来のレギュレータは、差動入力段、ソースフォロワ（ドレイン接地増幅回路）、出力段であるカレントミラー回路で構成されるエラーアンプと、エラーアンプの出力電圧ｖｏｕｔを分圧する抵抗Ｒ０，Ｒ１からなる抵抗分割回路とで構成される。

エラーアンプの入力である差動入力段の差動対トランジスタの一方には基準電圧（ｖｒｅｆ）が入力され、他方には出力電圧ｖｏｕｔを抵抗で分割されたフィードバック電圧が入力されている。そして、差動入力段とカレントミラー回路の２段の増幅器により、増幅され、出力電圧ｖｏｕｔが生成される。増幅器の仮想短絡により、ｖｏｕｔ出力電圧は、ｖｒｅｆ＊（Ｒ０＋Ｒ１）／Ｒ１となる。

例えば、負荷電流が１００ｍＡである負荷がある場合、エラーアンプにおける消費電流が、１５０ｕＡ前後の低消費電流であるとすると、出力段のＰチャネルＭＯＳトランジスタＭｐ１のサイズは、ミラー元のＰチャネルＭＯＳトランジスタＭｐ０の１０００倍オーダー（ミラー比ｎ＝１０００）にする必要がある。つまり、Ｍｐ０のサイズのＭＯＳトランジスタを単位トランジスタとすると、Ｎｐ１を構成する単位トランジスタの数Ｎｇ（number of gate）は、およそ１０００になる。

例えば、このようなレギュレータは、特許文献１に記載されている。

特開２０１２−１５９２７号公報

しかしながら、従来のレギュレータは、軽負荷時に出力電圧が上昇して不安定になるという問題があった。図２は、負荷電流が小さくなった軽負荷時に出力電圧が上昇する様子を示す動作特性図である。

レギュレータにおいて、負荷電流は、例えば１００ｍＡオーダーの重負荷だけではなく、１０ｕＡオーダーの軽負荷となる場合もある。重負荷、軽負荷でのＭｐ０とＭｐ１のドレイン電流Ｉｄの関係は下式のようになる。
重負荷；(Ｍｐ１Ｉｄ)＝(100mAオーダー)→(Ｍｐ０Ｉｄ)＝(100uAオーダー) (１)
軽負荷；(Ｍｐ１Ｉｄ)＝(１０uAオーダー)→(Ｍｐ０Ｉｄ)＝(１０nAオーダー) (２)

また、Ｍｐ１Ｉｄ＝ｉｏｕｔ＋（Ｒ０＋Ｒ１）＊ｖｏｕｔである。（Ｒ０＋Ｒ１）＊ｖｏｕｔは、数ｕＡオーダーであり、差動入力段の消費電流も数ｕＡオーダーであるため、Ｍｐ１Ｉｄは、負荷電流ｉｏｕｔに大きく依存する。

式（２）のように軽負荷のときには、Ｍｐ０Ｉｄが少ないため、Ｍｐ１のゲートソース間電圧Ｖｇｓが不足する。そして、Ｍｐ１のチャネル長変調効果によるＶｄｓの増分により、余分にＭｐ１に電流が流れる。すると、余分な電荷がＣ０に蓄積され、ｖｏｕｔが上昇して、Ｍｐ１は非飽和領域で動作する。そして、カレントミラー回路の増幅率が低下するとともに、Ｍｐ１は単なる抵抗として働くため、負荷が軽くなるほど電源電圧Ｖｄｄがよりそのまま出力端子に伝わる。このようにして、軽負荷時にｖｏｕｔが高く推移する。

特に、近年電子機器の多機能化に伴い負荷電流の範囲が広がっているため、軽負荷時に出力電圧が高くなり不安定になることは問題である。

そこで、本発明の目的は、軽負荷時に出力電圧が上昇することを抑制して、安定した出力電圧を出力できるレギュレータを提供することである。

本発明の一態様では、カレントミラー回路により構成される出力段を有し、入力電圧を出力電圧に変換するレギュレータにおいて、前記出力段から負荷への負荷電流の電流値に応じて前記カレントミラー回路のミラー比を可変する制御部を備え、前記制御部は、前記電流値が所定の閾値より小さいときに、前記カレントミラー回路の前記ミラー比を前記電流値が前記閾値より大きいときよりも小さな値にすることで、前記カレントミラー回路におけるミラー先トランジスタである前記出力段の出力トランジスタを飽和領域において動作させる制御を行う。

ここで、前記制御部は、前記負荷電流の前記電流値が前記閾値より小さいか否かを示す判定信号を出力するコンパレータと、前記判定信号に応じて前記カレントミラー回路の前記ミラー比を切り替えるスイッチ部であって、前記電流値が前記閾値より小さいことを前記判定信号が示しているときは、前記カレントミラー回路のミラー元トランジスタを構成する第１のトランジスタ群のトランジスタ数を、前記電流値が前記閾値より大きいことを前記判定信号が示しているときよりも増大させるスイッチ部とを備えることができる。前記コンパレータは電流コンパレータであってよい。前記電流コンパレータは、前記閾値に応じた電流を生成するように設定された第１の電流源と、前記第１の電流源と直列接続され、ゲートが前記第１のトランジスタ群のゲートと共通接続され、前記第１のトランジスタ群のトランジスタ数に応じた数のトランジスタを含む第２のトランジスタ群と、で構成され、前記第２のトランジスタ群と前記第１の電流源の共通接続部に、前記スイッチ部への前記判定信号が出力される。また、前記電流コンパレータはヒステリシスコンパレータであってよい。

ここでさらに、前記閾値は、第１の閾値と該第１の閾値よりも大きい第２の閾値を含み、前記ヒステリシスコンパレータは、前記第１の閾値に応じた電流を生成するように設定された第１の電流源と、前記第２の閾値に応じた電流を生成するように設定された第２の電流源と、前記第２の電流源と直列接続され、ゲートが前記第１のトランジスタ群のゲートと共通接続され、前記第１のトランジスタ群のトランジスタ数に応じた数のトランジスタを含む第２のトランジスタ群と、前記負荷電流の前記電流値が増大して前記第１の閾値を超えるときに、前記第２の電流源に並列に接続されていた前記第１の電流源を前記第2の電流源から切り離し、前記電流値が減少して前記第２の閾値を下回るときに、前記第１の電流源を前記第2の電流源に並列に接続するスイッチ回路とで構成されることができる。前記制御部は、前記負荷電流の前記電流値に応じた電圧を生成する電流電圧変換部をさらに備えることができ、前記コンパレータは、前記電圧を前記閾値に応じた基準電圧と比較して前記判定信号を出力する電圧コンパレータであってよい。前記電圧コンパレータはヒステリシスコンパレータであってよい。

また、前記制御部は、前記負荷電流の前記電流値が前記閾値より小さいか否かを示す判定信号を出力するコンパレータと、前記判定信号に応じて前記カレントミラー回路の前記ミラー比を切り替えるスイッチ部であって、前記電流値が前記閾値より小さいことを前記判定信号が示しているときは、前記カレントミラー回路のミラー先トランジスタである前記出力段の出力トランジスタを構成する第1のトランジスタ群のトランジスタ数を、前記電流値が前記閾値より大きいことを前記判定信号が示しているときよりも減少させるスイッチ部とを備えることができる。前記コンパレータは電流コンパレータであってよい。前記電流コンパレータは、前記閾値に応じた電流を生成するように設定された第１の電流源と、前記第１の電流源と直列接続され、ゲートが前記第１のトランジスタ群のゲートと共通接続され、前記第１のトランジスタ群のトランジスタ数に応じた数のトランジスタを含む第２のトランジスタ群と、前記第１の電流源と前記第２のトランジスタ群の共通接続部と前記スイッチ部の間に接続されたインバータとで構成され、前記インバータの出力に、前記スイッチ部への前記判定信号が出力される。また、前記電流コンパレータはヒステリシスコンパレータであってよい。

ここでさらに、前記閾値は、第１の閾値と該第１の閾値よりも大きい第２の閾値を含み、前記ヒステリシスコンパレータは、前記第１の閾値に応じた電流を生成するように設定された第１の電流源と、前記第２の閾値に応じた電流を生成するように設定された第２の電流源と、前記第２の電流源と直列接続され、ゲートが前記第１のトランジスタ群のゲートと共通接続され、前記第１のトランジスタ群のトランジスタ数に応じた数のトランジスタを含む第２のトランジスタ群と、前記第１の電流源と前記第２のトランジスタ群の共通接続部と前記スイッチ部の間に接続されたインバータと、前記負荷電流の前記電流値が増大して前記第１の閾値を超えるときに、前記第２の電流源に並列に接続されていた前記第１の電流源を前記第２の電流源から切り離し、前記電流値が減少して前記第２の閾値を下回るときに、前記第１の電流源を前記第２の電流源に並列に接続するスイッチ回路とで構成されることができる。前記制御部は、前記負荷電流の前記電流値に応じた電圧を生成する電流電圧変換部をさらに備えることができ、前記コンパレータは、前記電圧を前記閾値に応じた基準電圧と比較して前記判定信号を出力する電圧コンパレータであってよい。前記電圧コンパレータはヒステリシスコンパレータであってよい。

本発明に係るレギュレータによれば、出力段のカレントミラー回路のミラー比を負荷電流に応じて変えられるようにし、出力段の出力トランジスタが軽負荷時も飽和領域で動作できるようにしたため、軽負荷時に出力電圧が上昇することを抑制して、負荷変動に関らず安定した出力電圧を出力できるという効果を奏する。

従来のレギュレータの一例の回路図である。図１に表したレギュレータの動作特性図である。本発明に係るレギュレータの実施形態１の回路図である。実施形態１のレギュレータの軽負荷時の動作を説明する動作説明図である。実施形態１のレギュレータの重負荷時の動作を説明する動作説明図である。実施形態１のレギュレータの動作特性図である。本発明に係るレギュレータの実施形態１の変形例の回路図である。本発明に係るレギュレータの実施形態２の回路図である。実施形態２のレギュレータの動作を説明するためのタイミングチャートである。本発明に係るレギュレータの実施形態３の回路図である。本発明に係るレギュレータの実施形態４の回路図である。

（実施形態１）
（構成）
図３は、本発明に係るレギュレータの実施形態１の回路図である。

実施形態１のレギュレータは、図１のレギュレータの出力段のカレントミラー回路において、ＮチャネルＭＯＳトランジスタＭｎ１、ＰチャネルＭＯＳトランジスタＭｐ２〜Ｍｐ４が追加されている。

ＮチャネルＭＯＳトランジスタＭｎ１は、差動入力段とソースフォロワで用いているバイアス電圧ｖｂｉａｓ２をそのまま利用して構成した定電流源であり、ＰチャネルＭＯＳトランジスタＭｐ０に対して単位トランジスタの数がｂ（Ｍｐ０のｂ倍のサイズ）のトランジスタである。

ＰチャネルＭＯＳトランジスタＭｐ２は、ＰチャネルＭＯＳトランジスタＭｐ０を基準としたカレントミラー構成をなしており、ＰチャネルＭＯＳトランジスタＭｐ０に対して単位トランジスタの数がａのトランジスタである。つまり、ＰチャネルＭＯＳトランジスタＭｐ０とＭｐ２からなるカレントミラー回路のミラー比はａである。ここで、ミラー比とは、ミラー元のトランジスタに流れる電流の値に対するミラー先のトランジスタに流れる電流の値の比である。

ＰチャネルＭＯＳトランジスタＭｐ３はＰチャネルＭＯＳトランジスタＭｐ０に対して単位トランジスタの数がｍのトランジスタであり、ミラー元のトランジスタのサイズ（チャネル幅／チャネル長）を大きくするためのトランジスタである。

ＰチャネルＭＯＳトランジスタＭｐ４は、ＰチャネルＭＯＳトランジスタＭｐ２とＮチャネルＭＯＳトランジスタＭｎ１との共通接続部Ｃにゲートが接続され、負荷電流の大きさに応じてＰチャネルＭＯＳトランジスタＭｐ３のゲートとドレインとを接続したり切り離したりするためのスイッチである。

ＰチャネルＭＯＳトランジスタＭｐ２とＮチャネルＭＯＳトランジスタＭｎ１は電流コンパレータを構成し、ＰチャネルＭＯＳトランジスタＭｐ２とＮチャネルＭＯＳトランジスタＭｎ１のうちドライブ能力が強い方のトランジスタ側の電源電圧が、ＰチャネルＭＯＳトランジスタＭｐ２とＮチャネルＭＯＳトランジスタＭｎ１の共通接続部より出力される。

ＮチャネルＭＯＳトランジスタＭｎ１のドレイン電流ＩｄよりもＰチャネルＭＯＳトランジスタＭｐ２のドレイン電流Ｉｄが大きいとき（重負荷）には、ＰチャネルＭＯＳトランジスタＭｐ４スイッチはオフとなり、ミラー元はＰチャネルＭＯＳトランジスタＭｐ０のみの動作になる。ＮチャネルＭＯＳトランジスタＭｎ１のドレイン電流ＩｄよりもＰチャネルＭＯＳトランジスタＭｐ２のドレイン電流Ｉｄが小さいとき（軽負荷）には、ＰチャネルＭＯＳトランジスタＭｐ４のスイッチはオンとなり、ミラー元トランジスタはＭｐ０＋Ｍｐ３の動作となる。つまり、ＰチャネルＭＯＳトランジスタＭｐ２が流そうとする電流がＮチャネルＭＯＳトランジスタＭｎ１が流そうとする電流よりも大きいときには、ＰチャネルＭＯＳトランジスタＭｐ２のオン抵抗がＮチャネルＭＯＳトランジスタＭｎ１のオン抵抗よりも小さくなるためＨｉｇｈ（電源電圧ｖｄｄよりの電圧）が出力され、ＰチャネルＭＯＳトランジスタＭｐ２が流そうとする電流がＮチャネルＭＯＳトランジスタＭｎ１が流そうとする電流よりも小さいときには、ＰチャネルＭＯＳトランジスタＭｐ２のオン抵抗がＮチャネルＭＯＳトランジスタＭｎ１のオン抵抗よりも大きくなるためＬｏｗ（グラウンド電圧よりの電圧）がＰチャネルＭＯＳトランジスタＭｐ２とＮチャネルＭＯＳトランジスタＭｎ１の共通接続部に出力される。

また、軽負荷モードと重負荷モードの切り替えの閾値電流は、ＮチャネルＭＯＳトランジスタＭｎ１の定電流値とＰチャネルＭＯＳトランジスタＭｐ２のドレイン電流Ｉｄ（Ｎｇにより）により設定する。ＰチャネルＭＯＳトランジスタＭｐ３のＮｇは、軽負荷時にミラー元トランジスタＭｐ０＋Ｍｐ３のドレイン電流Ｉｄによって、出力トランジスタＭｐ１のＶｇｓが飽和領域になるように設定する。

上記の構成より、軽負荷時には、ミラー元トランジスタとしてＭｐ０＋Ｍｐ３が動作し、出力トランジスタＭｐ１の飽和領域で動作し、ｖｏｕｔが出力される。重負荷時には、ミラー元トランジスタとしてＭｐ０のみが動作し、出力トランジスタＭｐ１の飽和領域で動作し、ｖｏｕｔが出力される。

このように、本発明の一例として示した図３のレギュレータにより、出力段のカレントミラー回路のミラー比を負荷電流の大きさに応じて変えられるようにし、軽負荷時においても出力トランジスタが飽和領域で動作できるようにしたため、軽負荷時に出力電圧が上昇することを抑制して、負荷変動に関らず安定した出力電圧を出力することができる。

（動作）
＜軽負荷時＞
図４は、実施形態１のレギュレータの軽負荷時の動作を説明する動作説明図である。

軽負荷時には、出力コンデンサＣ０が接続される出力端子から引かれる負荷電流が小さい。

軽負荷時には、（Ｍｐ２が流そうとする電流）＜（Ｍｎ１が流そうとする電流）となるため、ＬｏｗがＰチャネルＭＯＳトランジスタＭｐ４のゲートに出力されて、ＰチャネルＭＯＳトランジスタＭｐ４スイッチがＯＮとなる。そして、Ｍｐ０＋Ｍｐ３がミラー元の電流源となり、ミラー元のＮｇのトータル値はｍ＋１となる。したがって、（ｍ＋１）：ｎのミラー比で、出力トランジスタＭｐ１が制御される。

ミラー比を小さくすると、ＰチャネルＭＯＳトランジスタＭｐ３とＭｐ０のドレイン電流Ｉｄが増加するため、出力トランジスタＭｐ１のＶｇｓが小さくなる。そして、ｖｏｕｔ電圧が下降しようとするが、差動段の入力にフィードバックが掛り、２段の増幅器を経由し、ＮチャネルＭＯＳトランジスタＭｎ０のＶｇｓを大きくしようとする。その結果、ＮチャネルＭＯＳトランジスタＭｎ０のドレイン電流Ｉｄが増加し、ミラー元トランジスタであるＭｐ３とＭｐ０のＶｄｓの低下が起こり、出力トランジスタＭｐ１のゲート電圧が低下する。これにより、出力トランジスタＭｐ１のＶｇｓが大きくなり、且つＶｄｓ＞Ｖｇｓ−Ｖｔｈとなるため、出力トランジスタＭｐ１は飽和領域で動作する。そして、ｖｏｕｔ電圧は、ｖｒｅｆ＊（Ｒ０＋Ｒ１）／Ｒ１の出力電圧で安定するようになる。

このように、軽負荷時には、出力段カレントミラー回路のミラー比を小さくすることで、出力トランジスタＭｐ１を飽和領域で動作させて、軽負荷時に出力電圧が上昇することを抑制して、負荷変動に関らず安定した出力電圧を出力できる。

＜重負荷時＞
図５は、実施形態１のレギュレータの重負荷時の動作を説明する動作説明図である。

重負荷時には、出力端子から引かれる負荷電流が大きい。

重負荷時には、（Ｍｐ２が流そうとする電流）＞（Ｍｎ１が流そうとする電流）となるため、ＨｉｇｈがＰチャネルＭＯＳトランジスタＭｐ４のゲートに出力されて、ＰチャネルＭＯＳトランジスタＭｐ４のスイッチがＯＦＦとなる。そして、ＰチャネルＭＯＳトランジスタＭｐ０がミラー元の電流源となり、Ｎｇのトータル値は１となる。したがって、１：ｎのミラー比で、出力トランジスタＭｐ１は制御される。

このように、重負荷時には、出力段カレントミラー回路のミラー比を大きくすることで、出力トランジスタＭｐ１より重負荷に応じた負荷電流を供給する。

図６は、実施形態１のレギュレータの軽負荷時と重負荷時の出力電圧対出力電流の関係を表す動作特性図である。

軽負荷時には、ＰチャネルＭＯＳトランジスタＭｐ４をオンすることでミラー比を小さくして、出力トランジスタＭｐ１を飽和領域で動作させることで、上昇を抑制した安定した出力電圧が出力される。重負荷時には、ＰチャネルＭＯＳトランジスタＭｐ４をオフすることでミラー比を大きくして、出力トランジスタＭｐ１から大きな負荷電流を供給できるような安定した出力電圧が出力される。

上述した構成及び動作により、出力段のカレントミラー回路のミラー比を負荷電流の大きさに応じて変えられるようにし、軽負荷時も出力トランジスタが飽和領域で動作できるようにしたため、軽負荷時に出力電圧が上昇することを抑制して、負荷変動に関らず安定した出力電圧を出力できるという効果がある。

また、実施形態１のレギュレータは、重負荷時にミラー比を大きくして、エラーアンプにおける出力トランジスタ以外の素子に流れる電流を小さくすることができる。つまり、軽負荷時及び重負荷時ともに、エラーアンプの出力トランジスタ以外の素子の消費電流を小さくすることができる。

さらに、実施形態１のレギュレータは、負荷電流の情報を得るために、出力段カレントミラー回路のミラー元に流れる電流を利用して、ＰチャネルＭＯＳトランジスタＭｐ０とＭｐ２のゲートを共通接続して、ＰチャネルＭＯＳトランジスタＭｐ０に流れる電流に応じた電流、つまり負荷電流に応じた電流を生成しているため、回路規模を小さくすることができる。また、軽負荷であるか重負荷であるかを判定するのに、ｖｂｉａｓ２を利用して電流源Ｍｎ１を構成し、ＰチャネルＭＯＳトランジスタＭｐ２とともに電流コンパレータを構成していることによっても、回路規模をより小さく構成できる。つまり、別途バイアス電圧や電流源を必要としない。

特に、本発明のレギュレータは、各トランジスタをトランジスタ群で構成する集積回路で実現する際に、数個のデバイス追加により構成できるため、レイアウトエリアの増加を抑制できる。また、エラーアンプ内も低消費電流であるため、配線領域がほとんど増加することがない。

なお、図７に示すように、負荷電流ｉｏｕｔの情報を得るには、出力端子にセンス抵抗Ｒ２をつけて、差動増幅器ＡＭＰにより電流電圧変換をして負荷電流の大きさに応じた電圧を得てもよい。この場合、この電圧をコンパレータＣＭＰで軽負荷と重負荷の境目を示す基準電圧ｖｒｅｆ２と比較して、ＰチャネルＭＯＳトランジスタＭｐ４のスイッチをオンオフさせるようにする。

（実施形態２）
（構成）
図８は、実施形態２のレギュレータの回路図である。

本実施形態と実施形態１との相違点は、電流コンパレータをヒステリシス特性を持ったヒステリシスコンパレータに変更した点である。具体的には、ＮチャネルＭＯＳトランジスタＭｎ１がそれぞれＮチャネルＭＯＳトランジスタＭｎ１ａ，Ｍｎ１ｂに置き換わり、ＮチャネルＭＯＳトランジスタＭｎ２，ＰチャネルＭＯＳトランジスタＭｐ５，抵抗Ｒ３が追加されている。ＮチャネルＭＯＳトランジスタＭｎ１ａ，Ｍｎ１ｂ，ＰチャネルＭＯＳトランジスタＭｐ２でヒステリシス特性を持った電流コンパレータを構成しており、コンパレータ出力であるノードｎｅｔ２５がスイッチであるＰチャネルＭＯＳトランジスタＭｐ４のゲートに接続されている。ＮチャネルＭＯＳトランジスタＭｎ１ａとＭｎ１ｂは電流源であり、それら電流値は所望するヒステリシス特性に応じて設定される。本実施形態では、（Ｍｎ１ａのドレイン電流Ｉｄ）がヒステリシス電流となるようなＮｇに、ＮチャネルＭＯＳトランジスタＭｎ１ａとＭｎ１ｂが設定される。また、ノードｎｅｔ２５はＰチャネルＭＯＳトランジスタＭｐ５のゲートに接続されており、ＰチャネルＭＯＳトランジスタＭｐ５と抵抗Ｒ３間のノードｎｅｔ２４は、スイッチであるＮチャネルＭＯＳトランジスタＭｎ２のゲートに接続されている。ノードｎｅｔ２４は、ノードｎｅｔ２５とは反転した電圧特性を持っている。

なお、図７に示した電圧コンパレータ７１をヒステリシスコンパレータにしても本実施形態と同様の機能が得られる。より具体的には、電圧コンパレータ７１の出力に応じてｖｒｅｆ２を変えるようにすればよい。

（動作）
図９は、実施形態２のレギュレータの動作を説明するためのタイミングチャートである。同チャートは、負荷電流Ｉｏｕｔが増大し、軽負荷から軽負荷と重負荷の境目を示す電流値ｉ２とｉ２よりも大きなｉ１を超えて重負荷となり、次いで逆に負荷電流Ｉｏｕｔが減少し、ｉ１とｉ２を下回って軽負荷となる場合を示している。

このとき、（下限値ｉ２）＋（Ｍｎ１ａ：Ｉｄ）＝（Ｍｎ１ｂ：Ｉｄ）の関係を満たすように設定することにより、負荷電流Ｉｏｕｔが増大するときにヒステリシス電流設定の下限値ｉ２では、スイッチＭｎ２がオンとなって、ＮチャネルＭＯＳトランジスタＭｎ１ａとＭｎ１ｂは並列に接続されている。両トランジスタＭｎ１ａ，Ｍｎ１ｂのドレイン電流（Ｍｎ１ａ：Ｉｄ），（Ｍｎ１ｂ：Ｉｄ）は、上限値ｉ１に設定されているため、負荷電流Ｉｏｕｔの増大時に時刻Ｔ１おいてｎｅｔ２５電圧の変化はなく、次いで時刻Ｔ２においてｎｅｔ２５電圧が反転する。反転と同時に、スイッチＭｎ２がオフとなりＮチャネルＭＯＳトランジスタＭｎ１ａがＭｎ１ｂから切り離され、閾値は下限値ｉ２の設定となる。そして、負荷電流Ｉｏｕｔが減少すると、時刻Ｔ３においてヒステリシス電流設定の上限値ｉ１ではｎｅｔ２５は変化せず、その後、時刻Ｔ４においてｎｅｔ２５が反転する。これにより、負荷が軽負荷から重負荷に変化したときと、重負荷から軽負荷に変化したときとで、ミラー比を切り替えるタイミング、つまり負荷電流ｉｏｕｔの閾値をずらしてヒステリシス特性を持たせることができる。これにより、実施形態１の効果に加えて、軽負荷と重負荷の境界付近を交互するような負荷変動が起こっても、ミラー比の切り替えに伴うスイッチングノイズを低減することができる。つまり、境界付近での細かな負荷変動に対しても安定した出力電圧を出力することができる。

（実施形態３）
（構成）
図１０は、実施形態３のレギュレータの回路図である。

本実施形態と実施形態１との相違点は、カレントミラー比を切り替えられる回路が、電流基準となるミラー元のＰＭＯＳトランジスタ（Ｍｐ０）から出力段に使用しているミラー先のＰＭＯＳトランジスタ（Ｍｐ１）とした点である。具体的には、実施形態１におけるＰチャネルＭＯＳトランジスタＭｐ３，Ｍｐ４が削除され、ＰチャネルＭＯＳトランジスタＭｐ２とＮチャネルＭＯＳトランジスタＭｎ１で構成される電流コンパレータの出力にインバータ１００が接続される。ＰチャネルＭＯＳトランジスタＭｐ１は軽負荷用のドライバー（出力トランジスタ）として動作し、ＰチャネルＭＯＳトランジスタＭｐ１ｂとＭｐ１ｔは重負荷用のドライバーとして追加さる構成となっている。インバータ１００の出力はＰチャネルＭＯＳトランジスタＭｐ３とＭｐ１ｂのゲートに接続されている。軽負荷時には、インバータ１００の入力信号はＨｉｇｈとなり、ＰチャネルＭＯＳトランジスタＭｐ３はＯＦＦとなり、ＰチャネルＭＯＳトランジスタＭｐ１ｂがＯＦＦとなり、ＰチャネルＭＯＳトランジスタＭｐ１ｔはドライバーとして動作せず、ＰチャネルＭＯＳトランジスタＭｐ１のみがドライバーとして動作する。

なお、ＰチャネルＭＯＳトランジスタＭｐ１ｂのトランジスタ数（ｍ）とＰチャネルＭＯＳトランジスタＭｐ１のトランジスタ数（ｎ）の関係は、ｍ＞＞ｎになっている。

（動作）
＜軽負荷時＞
軽負荷時には、インバータ１００の出力信号はＨｉｇｈとなり、ＰチャネルＭＯＳトランジスタＭｐ３，ＰチャネルＭＯＳトランジスタＭｐ１ｂはＯＦＦとなり、ＰチャネルＭＯＳトランジスタＭｐ１ｔは、ドライバーとして動作しない。

実施形態１と同様に、軽負荷時には、出力段カレントミラー回路のミラー比を小さくすることで、出力トランジスタＭｐ１を飽和領域で動作させて、軽負荷時に出力電圧が上昇することを抑制して、安定した出力電圧を出力できる。

＜重負荷時＞
重負荷時には、インバータ１００の出力信号はＬｏｗとなり、ＰチャネルＭＯＳトランジスタＭｐ３はＯＮとなり、ＰチャネルＭＯＳトランジスタＭｐ３ｂがＯＮとなり、ＰチャネルＭＯＳトランジスタＭｐ１ｔはドライバーとして動作する。ＰチャネルＭＯＳトランジスタＭｐ１とＭｐ１ｔとともに、ｖｏｕｔの出力電圧を制御する。

実施形態１と同様に、重負荷時には、出力段カレントミラー回路のミラー比を大きくすることで、ＰチャネルＭＯＳトランジスタＭｐ１から重負荷に応じた負荷電流を供給する。

上述した構成及び動作により、出力段のカレントミラー回路のミラー比を負荷電流の大きさに応じて変えられるようにし、軽負荷時も出力トランジスタが飽和領域で動作できるようにしたため、軽負荷時に出力電圧が上昇することを抑制して、負荷変動に関らず安定した出力電圧を出力することができる。

なお、本実施形態における電流コンパレータ（Ｍｎ１およびＭｐ２）に代えて、図７中に示したアンプ７０，電圧コンパレータ７１を用いる構成とすることもできる。

（実施形態４）
本実施形態では、実施形態２に用いたヒステリシスコンパレータと同様のヒステリシスコンパレータを、出力トランジスタのトランジスタ数を変更制御するために追加した構成により、負荷電流の閾値付近での変動による出力電圧ｖｏｕｔの変動を改善することができる。

（構成）
図１１は、出力トランジスタＭｐ１ｔとＭｐ１をヒステリシス制御で切り替えられるようにした、本発明に係るレギュレータの実施形態４の回路図である。

本実施形態と実施形態３との相違点は、電流コンパレータがヒステリシスコンパレータになった点である。具体的には、ＮチャネルＭＯＳトランジスタＭｎ１がそれぞれＮチャネルＭＯＳトランジスタＭｎ１ａ，Ｍｎ１ｂに置き換わり、ＮチャネルＭＯＳトランジスタＭｎ２，ＰチャネルＭＯＳトランジスタＭｐ５，抵抗Ｒ３が追加されている。ＮチャネルＭＯＳトランジスタＭｎ１ａ，Ｍｎ１ｂ，ＰチャネルＭＯＳトランジスタＭｐ２ａで電流コンパレータが構成され、コンパレータ出力であるノードｎｅｔ２５がスイッチであるＰチャネルＭＯＳトランジスタＭｐ４のゲートに接続されている。ＮチャネルＭＯＳトランジスタＭｎ１ａとＭｎ１ｂは電流源であり、それらの電流値をヒステリシス電流量に応じて設定する。本実施形態では、（Ｍｎ１ａのＩｄ）がヒステリシス電流となるようなＮｇに、ＮチャネルＭＯＳトランジスタＭｎ１ａ，Ｍｎ１ｂが設定される。

また、ノードｎｅｔ２５は、ＰチャネルＭＯＳトランジスタＭｐ５のゲートに接続されており、ＰチャネルＭＯＳトランジスタＭｐ５と抵抗Ｒ３間のノードｎｅｔ２４は、スイッチであるＮチャネルＭＯＳトランジスタＭｎ２のゲートに接続されている。ノードｎｅｔ２４は、ノードｎｅｔ２５の反転した電圧特性を持っている。ノードｎｅｔ２５がインバータを経由してスイッチであるＰチャネルＭＯＳトランジスタＭｐ３，Ｍｐ１ｂのゲートに接続されている。

（動作）
本実施形態のレギュレータによっても、図９に表された動作と同様の動作を実現することができる。

なお、本実施形態における電流コンパレータに代えて、図７中に示したアンプ７０，電圧コンパレータ７１を用いる構成とすることもできる。さらに、電圧コンパレータ７１をヒステリシスコンパレータとすることもできる。

７０アンプ
７１電圧コンパレータ
１００インバータ
Ｉｏｕｔ負荷電流

Claims

カレントミラー回路により構成される出力段を有し、入力電圧を出力電圧に変換するレギュレータにおいて、
前記出力段から負荷への負荷電流の電流値に応じて前記カレントミラー回路のミラー比を可変する制御部を備え、前記制御部は、前記電流値が所定の閾値より小さいときに、前記カレントミラー回路の前記ミラー比を前記電流値が前記閾値より大きいときよりも小さな値にすることで、前記カレントミラー回路におけるミラー先トランジスタである前記出力段の出力トランジスタを飽和領域において動作させる制御を行う、ことを特徴とするレギュレータ。
前記制御部は、
前記負荷電流の前記電流値が前記閾値より小さいか否かを示す判定信号を出力するコンパレータと、
前記判定信号に応じて前記カレントミラー回路の前記ミラー比を切り替えるスイッチ部であって、前記電流値が前記閾値より小さいことを前記判定信号が示しているときは、前記カレントミラー回路のミラー元トランジスタを構成する第１のトランジスタ群のトランジスタ数を、前記電流値が前記閾値より大きいことを前記判定信号が示しているときよりも増大させるスイッチ部と、
を備えたことを特徴とする請求項１に記載のレギュレータ。
前記コンパレータは電流コンパレータであることを特徴とする請求項２に記載のレギュレータ。
前記電流コンパレータは、
前記閾値に応じた電流を生成するように設定された第１の電流源と、
前記第１の電流源と直列接続され、ゲートが前記第１のトランジスタ群のゲートと共通接続され、前記第１のトランジスタ群のトランジスタ数に応じた数のトランジスタを含む第２のトランジスタ群と、
で構成され、前記第２のトランジスタ群と前記第１の電流源の共通接続部に、前記スイッチ部への前記判定信号が出力されることを特徴とする請求項３に記載のレギュレータ。
前記電流コンパレータはヒステリシスコンパレータであることを特徴とする請求項３に記載のレギュレータ。
前記閾値は、第１の閾値と該第１の閾値よりも大きい第２の閾値を含み、
前記ヒステリシスコンパレータは、
前記第１の閾値に応じた電流を生成するように設定された第１の電流源と、
前記第２の閾値に応じた電流を生成するように設定された第２の電流源と、
前記第２の電流源と直列接続され、ゲートが前記第１のトランジスタ群のゲートと共通接続され、前記第１のトランジスタ群のトランジスタ数に応じた数のトランジスタを含む第２のトランジスタ群と、
前記負荷電流の前記電流値が増大して前記第１の閾値を超えるときに、前記第２の電流源に並列に接続されていた前記第１の電流源を前記第２の電流源から切り離し、前記電流値が減少して前記第２の閾値を下回るときに、前記第１の電流源を前記第２の電流源に並列に接続するスイッチ回路と
で構成されることを特徴とする請求項５に記載のレギュレータ。
前記制御部は、前記負荷電流の前記電流値に応じた電圧を生成する電流電圧変換部をさらに備え、
前記コンパレータは、前記電圧を前記閾値に応じた基準電圧と比較して前記判定信号を出力する電圧コンパレータであることを特徴とする請求項２に記載のレギュレータ。
前記電圧コンパレータはヒステリシスコンパレータであることを特徴とする請求項７に記載のレギュレータ。
前記制御部は、
前記負荷電流の前記電流値が前記閾値より小さいか否かを示す判定信号を出力するコンパレータと、
前記判定信号に応じて前記カレントミラー回路の前記ミラー比を切り替えるスイッチ部であって、前記電流値が前記閾値より小さいことを前記判定信号が示しているときは、前記カレントミラー回路のミラー先トランジスタである前記出力段の出力トランジスタを構成する第１のトランジスタ群のトランジスタ数を、前記電流値が前記閾値より大きいことを前記判定信号が示しているときよりも減少させるスイッチ部と、
を備えたことを特徴とする請求項１に記載のレギュレータ。
前記コンパレータは電流コンパレータであることを特徴とする請求項９に記載のレギュレータ。
前記電流コンパレータは、
前記閾値に応じた電流を生成するように設定された第１の電流源と、
前記第１の電流源と直列接続され、ゲートが前記第１のトランジスタ群のゲートと共通接続され、前記第１のトランジスタ群のトランジスタ数に応じた数のトランジスタを含む第２のトランジスタ群と、
前記第１の電流源と前記第２のトランジスタ群の共通接続部と前記スイッチ部の間に接続されたインバータと
で構成され、前記インバータの出力に、前記スイッチ部への前記判定信号が出力されることを特徴とする請求項１０に記載のレギュレータ。
前記電流コンパレータはヒステリシスコンパレータであることを特徴とする請求項１０に記載のレギュレータ。
前記閾値は、第１の閾値と該第１の閾値よりも大きい第２の閾値を含み、
前記ヒステリシスコンパレータは、
前記第１の閾値に応じた電流を生成するように設定された第１の電流源と、
前記第２の閾値に応じた電流を生成するように設定された第２の電流源と、
前記第２の電流源と直列接続され、ゲートが前記第１のトランジスタ群のゲートと共通接続され、前記第１のトランジスタ群のトランジスタ数に応じた数のトランジスタを含む第２のトランジスタ群と、
前記第１の電流源と前記第２のトランジスタ群の共通接続部と前記スイッチ部の間に接続されたインバータと、
前記負荷電流の前記電流値が増大して前記第１の閾値を超えるときに、前記第２の電流源に並列に接続されていた前記第１の電流源を前記第２の電流源から切り離し、前記電流値が減少して前記第２の閾値を下回るときに、前記第１の電流源を前記第２の電流源に並列に接続するスイッチ回路と
で構成されることを特徴とする請求項１２に記載のレギュレータ。
前記制御部は、前記負荷電流の前記電流値に応じた電圧を生成する電流電圧変換部をさらに備え、
前記コンパレータは、前記電圧を前記閾値に応じた基準電圧と比較して前記判定信号を出力する電圧コンパレータであることを特徴とする請求項９に記載のレギュレータ。
前記電圧コンパレータはヒステリシスコンパレータであることを特徴とする請求項１４に記載のレギュレータ。