JP3092244B2 - 増幅回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高効率化を図るとと
もに、大振幅入力の急俊な立上りに対する追従性の改善
を図ったオーディオ信号等の電力増幅用に用いられる増
幅回路の改良に関するものである。

【０００２】

【発明の背景】オーディオ用パワーアンプとして、高効
率化を図るため駆動電源にスイッチング・シリーズ・レ
ギュレータ等のスイチング回路を用いて、供給すべき出
力の大きさに応じてパワーアンプ制御するようにしたも
たのがあった。このようなパワーアンプでは、スイッチ
ング出力を平滑した電圧でパワーアンプを駆動するた
め、入力信号の大振幅への急俊な立上りに対してパワー
アンプの駆動電圧が追従できず、パワーアンプの出力が
クリップしてしまう問題があった。

【０００３】そこで、このような問題を解決して高効率
化および大振幅入力の急俊な立上りに対する追従性を改
善するために、本出願人は先に特願平３−１７６０９４
号明細書および図面に記載の増幅回路を提案した。この
増幅回路について説明する。

【０００４】この増幅回路は、負荷に駆動用電力を供給
する主電源路と、この主電源路に挿入されてこの主電源
路をオン、オフスイッチングするスイッチング素子と、
前記主電源路に挿入されて前記スイッチング素子の出力
を平滑して前記負荷に供給する平滑回路と、前記入力信
号のレベルに応じて前記スイッチング素子をオン期間と
オフ期間の比率を可変にスイッチングして、前記負荷が
必要とする電力を主に前記主電源路から供給させるスイ
ッチング制御手段と、前記主電源路とは別に前記負荷に
駆動用電力を供給する電源路であって前記主電源路より
も高速応答で入力信号のレベル変化に追従して電力供給
を行なうことができる補助電源路と、この補助電源路に
挿入され当該補助電源路から前記負荷への電力供給量を
調整する補助電力供給量調整用素子と、この補助電力供
給量調整用素子を制御して前記主電源路による前記負荷
への電力供給量の不足分を前記補助電源路から供給させ
る補助電力供給量制御手段とを具備してなり、前記補助
電源路は前記主電源路による前記負荷への電力供給量の
不足分の大小にかかわらず前記負荷に略々最大出力を供
給し得る電源電圧で駆動されていることを特徴とするも
のである。

【０００５】この増幅回路によれば、負荷への電力供給
をスイッチング駆動で電力供給を行なう主電源路から主
に行なっているので、損失を減少させることができる。
また、平滑回路の存在により主電源路が追従できないよ
うな入力の急俊な立上りに対しては、主電源路よりも応
答性のよい補助電源路から電力が供給されるので、この
ような大振幅入力の急俊な立上りに対しても追従するこ
とができる。しかも、このように入力の立上りが急俊で
かつ大振幅であったとしても、補助電源路は主電源路に
よる負荷への電力供給量の不足分の大小にかかわらず負
荷に略々最大出力を供給し得る電源電圧で駆動されてい
るので、出力をクリップさせることもない。そして、補
助電源路をこのような電源電圧で駆動しても、通常時は
主電源路から主に電力供給されるので、補助電源路を流
れる平均的な電流値は小さくてすみ、この補助電源路で
の損失は小さくてすむ。これにより、効率が高くかつ大
振幅入力の急俊な立上りに対しても追従性のよい増幅回
路が実現される。

【０００６】この増幅回路の具体例を図２に示す。な
お、図２では＋側の回路のみを示す。−側の回路３８は
＋側と同様に構成されて、電源４６（電源電圧−Ｂ）に
より駆動される。以下の説明は＋側のみについて行な
う。

【０００７】オーディオ入力信号は、バイアス回路４０
を介してドライブ段のトランジスタＱｄ，Ｑｄ′に供給
されて、出力段のトランジスタＱａ，Ｑａ′を駆動し、
負荷（スピ−カ）１０に必要な電力を供給する。

【０００８】負荷１０への電力供給を主に行なう主電源
路４２は、電源４４（電源電圧＋Ｂ）、スイッチングト
ランジスタＱｓ（スイッチング素子）、平滑用コイルＬ
１（平滑回路）、出力段トランジスタＱａ、抵抗Ｒａ
（＝Ｒａ′）で構成される。主電源路４２による電力供
給の不足分を供給する補助電源路４８は、電源４４、抵
抗Ｒｓ、カスケード接続されたトランジスタＱｂ（補助
電力供給量調整用素子）および出力段トランジスタＱ
ａ、抵抗Ｒａで構成される。

【０００９】抵抗Ｒｓは補助電源路４８を流れる電流Ｉ
_Qbを検出するための小抵抗である。電流Ｉ_QbによってＲ
ｓの両端に発生した電圧Ｖ_Rsは、ヒステリシスコンパレ
ータ５０に入力される。ヒステリシスコンパレータ５０
は抵抗Ｒｓとともにスイッチング制御手段を構成し、電
圧Ｖ_Rsが所定の上限値Ｖ_HCH より高くなった時に“０”
を出力してトランジスタＱｓをオンし、一旦“０”にな
った後は電圧Ｖ_Rsが所定の下限値Ｖ_HCL に低下するまで
は“０”を保持し、電圧Ｖ_Rsが下限値Ｖ_HCL より低くな
ると“１”を出力してトランジスタＱｓをオフし、一旦
“１”になった後は電圧Ｖ_Rsが所定の上限値Ｖ_HCH より
高くなるまで“１”を保持する。これにより、トランジ
スタＱｓはスイッチング動作をする。平滑用コイルＬ１
はこのスイッチング動作によるトランジスタＱｓの出力
波形を平滑化して負荷に供給するものである。また、ダ
イオードＤ３はトランジスタＱｓがオフした時に平滑用
コイルＬ１から流出する電流の電流路を形成するフライ
ホイール用ダイオードである。

【００１０】出力トランジスタＱａのエミッタとトラン
ジスタＱｂのベース間には直流電源５２が接続されてい
る。その電源電圧Ｖ１は、 Ｖ１＝Ｖ_Qamin ＋Ｖ_QbBE に設定されている。ここで、Ｖ_Qamin は出力トランジス
タＱａが最大出力時でもリニアリティを確保できる最低
電圧で通常約２〜３Ｖである。また、Ｖ_QbBEはトランジ
スタＱｂのベース・エミッタ間電圧でオン時は約０．６
Ｖである。このトランジスタＱａのエミッタから電源５
２を経てトランジスタＱｂのベースに至る経路５１が補
助電力供給量制御手段に相当する。

【００１１】図２の回路の動作を説明する。はじめに、
ヒステリシスコンパレータ５０の出力が“１”でスイッ
チングトランジスタＱｓがオフ状態であったとする。オ
ーディオ入力信号はトランジスタＱｄを介して出力段ト
ランジスタＱａに供給される。これにより、補助電源路
４８を通ってトランジスタＱａに電流Ｉ_Qbが流れ、負荷
１０に供給される。この電流Ｉ_Qbにより抵抗Ｒｓの両端
に電圧Ｖ_Rsが生じる。この電圧Ｖ_Rsが所定の上限値Ｖ
_HCH に達すると、ヒステリシスコンパレータ５０の出力
が“０”に反転し、トランジスタＱｓをオンさせる。こ
れにより、主電源路４２から電流供給が行なわれる。

【００１２】トランジスタＱｓがオンした状態では主電
源路４２の抵抗値は補助電源路４８の抵抗値よりも小さ
いので、トランジスタＱｓが一旦オンすると、主電源路
４２からの電流Ｉ_L1は増大し、その分補助電源路４８か
らの電流Ｉ_Qbは減少する。電流Ｉ_L1，Ｉ_Qbは加算点４９
で電流加算されて、トランジスタＱａを介して負荷電流
Ｉ_RLとして負荷１０に供給されて、負荷１０に必要な電
力を供給する。

【００１３】補助電源路４８の電流Ｉ_Qbが０になる寸前
に抵抗Ｒｓの両端の電圧Ｖ_Rsが所定の下限値Ｖ_HCL に達
し、コンパレータ５０の出力が“１”に反転し、トラン
ジスタＱｓをオフさせる。トランジスタＱｓがオフする
と、平滑用コイルＬ１の電流Ｉ_L1はダイオードＤ３を介
して流れる。この電流Ｉ_L1がしだいに減少するにつれて
補助電源路４８の電流Ｉ_Qbが増大し、電圧Ｖ_Rsが所定の
上限値Ｖ_HCH に達すると、再びコンパレータ５０の出力
が“０”に反転してトランジスタＱｓがオンし、以後同
じ動作を繰り返す。このようにトランジスタＱｓは入力
信号レベルに応じてオン期間、オフ期間の比率を可変に
自励発振によりスイッチングされる。

【００１４】このような動作によれば、トランジスタＱ
ｂは常に能動状態にあり、トランジスタＱａから負荷１
０に流れる電流Ｉ_RLは主電源路４２と補助電源路４８の
双方から供給される。主電源路４２のトランジスタＱｓ
はスイッチング駆動なので損失は小さい。また、補助電
源路４８はトランジスタＱｂで損失を生じることになる
が、抵抗Ｒｓの値とヒステリシスコンパレータ５０の基
準電圧Ｖ_HCH ，Ｖ_HCL のセッティングによりトランジス
タＱｂに流れる電流Ｉ_Qbは平滑用コイルＬ１の出力電流
Ｉ_L1のリップル電流とほぼ同じまで少くできるため、Ｉ
_L1>>Ｉ_Qbとなって、トランジスタＱｂでの損失は小さく
できる。

【００１５】また、トランジスタＱｂは常時オンしてお
り、Ｖ_QbBEは常に約０．６Ｖであるため、出力段トラン
ジスタＱａのコレクタ・エミッタ間電圧Ｖ_Qaは常に Ｖ_Qa＝Ｖ１−Ｖ_QbBE＝Ｖ_Qamin に保たれる。したがって、出力段トランジスタＱａの損
失を最低の状態にできる。図２の回路によれば、最大の
損失源である出力段トランジスタＱａの損失を最低に保
持できる効果は大きい。

【００１６】図３は図２のトランジスタＱｂ，Ｑｓの部
分を抜き出して示したものである。この回路の動作を図
４を参照して説明する。トランジスタＱｂに信号源５４
からステップ状の入力Ｖ_inが入ると（ｔ１）、はじめは
トランジスタＱｓはオフしているので、出力電流Ｉ_RLは
すべて補助電源路４８のトランジスタＱｂから供給され
る。トランジスタＱｂの電流Ｉ_Qbが一気に増大して抵抗
Ｒｓの両端の電圧Ｖ_Rsがコンパレータ５０の上側の基準
電圧Ｖ_HCH に達すると、コンパレータ５０の出力は
“０”に反転してトランジスタＱｓをオンさせる。これ
により、主電源路４２からの電源供給が開始される。こ
の主電源路４２からの電流Ｉ_L1は平滑用コイルＬ１があ
るため一気には増大せず、徐々に増大する。主電流Ｉ_L1
が徐々に増大すると、補助電流Ｉ_Qbは Ｉ_Qb＝Ｉ_RL−Ｉ_L1 により徐々に減少する。補助電流Ｉ_Qbが減少して電圧Ｖ
_Rsがコンパレータ５０の下側の基準電圧Ｖ_HCL に達する
と（ｔ２）、トランジスタＱｓがオフし、平滑用コイル
Ｌ１の出力電流Ｉ_L1が徐々に減少していく。すると、補
助電流Ｉ_Qbが増え、電圧Ｖ_Rsが上側の基準電圧Ｖ_HCH に
達すると（ｔ３）、再びトランジスタＱｓがオンし、以
後同じ動作を繰り返す。最初の立上り部分（時刻ｔ１直
後）は、平滑用コイルＬ１の出力電流Ｉ_L1がすぐには追
いつかないため、補助電流Ｉ_Qbが主であるが、入力Ｖ_in
の変化が少なく、負荷電流Ｉ_RLの変化が少ない場合に
は、ほとんど主電流源４２から電力が供給される。音楽
信号は高域成分（変化の大きい信号）のエネルギが少な
いため、補助電流Ｉ_Qbの平均値は小さく、負荷電流Ｉ_RL
の多くがスイッチング駆動により効率が高い主電源路４
２からの電流Ｉ_L1として供給される。また、図２の回路
では負荷電流Ｉ_RLはすべてトランジスタＱａ（Ｑａ′）
から供給されるが、トランジスタＱａのコレクタ・エミ
ッタ間電圧Ｖ_Qaは前述のようにトランジスタＱａをオン
するに必要な最低限の電圧Ｖ_Qamin がかかっているだけ
であるので、ここでの損失は小さい。したがって、回路
全体としての効率は非常に高いものとなる。しかも、入
力Ｖ_inの急俊な立上りに対しては応答の速い補助電源路
４８から電力が供給されるので、この急俊な立上りに追
従して負荷１０に必要な電力を供給することができる。
しかも、補助電源路４８は主電源路４２と同じく高い電
圧＋Ｂで駆動されているので、大振幅入力の急俊な立上
りに対しても出力をクリップさせることなく追従して所
定の最大出力を負荷に供給することができる。

【００１７】また、図２の回路によれば、音響特性面で
の効果も得られる。すなわち、トランジスタＱｂはカッ
トオフしないため、常にわずかな電流ではあるが能動状
態にあり、スイッチングによる主電流Ｉ_L1のリップル分
をトランジスタＱｂからの電流Ｉ_Qbで吸収するように動
作する。したがって、出力段トランジスタＱａへの供給
電圧はリップル電圧を持たなくなり、出力へのリップル
電圧の影響はなくなり、スイッチング駆動による歪率や
Ｓ／Ｎの劣化を防止することができる。

【００１８】なお、図２の回路においては、ヒステリシ
スコンパレータ５０の上側の基準電圧Ｖ_HCH を十分小さ
な値に設定することによって補助電流Ｉ_Qbの平均値を小
さくしてトランジスタＱｂでの損失を減らすことができ
るが、トランジスタＱｓのスイッチング周波数が高くな
り、スイッチングロスが増えることになる。したがっ
て、トランジスタＱｂでの損失とトランジスタＱｓでの
スイッチングロスとの兼ね合いで、これらの和が最小と
なるように上側の基準電圧Ｖ_HCH の大きさを設定するの
が望ましい。また、下側の基準電圧Ｖ_HCL はトランジス
タＱｂがカットオフしない範囲でなるべく小さいほうが
損失が少なくてすむ。なお、トランジスタＱｓの自走ス
イッチング周波数はバイポーラトランジスタを使用した
場合は、例えば上限を１００kHz 程度に設定することが
できる（出力によって自走周波数は変動する。）。ま
た、上限を１００kHz 以上に設定する場合は、バイポー
ラトランジスタでスイッチングができなければ、パワー
ＭＯＳトランジスタ等を用いることができる。

【００１９】図２のヒステリシスコンパレータ５０の構
成例を図５に示す。＋Ｂの電源ライン５６とトランジス
タＱｓとダイオードＤ３の接続点５８との間には、抵抗
Ｒ３，Ｒ４の直列接続回路が接続されている。また、抵
抗Ｒｓの両端間には、トランジスタＱｃ、抵抗Ｒ２，Ｒ
１の直列接続回路が接続されている。そして、抵抗Ｒ
３，Ｒ４の接続点６０はトランジスタＱｃのベースに接
続され、抵抗Ｒ１，Ｒ２の接続点６２はスイッチングト
ランジスタＱｓのベースに接続されている。

【００２０】上記の構成によれば、トランジスタＱｓが
オフしている状態では抵抗Ｒ３の両端に発生している電
圧により、トランジスタＱｃはオンしている。この時ト
ランジスタＱｓには電圧Ｖ_Rsを抵抗Ｒ１，Ｒ２で分圧し
た電圧が印加されている。この状態で補助電流Ｉ_Qbが増
大して電圧Ｖ_Rsが上昇し、トランジスタＱｓのベース・
エミッタ間電圧が約０．６Ｖに上昇するとトランジスタ
Ｑｓがオンし、主電流Ｉ_L1が流れる。トランジスタＱｓ
がオンすると、点５８の電位がほぼ＋ＢＶに上昇するの
で、点６０の電位も上昇してトランジスタＱｃはオフす
る。トランジスタＱｓがオンして主電流Ｉ_L1が増大する
と、補助電流Ｉ_Qbは減少し、電圧Ｖ_Rsは低下する。そし
て、トランジスタＱｃがオフした状態ではトランジスタ
Ｑｓのベース・エミッタ間には電圧Ｖ_Rsがそのまま印加
されるので、この電圧Ｖ_Rsが約０．６Ｖ以下に低下する
と、トランジスタＱｓはオフする。トランジスタＱｓが
オフすると、点５８の電位が下がってトランジスタＱｃ
がオンする。

【００２１】このように、図２のヒステリシスコンパレ
ータ５０によれば、トランジスタＱｓがオフしている時
は、電圧Ｖ_Rsを抵抗Ｒ１，Ｒ２で分圧した電圧がトラン
ジスタＱｓのベース・エミッタ間にかかり、電圧Ｖ_Rsが
抵抗Ｒ２の両端に約０．６Ｖ以上の電圧を生じさせる電
圧に上昇してはじめてトランジスタＱｓがオンする。ま
た、トランジスタＱｓがオンしている時は、電圧Ｖ_Rsが
そのままトランジスタＱｓのベース・エミッタ間にかか
り、電圧Ｖ_Rsが約０．６Ｖ以下になるとトランジスタＱ
ｓはオフする。これにより、ヒステリシスをもったコン
パレート動作が実現されて、トランジスタＱｓは自励発
振によりスイッチング動作をする。

【００２２】なお、下側の基準電圧Ｖ_HCL は抵抗Ｒｓの
値によって設定される。また、上側の基準電圧Ｖ_HCH は
抵抗Ｒ１，Ｒ２の値の比によって設定され、抵抗Ｒ１を
抵抗Ｒ２よりも大きな値にするほどＶ_HCH は大きくな
る。

【００２３】なお、ヒステリシスコンパレータ５０は図
５の構成のものに限らず、オペアンプ等を用いて様々に
構成することもできる。ただし、図５のように構成すれ
ば、ヒステリシスコンパレータ５０用に別電源が不要で
ある等簡易に実現できる利点がある。

【００２４】また、負荷１０への電源供給路の切換え
は、補助電流値を検出して行なうほかに、主電源路４２
の電圧と補助電源路４８の電圧の大小により切り換える
こともできる。すなわち、通常時は主電源路４２の出力
電圧のほうが高くなるようにして主電源路４２から高効
率で電源供給を行ない、入力信号が急俊に立上がった時
は主電源路４２の出力電圧は急には追い付かないので補
助電源路４８の出力電圧のほうが高くなるようにして、
トランジスタＱｂをオンして補助電源路４８から高速応
答で電源供給を行なう。

【００２５】なお、図２の回路は図６に示すように概念
的にとらえることもできる。すなわち、主電源路４２に
は高効率で電流を供給できるが入力信号の変化に対する
応答が遅い高効率電流バッファ回路（スイッチングトラ
ンジスタ４２と平滑用コイルＬ１）を挿入し、補助電源
路４８には入力信号の変化に対する応答は速いが損失の
大きい高速電圧バッファ回路（トランジスタＱｂとその
ベース電圧を制御する経路５１）を挿入し、両電源路４
２，４８の電流Ｉ_L1，Ｉ_Qbを加算点４９で加算して、ト
ランジスタＱａを介して負荷１０に負荷電流Ｉ_RL（＝Ｉ
_L1＋Ｉ_Qb）を供給する。電流検出回路（抵抗Ｒｓ）は補
助電流ＩQbの大きさを検出し、それに応じて制御回路
（ヒステリシスコンパレータ５０）を介して高効率電流
バッファ回路４２、Ｌ１を制御して主電流Ｉ_L1を調整す
る。高速電圧バッファ回路Ｑｂ，５１は主電流Ｉ_L1での
不足分（Ｉ_RL−Ｉ_L1）を補助電流ＩQbとして供給する。

【００２６】出力トランジスタＱａのコレクタの電圧Ｖ
ｓは出力電圧Ｖoutよりもわずかに大きいだけであり、
これにより出力トランジスタＱａの損失は最小限に抑え
られる。また、負荷電流Ｉ_RLは、入力の急俊な立上りに
対してはまず補助電流Ｉ_Qbが応答し、しだいに主電流Ｉ
_L1が支配的になる。補助電流Ｉ_Qbは極めて高速で立上る
ため出力波形に欠損は生じない。補助電流Ｉ_Qbの供給は
短時間のみの動作であり、エネルギは損失の小さい主電
源路４２からの主電流Ｉ_L1で主に供給されるので全体と
して高効率となる。これにより、高効率でかつスルーレ
ートの速い電力増幅回路が実現される。

【００２７】

【従来の技術】前記図２の回路の具体的な構成として従
来考えられていたものを図７に示す。図２の各部と共通
する部分には同一の符号を用いる。ここでは、出力段ト
ランジスタＱａとカスケードトランジスタＱｂをそれぞ
れパラレル構成としている。主電源路４２はスイッチン
グトランジスタ、平滑回路およびスイッチング制御手段
を内臓する高効率電流供給回路７０から電流加算点４９
を介して出力段トランジスタＱａに主電流を供給してい
る。また、補助電源路４８は補助電力供給量調整用トラ
ンジスタＱｂを介して出力段トランジスタＱａに補助電
流を供給している。トランジスタＱｂのベース電位を制
御する図２の経路５１は、図７では、トランジスタＱ１
０のエミッタ→ツェナダイオードＺＤ→トランジスタＱ
１１→抵抗Ｒ１３→ダイオードＤ１０→トランジスタＱ
１４→トランジスタＱｂのベースの経路に相当する。こ
れにより、入力が急俊に立上がると、トランジスタＱｂ
のベース電位が即座に上昇して、補助電流を増大させて
これに追従し、その後主電流が徐々に増大していって補
助電流を減少させていく。

【００２８】

【発明が解決しようとする課題】前記図７の回路によれ
ば、入力信号レベルにツェナダイオードのツェナ電圧Ｖ
ｚを加えた電圧でカスケードトランジスタＱｂを駆動す
ることにより、出力段トランジスタＱａに常に一定のコ
レクタ・エミッタ間電圧Ｖ_CEを印加するようにしてい
る。したがって、この電圧Ｖ_CEを低く設定することによ
り出力段トランジスタＱａでの損失を減らすことができ
る。ところが、電圧Ｖ_CEを低く設定しすぎると、小出力
時はよくても、大出力時に出力段トランジスタＱａの飽
和時のコレクタ・エミッタ間電圧Ｖ_CEsat がトランジス
タの特性により高くなるため、出力段トランジスタＱａ
が飽和してしまい、信号が歪んでしまう。このため、あ
る程度高めに電圧Ｖ_CEを設定する必要があり、その分出
力段トランジスタＱａの損失が増えて効率が低下する。

【００２９】また、ツェナダイオードＺＤが常に一定の
電圧Ｖｚを生じるためには、ツェナダイオードＺＤに常
に所定値以上の逆方向電流を流しておかなければならな
いが、この逆方向電流は出力に応じて変動する（出力が
大きくなるほど逆方向電流は減少する）ので、大出力時
にも所定値以上の逆方向電流が流れるように設定しなけ
ればならず、小出力時にツェナダイオードＺＤでの損失
が大きくなり、効率が低下する。

【００３０】この発明は、前記従来の技術における問題
点を解決して、補助電力供給量制御手段を構成するツェ
ナダイオードや出力段素子での損失を減少させて効率を
より向上させた増幅回路を提供しようとするものであ
る。

【００３１】

【課題を解決するための手段】請求項１記載の発明は、
補助電力供給量制御手段を構成するツェナダイオードに
流れる電流値を調整するツェナダイオード駆動電流調整
素子とこのツェナダイオード駆動電流調整素子を制御す
るツェナダイオード駆動電流制御手段を設け、入力信号
のレベルが増大した時にツェナダイオード駆動電流の減
少を抑えるようにツェナダイオード駆動電流制御手段で
ツェナダイオード駆動電流調整素子を制御するようにし
たものである。

【００３２】また、請求項２記載の発明は、前記ツェナ
ダイオード駆動電流制御手段が入力信号のレベルが増大
した時に前記ツェナダイオード駆動電流を幾分増大させ
るように前記ツェナダイオード駆動電流調整素子を制御
し、かつ前記ツェナダイオード駆動電流路に流れる電流
値に応じて前記補助電力供給量調整用素子の制御入力の
電位を増減させる制御用抵抗を当該ツェナダイオート駆
動電流路に直列に介挿してなるものである。

【００３３】

【作用】請求項１記載の発明によれば、入力信号レベル
が増大した時（大出力時）にツェナダイオード駆動電流
の低下が抑制されるので、入力信号レベルが小さい時
（小出力時）のツェナダイオード駆動電流を小さな値に
設定することができ、ツェナダイオードでの損失が減少
して、効率を向上させることができる。

【００３４】また、請求項２記載の発明によれば、入力
信号レベルが増大した時（大出力時）にダイオード駆動
電流が幾分増大するようにしたので、この時制御用抵抗
の両端の電圧が幾分増大して補助電力供給量調整用素子
の制御入力の電位が幾分増大し、これにより出力段素子
の駆動電圧が幾分増大する。したがって、大出力時に出
力段素子の飽和が防止されるので、小出力時の出力段素
子の駆動電圧を低く設定することができ、出力段素子で
の損失が減少して、効率をより向上させることができ
る。

【００３５】

【実施例】この発明の一実施例を図１に示す。なお、図
１では＋側の回路のみを示す。−側の回路３８は＋側と
同様に構成されて、電源電圧−Ｂにより駆動される。以
下の説明は＋側のみについて行なう。また、前記図２、
図７と共通する部分には同一の符号を用いる。

【００３６】増幅回路８１において、オーディオ入力信
号は、ドライブ段のトランジスタＱ１０，Ｑ１５を介し
て出力段のトランジスタＱａを駆動し、負荷（スピ−
カ）１０に必要な電力を供給する。出力段は、出力段ト
ランジスタＱａで構成される。出力段トランジスタＱａ
とカスケードトランジスタＱｂはそれぞれパラレル構成
とされている。

【００３７】負荷１０への電力供給を主に行なう主電源
路４２は、電圧＋Ｂの電源→高効率電流供給回路７０
（スイッチング素子、平滑回路、スイッチング制御手段
等で構成）→出力段トランジスタＱａ（出力段素子）→
抵抗Ｒａで構成される。主電源路４２による電力供給の
不足分を供給する補助電源路４８は、電圧＋Ｂの電源→
カスケード接続されたトランジスタＱｂ（補助電力供給
量調整用素子）および出力段トランジスタＱａ→抵抗Ｒ
ａで構成される。両電源路４２，４８の電流（主電流、
補助電流）は加算点４９で加算されて出力段トランジス
タＱａに供給される。なお、補助電源路４８は主電源路
４２と同じ電圧＋Ｂで駆動されているので、主電源路４
２による負荷１０への電力供給量の不足分の大小にかか
わらず負荷１０に最大出力を供給することができる。

【００３８】負荷１０への電源供給路の切換えは、補助
電流値を検出して行なうもの（前記図２等の方法）のほ
かに、主電源路４２の電圧と補助電源路４８の電圧の大
小により切り換えることもできる。すなわち、通常時は
主電源路４２の出力電圧のほうが高くなるようにして主
電源路４２から高効率で電源供給を行ない、入力信号が
急俊に立上がった時は主電源路４２の出力電圧は急には
追い付かないので補助電源路４８の出力電圧のほうが高
くなるようにして、トランジスタＱｂをオンして補助電
源路４８から高速応答で電源供給を行なう。

【００３９】補助電力供給量調整用トランジスタＱｂの
ベース（制御入力）の電位を制御する経路５１（補助電
力供給量制御手段）は、出力段トランジスタＱａのエミ
ッタ→ツェナダイオードＺＤ→抵抗Ｒｃ→ダイオードＤ
１１→トランジスタＱｅ→トランジスタＱｂのベースの
経路で構成される。これにより、入力が急俊に立上がる
と、トランジスタＱｂのベース電位が即座に上昇して、
補助電流を増大させてこれに追従し、その後主電流が徐
々に増大していって補助電流を減少させていく。

【００４０】ツェナダイオード駆動電流路８０は、ツェ
ナダイオードＺＤに駆動電流Ｉｄを供給するもので、そ
の経路中にツェナダイオード駆動電流調整用トランジス
タＱｃ（ツェナダイオード駆動電流調整素子）が挿入さ
れている。トランジスタＱｃのコレクタ・ベース間に
は、ツェナダイオードＺＤの駆動電流Ｉｄ初期値（無出
力時）を調整するための抵抗Ｒ１２が設けられている。

【００４１】ツェナダイオード駆動電流制御手段８２
は、トランジスタＱｃを制御してツェナダイオード駆動
電流Ｉｄを制御するもので、トランジスタＱｅのコレク
タに抵抗Ｒ１０およびダイオードＤ１２を挿入し、トラ
ンジスタＱｃのエミッタに抵抗Ｒ１１を挿入し、トラン
ジスタＱｅのコレタクをトランジスタＱｃのベースに接
続して構成されている。

【００４２】上記構成によれば、入力信号レベルが高く
なる（出力が増大する）と、出力電流が増大し、トラン
ジスタＱｅのコレクタ電流Ｉ₁₀が増大する。これにより
抵抗Ｒ１０の両端の電圧Ｖ_R10 が増大して、抵抗Ｒ１１
を流れる電流Ｉ₁₁が増大する。この時、 Ｖ_R10 ＝Ｖ_R11 であるから、 Ｉ₁₁＝Ｉ₁₀×（Ｒ１０／Ｒ１１） となる。この電流Ｉ₁₁はツェナダイオードＺＤの駆動電
流Ｉｄとなる。

【００４３】したがって、大出力時にツェナダイオード
ＺＤの駆動電流Ｉｄが幾分増大するので、小出力時のツ
ェナダイオード駆動電流Ｉｄを低く設定することができ
（つまり、小出力時の駆動電流Ｉｄを低く設定しても大
出力時にツェナダイオードＺＤを十分駆動できる駆動電
流Ｉｄが得られる。）、その分ツェナダイオードＺＤで
の損失を減らして効率を高めることができる。

【００４４】また、点Ｐ１とツェナダイオードＺＤとの
間に抵抗Ｒｃ（制御用抵抗）が挿入されているので、大
出力時にツェナダイオード駆動電流Ｉｄが増大すると、
その分トランジスタＱｅのベース電位がさらに高くな
り、出力段トランジスタＱａのコレクタ・エミッタ間電
圧Ｖ_CEが上昇してその飽和が防止される。したがって、
小出力時の電圧Ｖ_CEを低く設定することができるので、
その分出力段トランジスタＱａでの損失を減らして効率
をより高めることができる。

【００４５】なお、上記実施例では大出力時にツェナダ
イオード駆動電流Ｉｄが増大するようにしたが、増大し
ないまでも減少を抑えるようにするだけでもツェナダイ
オードＺＤでの損失を減らすことができる。

【００４６】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、入力信号レベルが増大した時（大出力時）
にツェナダイオード駆動電流の低下が抑制されるので、
入力信号レベルが小さい時（小出力時）にツェナダイオ
ード駆動電流を必要最低限の値にすることができ、ツェ
ナダイオードでの損失を減少して、効率が向上させるこ
とができる。

【００４７】また、請求項２記載の発明によれば、入力
信号レベルが増大した時（大出力時）にダイオード駆動
電流が幾分増大するようにしたので、この時制御用抵抗
の両端の電圧が幾分増大して補助電力供給量調整用素子
の制御入力の電位が幾分増大し、これにより出力段素子
の駆動電圧が幾分増大する。したがって、大出力時に出
力段素子の飽和が防止されるので、小出力時の出力段素
子の駆動電圧を低く設定することができ、出力段素子で
の損失が減少して、効率をより向上させることができ
る。

【図面の簡単な説明】

【図１】 この発明の一実施例を示す回路図である。

【図２】 従来提案されていた高効率化および高追従性
を図った増幅回路を示す回路図である。

【図３】 図２の回路においてトランジスタＱｂ，Ｑｓ
の部分を抜き出して示した図である。

【図４】 図３の回路の動作波形図である。

【図５】 図２におけるヒステリシスコンパレータ５０
の具体例を示す回路図である。

【図６】 図２の回路を概念的にとらえたブロック図で
ある。

【図７】 図２の回路の従来考えられていた具体例を示
す回路図である。

【符号の説明】

１０ 負荷 ４２ 主電源路 ４８ 補助電源路 ５１ 信号経路（補助電力供給量制御手段） ８０ ツェナダイオード駆動電流路 ８１ 増幅回路 ８２ ツェナダイオード駆動電流制御手段 Ｑａ 出力段トランジスタ（出力段素子） Ｑｂ トランジスタ（補助電力供給量調整用素子） Ｑｃ トランジスタ（ツェナダイオード駆動電流調整素
子） ＺＤ ツェナダイオード Ｒｃ 制御用抵抗

フロントページの続き (56)参考文献 特開 昭52−51847（ＪＰ，Ａ) 特開 昭52−112261（ＪＰ，Ａ) 特開 昭56−10715（ＪＰ，Ａ) 特開 昭56−104510（ＪＰ，Ａ) 特開 昭57−11508（ＪＰ，Ａ) 特開 昭57−107618（ＪＰ，Ａ) 特開 昭57−212808（ＪＰ，Ａ) 特開 昭57−212809（ＪＰ，Ａ) 特開 昭57−212811（ＪＰ，Ａ) 特開 昭58−79309（ＪＰ，Ａ) 特開 昭58−84509（ＪＰ，Ａ) 特開 昭58−111507（ＪＰ，Ａ) 特開 昭58−182904（ＪＰ，Ａ) 特開 昭58−182905（ＪＰ，Ａ) 特開 昭59−211304（ＪＰ，Ａ) 特開 昭60−107905（ＪＰ，Ａ) 特開 平４−372212（ＪＰ，Ａ) 実開 昭57−98013（ＪＰ，Ｕ) 実開 昭59−99518（ＪＰ，Ｕ) 実開 平２−49212（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/02 H03F 1/32 H03F 3/181 - 3/32 H03G 11/00 - 11/08 ＰＣＩ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】入力信号を電力増幅して負荷に供給する出
   力段素子と、 この出力段素子に駆動用電源を供給する主電源路と、 この主電源路に挿入されてこの主電源路をオン、オフス
   イッチングするスイッチング素子と、 前記主電源路に挿入されて前記スイッチング素子の出力
   を平滑して前記負荷に供給する平滑回路と、 前記入力信号のレベルに応じて前記スイッチング素子を
   オン期間とオフ期間の比率を可変にスイッチングして、
   前記負荷が必要とする電力を主に前記主電源路から供給
   させるスイッチング制御手段と、 前記主電源路とは別に前記出力段素子に駆動用電源を供
   給する電源路であって前記主電源路よりも高速応答で入
   力信号のレベル変化に追従して電力供給を行なうことが
   できる補助電源路と、 前記出力段素子に対してカスケード接続された状態で前
   記補助電源路に挿入され当該補助電源路から前記負荷へ
   の電力供給量を調整する補助電力供給量調整用素子と、 前記入力信号のレベルに応じた電圧をツェナダイオード
   を介して前記補助電力供給量調整用素子の制御入力に印
   加して前記主電源路による前記負荷への電力供給量の不
   足分を前記補助電源路から供給させる補助電力供給量制
   御手段と、 前記ツェナダイオードに駆動電流を供給するツェナダイ
   オード駆動電流路と、 このツェナダイオード駆動電流路に流れる電流値を調整
   するツェナダイオード駆動電流調整素子と、 前記入力信号のレベルが増大した時に前記ツェナダイオ
   ード駆動電流の減少を抑えるように前記ツェナダイオー
   ド駆動電流調整素子を制御するツェナダイオード駆動電
   流制御手段とを具備してなる増幅回路。
2. 【請求項２】前記ツェナダイオード駆動電流制御手段が
   入力信号のレベルが増大した時に前記ツェナダイオード
   駆動電流を幾分増大させるように前記ツェナタイオード
   駆動電流調整素子を制御するものであり、かつ前記ツェ
   ナダイオード駆動電流路に流れる電流値に応じて前記補
   助電力供給量調整用素子の制御入力の電位を増減させる
   制御用抵抗を当該ツェナダイオート駆動電流路に直列に
   介挿してなる請求項１記載の増幅回路。