JP3579253B2 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP3579253B2
JP3579253B2 JP16499798A JP16499798A JP3579253B2 JP 3579253 B2 JP3579253 B2 JP 3579253B2 JP 16499798 A JP16499798 A JP 16499798A JP 16499798 A JP16499798 A JP 16499798A JP 3579253 B2 JP3579253 B2 JP 3579253B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
volume
circuit
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16499798A
Other languages
English (en)
Other versions
JPH11355072A (ja
Inventor
栄寿 前原
高久 牧野
聡 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16499798A priority Critical patent/JP3579253B2/ja
Publication of JPH11355072A publication Critical patent/JPH11355072A/ja
Application granted granted Critical
Publication of JP3579253B2 publication Critical patent/JP3579253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は増幅回路に関し、さらに詳しくいえば、オーディオアンプなどに用いられる増幅回路における放熱設計や効率の改善に関するものである。
【0002】
【従来の技術】
以下で、従来一般に用いられていた増幅回路について図面を参照しながら説明する。
【0003】
図13は、従来の一般的な増幅回路の構成を示す図である。
【0004】
図13の回路は、ACトランス1と、ブリッジ回路2とを有する電源部と、プリアンプ3、パワー出力段トランジスタQ1,Q2から成る増幅部を有し、入力信号ASを増幅してスピーカSPに出力させる回路である。
【0005】
この回路によれば、不図示のAC電源からAC電圧がACトランス1に入力された後に、ブリッジ回路2に入力され、ここで整流されて直流電源電圧±Vccが生成されてプリアンプ3に印加される。この直流電源電圧±Vccを用いてプリアンプ3は入力信号ASを電圧増幅してパワー出力段トランジスタQ1,Q2に出力し、パワー出力段トランジスタQ1,Q2はこれをさらに電流増幅することで増幅信号が生成され、スピーカSPに出力される。
【0006】
しかし、このような増幅回路によれば、以下に示すような問題が生じていた。
【0007】
(1)放熱設計における問題
上記回路において、最も電流を消費し、高い電圧が印加されるパワー出力段トランジスタはモノリシックICに搭載されている場合があり、また取扱いの関係から将来はそうすることが望まれている。このようなICにはほとんどの場合過熱保護回路が内蔵されているが、このようなICを上記の回路に搭載すると、常に高電圧がICに印加されているため、ICが過熱して、すぐに過熱保護回路が動作してしまい、通常の放熱設計では実際の性能通りの動作をすることができなくなってしまう。このため、例えば放熱板をICの表裏にめぐらして放熱面積を高めるなど、特別な放熱設計をしなければならないという問題が生じていた。
【0008】
(2)アンプの耐圧における問題
また、耐圧の面においても高耐圧のアンプが必要になるという問題がある。図14は、アンプに供給する直流電源電圧生成のためのACトランスのレギュレーション特性を示す図である。
【0009】
通常、ACトランスのレギュレーション特性は、図14に示すように右下がりの曲線を描き、ACトランスが生成する電圧は、アンプの消費電力が小さいときの方が、消費電力が大きいときに比して高くなることになる。従って、この消費電力が小さい場合の高電圧にまで対応できる程度にアンプの耐圧を高くすることが要求されることになり、アンプが大型化し、コストアップになるという問題がある。
【0010】
この問題を低減するためには、消費電力が小さい場合と、大きい場合とで生成される電圧の差が少ない、良好なレギュレーション特性を有するトランスを用いることが考えられる。こうすれば、通常のレギュレーション特性のトランスに比して、アンプの耐圧を低く設計できるからである。
【0011】
しかし、このような良好なレギュレーション特性を有するトランスは、同じ電圧のものでも巻線の巻き数が多くなり大型化し、コストが高いなどの難点があるという別の問題があった。
【0012】
(3)効率における問題
図13の回路におけるパワー出力段トランジスタQ1,Q2に供給する直流電源電圧は、最大出力に対応できる一定の高電圧を常に印加する必要がある。
【0013】
音量を最大にして、常に最大出力をスピーカから出力している場合はそれでも良いが、実際のオーディオアンプでそれほど大きな出力を要する場合はごくまれである。
【0014】
従って、実際にはそれより小さな増幅信号が出力されることになる。このような場合において、常に最大出力に対応可能な直流電源電圧をパワー出力段トランジスタQ1,Q2に印加しているため、消費電力のロスが大きくなり、効率が低下するという問題が生じていた。
【0015】
そこで、本発明者は上記課題を解決するために、特願平9−266676号に添付した明細書に開示した技術を発明した。この発明の一例を説明すると、例えば、図1に示すような入力信号ASを電源増幅し、アナログ回路より成るプリアンプ11と、電圧増幅された入力信号を電流増幅して負荷となるスピーカSPに出力するパワー出力部Q11,Q12と、スピーカSPの音量を調整するボリウムVR0と、該ボリウムVR0の抵抗値に連動して、前記スピーカSPの音量が小さい時には低い直流電源電圧を生成し、音量が大きい時には高い直流電源電圧を生成して、パワー出力部Q11,Q12に供給する可変電源回路12A,12Bを設けてなる可変電源回路方式である。
【0016】
これにより、従来、音量が小さい時にも常に最大出力に対応するための高い一定電圧をパワー出力段トランジスタに供給していたが、上記技術によればパワートランジスタにおいて消費電力のロスを低減することができるので、特別な放熱設計をしなくても良くなり、取扱いが容易になり、今まで使用することが困難であった加熱保護回路内蔵のモノリシックICであっても容易に用いることが可能になる。
【0017】
また、巻線の巻き数が多くなり大型で、コストが高いレギュレーション特性が良いトランスを用いなくとも済むので、小型化、コストの低減が可能になる。
【0018】
更に、ボリウムの抵抗値に連動して直流電源電圧を変動させているので、必要以上の電圧をパワー出力段のトランジスタに供給していた従来と異なり、最も消費電力の大きいパワー出力段トランジスタにおける消費電力のロスを低減することができるので、このトランジスタにおける効率を向上させることができるようになった。
【0019】
【発明が解決しようとする課題】
上述した可変電源回路方式により、信号入力のボリウム抵抗と、増幅部の直流電源電圧を連動して可変し、音量に応じた電圧を供給することで、増幅部の損失(Pd)を小さくでき、放熱板の小型化が可能となったが、この場合には、従来の増幅部での損失(Pd)を電源部に負担させているため、電源部にドロッパ電源方式の回路を使用した場合、電源部と増幅部とのトータルの損失(Pd)は変わらないので、この部分をHIC(ハイブリッドIC)化して両者を隣接配置するような場合には、熱干渉等により従来の可変電源回路が無い場合と変わらなくなってしまうという問題があった。
【0020】
そこで、本発明は電源部と増幅部とのトータルの損失を軽減する増幅回路を提供することを目的とする。
【0021】
【課題を解決するための手段】
本発明は、上記従来の欠点に鑑みなされたもので、図7に示すようにACトランス13を介して増幅部に電圧供給する直流電源電圧±VccLを生成する第1の電源回路と、前記直流電源電圧±VccLよりも高い第2の直流電源電圧±VccHを生成する第2の電源回路とから成る電源部において、前記第1の電源回路からパワー出力段トランジスタQ11,Q12間の電源線と前記第2の電源回路から電圧供給し前記ボリウム連動可変電源回路15から前記パワー出力段トランジスタQ11,Q12に供給する電源線とが並列接続されたノードN1,N2から前記第1の電源回路間に、前記第2の電源回路と前記ボリウム連動可変電源回路15により生成される直流可変電源電圧が前記第1の電源回路により生成される第1の直流電源電圧±VccLよりも高い時に前記第1の電源回路側に前記直流可変電源電圧が流れ込むのを防止するための逆流防止用ダイオードD1,D2が設けられていることを特徴とするものである。
【0022】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。尚、従来の構成と同等の構成については同符号を付して説明を簡略する。
【0023】
(1)第1の実施形態
本発明の増幅回路の特徴は、従来の可変電源回路方式の増幅回路において、ボリウム変化に応じて駆動されるスイッチ機構を介して可変電源回路に供給する直流電源電圧±Vccを第1の直流電源電圧(±VccL)と第2の直流電源電圧(±VccH)に切換え供給可能とするものである。
【0024】
図1は本発明の増幅回路に適用される増幅部を示す図であり、その基本構成及び動作について説明すると、当該増幅部は、プリアンプ11と、パワー出力段トランジスタQ11,Q12と、負荷となるスピーカSPと、該スピーカSPの音量を調整するためのボリウムVR0と、可変電源回路12A,12Bとを有するもので、入力信号AS0を増幅してスピーカSPより音声を出力するオーディオアンプである。
【0025】
ボリウムVR0は、自身に入力される入力信号AS0をレベル調整して、AS1としてプリアンプ11の非反転入力+に出力するものである。
【0026】
プリアンプ11は、ボリウムVR0でレベル調整された入力信号AS1を電圧増幅してパワー出力段トランジスタQ11,Q12に出力する回路である。尚、負荷となるスピーカSPからプリアンプ11の反転入力−には、負帰還回路NFが設けられている。
【0027】
パワー出力段トランジスタQ11,Q12は、可変電源回路12A,12Bより供給される直流電源電圧+Vc,−Vcを用いて、電圧増幅された入力信号AS1を電流増幅してスピーカSPに出力するものである。
【0028】
可変電源回路12A,12Bは、それぞれ、ボリウムVR0の抵抗値に連動して変動する、正の直流電源電圧+Vc,負の直流電源電圧−Vcを生成し、パワー出力段トランジスタQ11,Q12のコレクタにそれぞれ供給する回路である。
【0029】
以下、図1に示す回路の動作について図2〜図5を参照しながら説明する。
【0030】
図2は入力信号AS0を示す図であって、図3はボリウムVR0によって調整された入力信号AS1を示す図である。また、図4は直流電源電圧+Vc,−Vcと出力電圧Voの関係を示す図である。
【0031】
先ず、例えば図2に示すような入力信号AS0がボリウムVR0に入力され、ここで電圧レベルが調整されてプリアンプ11の非反転入力+に入力される。
【0032】
次に、図3に示すようにレベル調整された入力信号AS1がプリアンプ11で電圧増幅されてパワー出力段トランジスタQ11,Q12のべースに供給される。
【0033】
次いで、この電圧増幅された入力信号がパワー出力段トランジスタQ11,Ql2で電流増幅されて、出力電圧VoとしてスピーカSPに出力される。上記パワー出力段トランジスタQ11,Q12に供給される直流電源電圧±Vcは、図4に示すような電圧であるが、この電圧±Vcが、どのようにして生成され、供給されるかについて以下で説明する。
【0034】
この直流電源電圧±Vcは、それぞれ可変電源回路12A,12Bで生成され、ボリウムVR0の抵抗値に連動して変動する。
【0035】
即ち、スピーカの音量が小さく出力電圧Voが低い時には、低い直流電源電圧±Vc(±VcL)が生成され、また、スピーカの音量が大きく出力電圧Voが高い時には、高い直流電源電圧±Vc(±VcH)が生成されることになる。
【0036】
この出力電圧Voの変動と、直流電源電圧±Vcとの変動との関係を図5に示す。図5において、出力電圧Voを増大させるようにボリウムの抵抗値を変化させると、それに連動して直流電源電圧±Vcも増大することがわかる。
【0037】
従来、パワー出力段トランジスタには、ACトランスのレギュレーション特性による高い一定電圧が供給されていたが、このように直流電源電圧を可変することで、パワー出力段トランジスタの損失が小さくなる。尚、ここまでの構成は、従来の増幅部と同様である。
【0038】
そして、本発明の特徴は、図6に示すようにAC電圧をACトランス13と後述する第1及び第2のブリッジ回路14A,14Bにより低い直流電源電圧±VccL,高い直流電源電圧±VccHにそれぞれ整流し、それらをボリウム連動可変電源回路15(前述した可変電源回路12A,12Bに相当)の供給電圧として使用するものであり、前記第1及び第2のブリッジ回路14A,14Bを切換可能とするスイッチS1,S2が設けられている。
【0039】
尚、前記スイッチS1,S2は、ボリウムVR1の位置(抵抗値)に応じて開閉動作されるものであり、スピーカSPの音量が小さく出力電圧Voが小さい場合には、該スイッチS1,S2は開動作されて、前記第1のブリッジ回路14Aにより整流された低い直流電源電圧±VccLがボリウム連動可変電源回路15に供給される。また、スピーカSPの音量が大きく出力電圧Voが大きい場合には、該スイッチS1,S2は閉動作されて、前記第2のブリッジ回路14Bにより整流された高い直流電源電圧±VccHがボリウム連動可変電源回路15に供給される。
【0040】
以下、本発明の増幅回路の特徴をなす電源部の構成について図6を参照しながら説明する。
【0041】
電源部は、図6に示すようにACトランス13,第1及び第2のブリッジ回路14A,14B、平滑回路(本実施形態では、図6に示すように平滑コンデンサを使用している。)、更にボリウム連動可変電源回路15を有し、前記ACトランス13は、AC電圧を変圧して第1及び第2のブリッジ回路14A,14Bにそれぞれ出力するものである。各ブリッジ回路14A,14Bは、それぞれ4個のダイオードから成り、ACトランス13によって変圧された電圧を整流する回路であり、スイッチS1、S2が開動作された際には第1のブリッジ回路14A、平滑回路を介して低い直流電源電圧±VccLが前記ボリウム連動可変電源回路15に供給され、スイッチS1、S2が閉動作された際には第2のブリッジ回路14B、平滑回路を介して高い直流電源電圧±VccHがボリウム連動可変電源回路15に供給されるものである。
【0042】
また、ボリウム連動可変電源回路15は、後述のボリウムVR1の抵抗値に連動して変動する直流電源電圧±Vcを生成して後述のパワー出力段トランジスタQ11,Q12に供給する回路である。
【0043】
この回路は、図6に示すようにボリウムVR1と連動してその値が変動する連動ボリウムVR2と、接地電位GNDを挟んで対称に設けられたコンパレータCP1,CP2と、このコンパレータCP1,CP2の出力にそれぞれ接続するパワートランジスタT1,T2とを有する。
【0044】
次に、本発明増幅回路の増幅部の構成について説明する。
【0045】
ボリウムVR1は、入力信号ASの電圧レベルを調整する素子である。
【0046】
プリアンプ11は、ボリウムVR1によって電圧レベルが調整された入力信号ASを電圧増幅する回路である。
【0047】
パワー出力段トランジスタQ11,Q12は、プッシュプル接続されたパワートランジスタであって、プリアンプ11によって電圧増幅された入力信号を電流増幅してスピーカSPに供給するものである。
【0048】
コンパレータCP11,CP12は一定の基準電圧と、連動ボリウムVR2によって規定される電圧とを比較し、その比較結果に応じてパワートランジスタT1,T2のエミッタ電圧を変化させる回路である。この回路によれば、先ず不図示のAC電源からAC電圧がACトランス13に印加され、ここで変圧されてブリッジ回路に出力される。
【0049】
このAC電圧は、前記第1及び第2のブリッジ回路14A,14Bで整流され、前記スイッチS1,S2の開閉動作により選択された直流電源電圧(±VccL、±VccH)がボリウム連動可変電源回路15に供給される。
【0050】
ここで、図6に示すように低出力時にはスイッチS1,S2は開動作されており、第1のブリッジ回路14Aにより整流された直流電源電圧±VccLに基づいて、ボリウム連動可変電源回路15によって直流電源電圧±VcLが生成されてパワー出力段トランジスタQ11,Q12のコレクタに供給される。また、高出力時にはスイッチS1,S2は閉動作されて、第2のブリッジ回路14Bにより整流された直流電源電圧±VccHに基づいて、ボリウム連動可変電源回路15によって直流電源電圧±VcHが生成されてパワー出力段トランジスタQ11,Q12のコレクタに供給される。尚、ダイオードD1,D2は、前記スイッチS1,S2が閉動作された際の、逆流防止用のダイオードである。
【0051】
一方、増幅部においては、入力信号ASがボリウムVR1に出力され、このボリウムVR1で電圧レベルが調整されてプリアンプ11の非反転入力+に入力される。
【0052】
このプリアンプ11で、電圧レベルが調整された入力信号ASが電圧増幅される。電圧増幅された入力信号はパワー出力段トランジスタQ11,Q12で電流増幅されてスピーカSPに供給され、スピーカSPより音が出る。
【0053】
ここで、前記ボリウム連動可変電源回路15の動作について説明すると、ボリウム連動可変電源回路15に設けられた連動ボリウムVR2は、ボリウムVR1と連動してその抵抗値が変動するように設定されている。
【0054】
即ち、ボリウムVRlの抵抗値が大きくなれば連動ボリウムVR2の抵抗も大きくなり、ボリウムVR2の抵抗値が小さくなれば連動ボリウムVR2の抵抗値も小さくなる。
【0055】
正側の動作についてだけ着目すると、ボリウムVR1の抵抗値が大きくなる(音量が小さくなる)と、連動ボリウムVR2の抵抗値も大きくなる。一方、連動ボリウムVR2はコンパレータCP1の反転入力の電圧を規定している。従って、ボリウムVR1の抵抗値が大きくなり連動ボリウムVR2の抵抗値が大きくなると、コンパレータCP1の反転入力の電圧が高くなるので、コンパレータCP1の出力は低下し、パワートランジスタT1のエミッタ電圧が低下する方向に動作する。
【0056】
よって、電源電源±VccLから生成される直流電源電圧±VcLは下降する。これは負側の動作についても同様である。
【0057】
逆に、ボリウムVR1の抵抗値が小さくなり、音量が大きくなると、連動ボリウムVR2の抵抗値も小さくなり、コンパレータCP1,CP2の反転入力側の電圧が低くなるので、コンパレータの出力はパワートランジスタT1のエミッタ電圧を上昇させる方向に移行するので、直流電源電圧±VcHは上昇する。
【0058】
このように、ボリウムの抵抗値の変動によって音量が大きくなると直流電源電圧±Vcは上昇し、音量が小さくなると下降するように動作する。このようにして、本実施形態では、スピーカの音量の大小に連動してパワー出力段トランジスタQ11,Q12に供給する直流電源電圧を変動させることができるので、従来と同様にパワー出力段トランジスタには常に最大出力に対応可能な高電圧が印加されることがなく、しかも、電源部において切換電源方式を採用することで、低出力時には±VccLで前記可変電源回路15を駆動し、制御した電圧でアンプを駆動させ、高出力時には±VccHで前記可変電源回路15を駆動し、制御した電圧でアンプを駆動させるようにしたことで、電源回路と増幅回路でのトータルの損失(Pd)を軽減することができる。
【0059】
しかしながら、上記技術では前記第1及び第2のブリッジ回路14A,14Bを切換可能とするスイッチS1,S2を設け、該スイッチS1,S2は、ボリウムVR1の位置(抵抗値)に応じて開閉動作させている。
【0060】
そこで、本発明では前記スイッチS1,S2機構を必要とせずに、前記第1のブリッジ回路14Aにより整流される第1の直流電源電圧±VCCLと、前記第2のブリッジ回路14Bにより整流された第2の直流電源電圧±VCCHが前記ボリウム連動可変電源回路15を通って出力される直流可変電源電圧±Vcとを切換え供給することで、部品点数の削減を図ると共に、スイッチS1,S2機構の制御(ON/OFF)も不要にする技術を提供するものである。
【0061】
図7は本発明の特徴である回路構成を示す図であり、前述した図6に示す構成と同等の構成については同符号を付して説明を省略する。本発明の特徴をなす回路構成は、図7に示すようにACトランス13を介してAC電源から第1の直流電源電圧(±VCCL)を生成する第1のブリッジ回路14Aの出力側電源線を前記ボリウム連動可変電源回路15を介さずに直接前記パワー出力段トランジスタQ11,Q12側に接続し、同じくAC電源から前記第1の直流電源電圧(±VCCL)よりも高い第2の直流電源電圧(±VCCH)を生成する第2のブリッジ回路14Bの出力側電源線を前記ボリウム連動可変電源回路15を介して前記パワー出力段トランジスタQ11,Q12に接続し、更に、その並列接続した点(図7に示すノードN1,N2を参照)から前記第1のブリッジ回路14A間に前記直流可変電源電圧が第1の直流電源電圧(±VCCL)より大きくなった際に、直流可変電源電圧が第1のブリッジ回路14A側に流れ込むのを防止するための逆流防止回路としての逆流防止用ダイオードD1,D2を設けた回路構成をとっている。
【0062】
このとき、ボリウムが小さい(出力電力Poが小さい)と、前記第2のブリッジ回路14Bから前記ボリウム連動可変電源回路15を通って出力される増幅部の直流電源電圧(±VCCHを電源とする直流可変電源電圧)も小さく、この直流可変電源電圧が前記第1の直流電源電圧(±VCCL)より小さい場合、前記第1のブリッジ回路14Aから第1の直流電源電圧(±VCCL)が供給される。また、ボリウムを大きくしていく(出力電力Poが大きくしていく)と、前記第2のブリッジ回路14Bから前記ボリウム連動可変電源回路15を通って出力される増幅部の直流電源電圧(±VCCHを電源とする直流可変電源電圧)も大きくなっていき、この直流可変電源電圧が前記第1の直流電源電圧(±VCCL)より大きくなると、この直流可変電源電圧が供給され、増幅部が駆動される。
【0063】
これにより、前述した図6に示す技術に比べて、前記スイッチS1,S2機構を必要とせずに前記第1のブリッジ回路14Aにより整流される低い直流電源電圧(第1の直流電源電圧±VCCL)と、前記第2のブリッジ回路14Bにより整流された第2の直流電源電圧±VCCHが前記ボリウム連動可変電源回路15を通って出力される直流可変電源電圧±Vcとを切換え供給することができ、部品点数の削減が図れると共に、スイッチS1,S2機構の制御(ON/OFF)も不要になる。
【0064】
図8は出力電力(Po)と出力電圧(Vo)との関係を説明するための図であり、図9は出力電力(Po)と損失(Pd)との関係を説明するための図である。
【0065】
本発明では、前記ノードN1,N2において、前記直流電源電圧±VccLと前記直流可変電源電圧±Vcのうち、高い直流電源電圧±Vcでアンプを駆動することで、従来に比べて図8に示す斜線部分に相当する損失(Pd)だけトータルの損失(Pd)を軽減できる。即ち、出力電力(Po)の変化(ボリウムの変化)に対応して、前述したように直流電源電圧±VccLでアンプを駆動する(ボリウムが小さい)場合と、直流可変電源電圧±Vcでアンプを駆動する(ボリウムが大きい)場合とをスイッチ機構無しで切換可能としている。
【0066】
また、図9の実線(A)で示す本発明の電源部の損失(Pd)は、一点鎖線(B)で示す従来の電源部の損失(Pd)に比べて格段に軽減されており、従って、実線(C)で示す本発明のトータルの損失(Pd)も一点鎖線(D)で示す従来のトータルの損失(Pd)よりも軽減されている。尚、二点鎖線(E)は可変電源方式による従来及び本発明での増幅部の損失(Pd)を示している。
【0067】
(2)第2の実施形態
以下、本発明の第2の実施形態について図10を参照しながら説明する。尚、第1の実施形態と同等の構成については、重複を避けるため説明を省略する。
【0068】
本実施形態の特徴は、前記ボリウム連動可変電源回路として、図10に示すドロッパ電源方式の回路を用いたものであり、以下ではこの構成及び動作について説明する。
【0069】
本実施形態のボリウム連動可変電源回路は、パワートランジスタQ21,Q22と、トランジスタTR1,TR2、第1,第2,第3,第4及び第5の抵抗R1,R2,R3,R4及びR5、連動ボリウムVR11を有する降圧回路である。
【0070】
前記パワートランジスタQ21,Q22は接地電位GNDを挟んで正負両側にそれぞれ設けられ、これらが動作することにより直流電源電圧±Vccから、パワー出力段トランジスタに供給される直流電源電圧±Vcを生成する素子である。連動ボリウムVR11は、第1の実施形態の連動ボリウムVR2と同様に、音量調整をするためのボリウムの抵抗値に連動してその抵抗値が変動するボリウムである。
【0071】
上記の回路では、連動ボリウムVR11の抵抗値が変動すると、第1の抵抗R1,第2の抵抗R2,第5の抵抗R5とで定まるトランジスタTR1のべース電位が変動し、トランジスタTR1のコレクタ電流がその変動に応じて変動する。
【0072】
即ち、正側の出力電圧+Vcについては、ツェナーダイオードの電圧Vzと、トランジスタTR1のべース−エミッタ間の電圧VBEとの和が基準電圧となり、この電圧が、上記の第1の抵抗R1,第2の抵抗R2,第5の抵抗R5、連動ボリュームVR11とで定まるトランジスタTR1のべース電位と比較される。
【0073】
連動ボリウムVR11の抵抗値が低くなることでトランジスタTR1のべース電流も低下すると、トランジスタTR1のコレクタ電流も低下し、パワートランジスタQ21のべース電流を増大させるので、出力電圧となる+Vcもまた増大する。逆に、トランジスタTR1のべース電流が増大すると、出力電圧となる+Vcは低下することになる。従って、正側の出力電圧+Vcは、連動ボリウムVR11の抵抗値に連動して変動する。
【0074】
また、負側については、パワートランジスタQ22のエミッタ電圧はトランジスタTR2によって規定され、また、トランジスタTR2のべース電位は、正の出力電圧+Vcと負の出力電圧−Vcとの間の電位差と、抵抗R3,R4のブリーダ比で定まる。負側においては、上記の正側回路の動作により正の出力電圧+Vcが低下すると、その低下した分のブリーダ比だけトランジスタTR2のべース電位も低下(べース電位の絶対値が減少)し、正の出力電圧+Vcが上昇すると、その上昇した分のブリーダ比だけトランジスタTR2のべース電位も上昇(べース電位の絶対値が増大)する。
【0075】
トランジスタTR2のべース電位が上昇すると、パワートランジスタQ22のエミッタ電圧は増大して負の出力電圧−Vcも増大し、逆にトランジスタTR2のべース電位が低下するとパワートランジスタQ22のエミッタ電圧は減少して負の出力電圧−Vcも減少する。
【0076】
以上、負の出力電圧−Vcは、正の出力電圧+Vcの変動幅に合せ、+Vcが変動した分だけ変動することになるので、抵抗R3、R4のブリーダ比が1の場合、正の出力電圧+Vcと負の出力電圧−Vcとは対称な電圧である。
【0077】
通常、正と負とで対称な電圧を得るためには、接地電位について正負で対称な回路を構成するのが一般的な回路構成であるが、上記回路では、まず正の出力電圧+Vcを連動ボリウムVR11の抵抗値で制御しておき、次いで、正の出力電圧+Vcと負の出力電圧−Vcとの間の電圧をもって負側の回路を制御しているので、図7に示すように、正負で対称な回路を構成する必要がない。
【0078】
よって、負側においては、正側で必要な素子であるツェナーダイオードVzや抵抗などが不要になるので、より簡単な回路構成で対称な出力電圧±Vcを生成することができ、その点でも有効である。
【0079】
尚、上記回路で得られる電圧±Vcの値は、それぞれ、
【0080】
【数1】
Figure 0003579253
【0081】
【数2】
Figure 0003579253
【0082】
【数3】
Figure 0003579253
また、VBE1はトランジスタTR1のべース−エミッタ間電圧であって、VBE2はトランジスタTR2のべース−エミッタ間電圧である。またVRはボリウムVR11の抵抗値である。
【0083】
上式より、ボリウムVR11の抵抗値VRが大きくなってスピーカの音量が小さくなると、直流電源電圧±Vcは低くなり、逆にVRが小さくなってスピーカの音量が大きくなると直流電源電圧±Vcが大きくなることがわかる。
【0084】
本実施形態の回路には、第1の実施形態で説明した作用効果に加えて、比較的簡単な回路構成で実現することができ、コストも比較的に安くすむという利点がある。
【0085】
(3)第3の実施形態
以下、本発明の第3の実施形態について図11を参照しながら説明する。尚、第1、第2の実施形態と共通する事項については、重複を避けるため説明を省略する。
【0086】
本実施形態の特徴は、前記ボリウム連動可変電源回路として、図11に示すチョッパ電源方式の降圧回路を用いたものであり、以下ではこの構成及び動作について説明する。
【0087】
本実施形態のボリウム連動可変電源回路は、パワートランジスタQ31,Q32、パルス変調回路21,22、コンパレータ23,24、連動ボリウムVR21,VR22、ダイオードD21,D22、コイルL21,L22を有する回路であって、不図示の音量調整用のボリウムの抵抗値に連動して変動する直流電源電圧±Vcを生成してアンプのパワー出力段トランジスタに供給する降圧回路である。
【0088】
パワートランジスタQ31,Q32は、接地電位GNDを挟んで正負両側にそれぞれ設けられたスイッチング素子であって、これがON/OFFすることにより直流電源電圧±Vccから、パワー出力段トランジスタに供給される直流電源電圧±Vcを生成する素子である。
【0089】
パルス変調回路21,22は、後述のコンパレータ23,24から出力される信号をPWM(Pulse Width Modulation)変調し、パワートランジスタQ31,Q32のべースにそれぞれ出力する回路である。
【0090】
コンパレータ23,24は、基準電圧Vr1,Vr2と連動ボリウムVR21,VR22によって設定される電圧とを比較してその比較結果をパルス変調回路21,22にそれぞれ出力する回路である。連動ボリウムVR21,VR22は、第1の実施形態の連動ボリウムVR2と同様に、音量調整をするためのボリウムの抵抗値に連動してその抵抗値が変動するボリウムである。
【0091】
以下、この回路の動作を説明すると、不図示の音量調整用のボリウムの抵抗値に連動して連動ボリウムVR21,VR22の抵抗値は変動する。例えば、ボリウムの抵抗値が高くなってスピーカの音量が小さくなると連動ボリウムVR21,VR22の抵抗値も高くなり、コンパレータ23,24の反転入力−の電位が上昇する。逆にボリウムの抵抗値が低くなってスピーカの音量が大きくなると連動ボリウムVR21,VR22の抵抗値も低くなり、コンパレータ23,24の反転入力−の電位が下降する。
【0092】
反転入力−の電位が上昇して基準電圧Vr1,Vr2を上回るとコンパレータ23,24の出力は“L”になる。また、反転入力−の電位が下降して基準電圧Vr1,Vr2を下回るとコンパレータ23,24の出力は“H”になる。
【0093】
このように、コンパレータ23,24の出力は連動ボリウムVR21,VR22の抵抗値、即ち音量調整用のボリウムの抵抗値によって変動する。このコンパレータ23,24の出力が、パルス変調回路21,22によってPWM変調され、その変調結果がパワートランジスタQ31,Q32のべースに出力される。
【0094】
これにより、パワートランジスタQ31,Q32はON/OFF動作をし、そのON/OFFのデューティ比はパルス変調回路21,22の出力によって決まる。このデューティ比が大きければ、不図示のパワー出力段のトランジスタに供給される直流電源電圧±Vcは増大し、デューティ比が小さければ、直流電源電圧±Vcは下降するというように、ボリウムの抵抗値に連動して変動する連動ボリウムVR21,VR22の抵抗値が変動すると、直流電源電圧±Vcも変動する。
【0095】
以上のようにして、本実施形態では音量に応じて直流電源電圧を可変にするという本発明の回路を実現しているので、第1,第2の実施形態と同様の効果を奏し、更に、第1,第2の実施形態のようなドロッパ電源回路を用いておらず、比較的消費電力のロスが少ないチョッパ電源回路を用いているので、第1,第2の実施形態で説明した回路と異なりパワー出力段における効率の改善のみならず、増幅部と電源部とを合せたシステム全体の効率についても、向上させることが可能になるという利点を有する。
【0096】
尚、ボリウム連動可変電源回路としてチョッパ電源方式による降圧回路を用いたものについては、図11に示した回路に限らず、例えば図12に示すような反転チョッパ電源方式の降圧回路を用いても良い。
【0097】
この場合は、図11の回路と異なり、図12に示すように正の電圧+VcとGNDだけで正の+Vcと負の−Vcとを生成することができるので、バッテリーなどの単電源を用いた場合に有効である。
【0098】
【発明の効果】
本発明によれば、可変電源回路方式の増幅装置の電源部に切換電源方式を採用したことで、電源部の損失と増幅部の実用領域における損失を従来に比べて軽減できるため、電源部と増幅部とのトータルの損失が軽減できる。
【0099】
従って、従来のようにパワートランジスタについて特別な放熱設計を施さなくても良いので、取扱いが容易になり、今まで使用することが困難であった加熱保護回路内蔵のモノリシックICであっても容易に用いることが可能になる。
【0100】
また、巻線の巻数が多くなり大型で、コストの高いレギュレーション特性の良いACトランスを用いなくても済むので、コストの低減が可能になる。
【0101】
更に、ハイブリッドICのように電源部と増幅部とを隣接配置するような場合に、お互いの熱干渉を抑制することができる。
【0102】
そして、上述した切換電源方式において、その結線方法を工夫することにより特別な切換回路を必要としないで、第1の直流電源電圧(±VCCL)と直流可変電源電圧(±VcH)とを切換え供給できる。
【図面の簡単な説明】
【図1】本発明の増幅回路を説明する構成図である。
【図2】本発明の増幅回路の動作を説明する第1の図である。
【図3】本発明の増幅回路の動作を説明する第2の図である。
【図4】本発明の増幅回路の動作を説明する第3の図である。
【図5】本発明の増幅回路の動作を説明する第4の図である。
【図6】本発明の増幅回路の動作を説明する第5の図である。
【図7】本発明の第1の実施形態の増幅回路を説明する図である。
【図8】本発明の第1の実施形態の増幅回路による出力電力と出力電圧との関係を説明するための図である。
【図9】本発明の第1の実施形態の増幅回路による出力電力と損失との関係を説明するための図である。
【図10】本発明に適用されるボリウム連動可変電源回路の他の実施形態を説明する図である。
【図11】本発明に適用されるボリウム連動可変電源回路の他の実施形態を説明する図である。
【図12】本発明に適用されるボリウム連動可変電源回路の他の実施形態を説明する図である。
【図13】従来の増幅回路の回路構成を示す図である。
【図14】従来の問題点を説明するための図である。
【符号の説明】
11…プリアンプ
12A,12B…可変電源回路
13…トランス
14A,14B…第1,第2のブリッジ回路
15…ボリウム連動可変電源回路
Q11,Q12…パワー出力段トランジスタ
SP…スピーカ
N1,N2…ノード
D1,D2…逆流防止用ダイオード

Claims (6)

  1. 入力信号を電圧増幅するプリアンプと、
    前記電圧増幅された入力信号を電流増幅して負荷となるスピーカに出力するパワー出力部と、
    前記スピーカの音量を調整するボリウムとから成る増幅部と、
    前記ボリウムの抵抗値の変動に連動して、抵抗値を変化させるボリウムを有し、前記スピーカの音量が小さい時には前記抵抗値の変化に応じて変化する低い直流電源電圧を生成し、前記スピーカの音量が大きい時には前記抵抗値の変化に応じて変化する高い直流電源電圧を生成して前記パワー出力部に供給するボリウム連動可変電源回路と、
    ACトランスの中間端子に接続され、該ACトランスで変圧されたAC電圧を整流し第1の直流電源電圧を生成する第1の電源回路と、
    ACトランスの両端子に接続され、該ACトランスで変圧されたAC電圧を整流し前記電源回路に供給する第1の直流電源電圧よりも高い第2の直流電源電圧を生成する第2の電源回路とから成る電源部を有し、
    前記第1の電源回路からの前記第1の直流電源電圧を前記パワー出力部に供給する電源線と前記第2の電源回路からの前記第2の直流電源電圧を前記ボリウム連動可変電源回路に供給し変化させた直流可変電源電圧を前記パワー出力部に供給する電源線とを並列接続したことを特徴とする増幅回路。
  2. 前記第1の電源回路からの前記第1の直流電源電圧を前記パワー出力部に供給する電源線と前記第2の電源回路から前記第2の直流電源電圧を前記ボリウム連動可変電源回路に供給し変化させた直流可変電源電圧を前記パワー出力部に供給する電源線とが並列接続された点から前記第1の電源回路間には、前記第2の電源回路と前記ボリウム連動可変電源回路より生成される直流可変電源電圧が前記第1の直流電源電圧よりも高い時に前記第1の電源回路側に前記直流可変電源電圧が流れ込むのを防止するための逆流防止回路が設けることを特徴とする請求項1記載の電源回路。
  3. 前記可変電源回路は音量を調整させるボリウムに連動する前記ボリウムにてベース電位が変動して、コレクタ電位を変動させるトランジスタと、前記トランジスタのコレクタ電位の変動にてベース電位が変動し、前記ボリウムに連動して変動する出力電圧を発生するパワートランジスタとよりなることを特徴とする請求項1記載の増幅回路。
  4. 前記可変電源回路は、音量を調整させるボリウムに連動する前記ボリウムにて変動する電圧と基準電圧とが入力されるコンパレータと、前記コンパレータの出出信号をパルス幅変調するパルス変調回路と、前記パルス変調回路からのパルス信号にて制御され、前記ボリウムに連動して変動する出力電圧を発生するパワートランジスタとよりなることを特徴とする請求項1記載の増幅回路。
  5. 前記DC−DCコンバータは、前記インバータ回路と前記整流平滑回路とが絶縁されていない非絶縁型のDC−DCコンバータであることを特徴とする請求項4に記載の増幅回路。
  6. 非絶縁型のDC−DCコンバータは、スイッチング動作をするスイッチを有し、このスイッチング素子のデューティ比で一定の直流電源電圧を降圧させるチョッパ電源回路であることを特徴とする請求項1に記載の増幅回路。
JP16499798A 1998-06-12 1998-06-12 増幅回路 Expired - Fee Related JP3579253B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16499798A JP3579253B2 (ja) 1998-06-12 1998-06-12 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16499798A JP3579253B2 (ja) 1998-06-12 1998-06-12 増幅回路

Publications (2)

Publication Number Publication Date
JPH11355072A JPH11355072A (ja) 1999-12-24
JP3579253B2 true JP3579253B2 (ja) 2004-10-20

Family

ID=15803891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16499798A Expired - Fee Related JP3579253B2 (ja) 1998-06-12 1998-06-12 増幅回路

Country Status (1)

Country Link
JP (1) JP3579253B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255330A1 (de) * 2002-11-27 2004-06-17 Robert Bosch Gmbh Verfahren zur Einstellung der Versorungsspannung für eine Verstärkerstufe und Verstärkeranordnung
JP4948760B2 (ja) * 2004-10-27 2012-06-06 株式会社エヌエフ回路設計ブロック 電力増幅器
JP2008028789A (ja) * 2006-07-24 2008-02-07 Sharp Corp 信号端子装置

Also Published As

Publication number Publication date
JPH11355072A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
US5903138A (en) Two-stage switching regulator having low power modes responsive to load power consumption
US7218164B2 (en) Emitter switching driving network to control the storage time
US7310582B2 (en) Electromagnetic flow meter with reduced power consumption and reduced exciting current
JP2669199B2 (ja) 増幅回路およびオーディオ信号増幅回路
US7307405B2 (en) Transition mode operating device for the correction of the power factor in switching power supply units
JP3691500B2 (ja) スイッチング電源装置
JP3143284B2 (ja) 直流安定化電源装置
JP3579253B2 (ja) 増幅回路
EP0964505B1 (en) Self-excited DC-DC converter and a power supply device using same
JP3579254B2 (ja) 増幅回路
JP2827999B2 (ja) 電圧調整器用の供給電圧を選択する回路
JPH10215568A (ja) Dc−dcコンバータ
US5982644A (en) Voltage boost circuit for a high voltage converter
JPH11112256A (ja) 増幅回路
JP3542022B2 (ja) レギュレータ
JP3375951B2 (ja) スイッチングレギュレータ
JP3391201B2 (ja) Dc−dcコンバータ
JP3464413B2 (ja) 直流安定化電源装置およびそれを用いる光メディア機器
JP2001178123A (ja) 直流安定化電源装置
JP3171068B2 (ja) スイッチング電源
JP3332797B2 (ja) 正負電圧電源回路
JP2002136108A (ja) 昇圧回路
JPS6041830Y2 (ja) Dc−dcコンバ−タ
JP2004215394A (ja) スイッチング電源装置
JPH08266042A (ja) 出力電流回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees