JP3375951B2 - スイッチングレギュレータ - Google Patents

スイッチングレギュレータ

Info

Publication number
JP3375951B2
JP3375951B2 JP2001351037A JP2001351037A JP3375951B2 JP 3375951 B2 JP3375951 B2 JP 3375951B2 JP 2001351037 A JP2001351037 A JP 2001351037A JP 2001351037 A JP2001351037 A JP 2001351037A JP 3375951 B2 JP3375951 B2 JP 3375951B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
charge
amplitude
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001351037A
Other languages
English (en)
Other versions
JP2002223563A (ja
Inventor
清貴 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001351037A priority Critical patent/JP3375951B2/ja
Publication of JP2002223563A publication Critical patent/JP2002223563A/ja
Application granted granted Critical
Publication of JP3375951B2 publication Critical patent/JP3375951B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、スイッチングレ
ギュレータに関し、詳しくは、電池電源で駆動されるP
WM駆動のスイッチングレギュレータにおいて、電源電
圧低下時のPWM駆動能力の低下を抑制して電源電圧低
下時にも所定のデューティ比を確保し、かつ、ある程度
電源電圧が低下しても出力電圧の変動に対して電圧安定
化制御をすることができるようなスイッチングレギュレ
ータに関する。
【0002】
【従来の技術】従来、携帯型のオーディオ機器やパーソ
ナルコンピュータ、PHS、携帯用電話機、PDA等の
携帯型電子機器などにあっては、効率よく電力変換して
所定の電源電圧を得るためにスイッチングレギュレータ
を用いたDC/DCコンバータが利用されている。図3
は、この種のスイッチングレギュレータ(DC/DCコ
ンバータ)の一例である。10は、スイッチングレギュ
レータであって、11は、その誤差増幅器(Err)、
12は、基準電圧発生回路、13は、PWMパルス発生
回路、14は、ドライバである。15は、スイッチング
回路であって、PチャネルのMOSFETトランジスタ
QとショットキーダイオードDの直列回路が電源ライン
+Vcc(入力側直流電源の電圧)とグランドGNDとの
間に設けられている。
【0003】16は、その出力端子であって、この出力
端子16には電力用のコンデンサCがグランドGNDと
の間に設けられ、トランジスタQとショットキーダイオ
ードDの接続点とこの出力端子16との間にはコイルL
が接続されている。ここで、コイルLとしては、例え
ば、10μH程度のものが使用され、コンデンサCとし
ては、例えば、150μF前後のものが使用される。こ
の出力端子16には、さらに出力電圧検出用の抵抗分圧
回路17がグランドGNDとの間に設けられていて、抵
抗分圧回路17により検出された電圧Vsが誤差増幅器
11にフィードバックされる。この検出電圧Vsは、誤
差増幅器11において基準電圧発生回路12の比較基準
電圧Vrefと比較され、比較結果に応じた誤差電圧Ve
(誤差検出信号)がPWMパルス発生回路13に入力さ
れる。
【0004】出力電圧検出用の抵抗分圧回路17は、抵
抗R1と抵抗R2の直列回路と、これに並列にスピードア
ップ回路(起動から動作状態に入るまでの時間を短縮す
る回路)とが設けられている。スピードアップ回路は、
ゲイン設定用のCR時定数回路17aとからなる。誤差
増幅器(Err)11は、コンデンサC1と抵抗R3の直
列回路と、この直列回路に並列に設けられたコンデンサ
C2とからなる位相補正回路18を有し、この回路が出
力と一方の入力との間に帰還回路として設けられてい
て、これによりPWM駆動ゲインが高くなったときに回
路の発振を防止している。
【0005】PWMパルス発生回路13は、その三角波
発生回路13bの波形をコンパレータ13aにおいて誤
差電圧(比較結果に応じた電圧)Veと比較して、三角
波を誤差電圧VeでスライスしてPWMパルスを生成す
る。このPWMパルスは次にドライバ14に加えられ
る。ドライバ14は、そのパルス幅に応じてトランジス
タQをON/OFFして降圧した電圧(昇圧型のときに
はフライバックパルスによる昇圧電圧)を出力端子16
に発生させる。なお、ショットキーダイオードDは、ト
ランジスタQがOFFしたときにコイルLから流れた電
流をコイルLに転流されるフライホィールダイオードで
ある。これにより、スイッチングレギュレータ10で
は、抵抗分圧回路17により分圧された電圧が比較基準
電圧Vrefに一致するようにトランジスタQがON/O
FF制御されて出力端子16に発生する出力電圧が目標
となる一定電圧Voになるように制御されて出力電圧が
安定化される。なお、電力供給源として電源ライン+V
ccに接続されている入力側の電源電圧(Vin=電源電圧
+Vcc)は、通常、点線で示すように電池が利用され
る。
【0006】
【発明が解決しようとする課題】しかし、このような回
路においては、三角波発振回路の三角波の振幅ΔV(図
4参照)が電源電圧の低下で多少小さくなる方向に変化
するが、これによっては電源電圧の低下時における安定
化制御はなされない。位相補償回路の位相補正が定常状
態の電源電圧に対応して設定されているために、電源電
圧低下時に出力電圧を安定化するためには、例えば、出
力トランジスタのON期間が80%以上に設定されるよ
うなPWM制御が必要である。
【0007】このようなPWM制御を行うと、図4に示
す三角波の波形とPMW制御の誤差電圧Veとの関係に
みるように、PWM駆動パルスのデューティ比が高くな
り、三角波Tの底辺に近いところでの制御になる。その
ため、誤差電圧Veの変化に対してパルス幅の変化する
範囲が抑制されて頭打ちとなり、電源電圧低下時の出力
電圧の変動に対応する制御ができなくなる問題がある。
なお、図4の縦軸は、三角波の振幅電圧値であり、横軸
は時間tである。この発明の目的は、このような従来技
術の問題点を解決するものであって、スイッチングレギ
ュレータの電源電圧低下時のPWM駆動能力の低下を抑
制して電源電圧低下時にも所定のデューティ比を確保
し、かつ、ある程度電源電圧が低下しても出力電圧の変
動に対して電圧安定化の制御をすることができるスイッ
チングレギュレータを提供することにある。
【0008】
【課題を解決するための手段】このような目的を達成す
るためのこの発明のスイッチングレギュレータの特徴
は、所定の電源電圧の直流電源から電力を受け、出力電
圧と目標電圧との差に応じた誤差電圧を発生してこの誤
差電圧と三角波発生回路の特定の周波数の三角波とを比
較することによりPWMの駆動パルスを生成してこのパ
ルスに応じてトランジスタをスイッチングして出力電圧
が目標電圧となるように制御するスイッチングレギュレ
ータにおいて、三角波発生回路が、充放電のコンデンサ
と、電源電圧に応じた三角波の振幅電圧を発生する振幅
電圧発生回路と、振幅電圧に応じた電流値の電流をコン
デンサの充放電電流として生成する充放電電流生成回路
と、基準電圧を受けてこの電圧とコンデンサの端子電圧
を比較した結果に応じて放電から充電への切換えを行
い、かつ振幅電圧と基準電圧の和に等しい電圧を受けて
この電圧とコンデンサの端子電圧を比較した結果に応じ
て充電から放電への切換えを行う充放電制御回路とを有
していて、特定の周波数の三角波をコンデンサの端子電
圧として発生するものである。
【0009】
【発明の実施の形態】前記の構成のように、電源電圧の
低下に応じて三角波発生回路の三角波の振幅を低下させ
るように制御し、さらにこの振幅に応じてコンデンサを
充放電する電流値も低下させる制御する。電源電圧が低
下したときに充放電の電流値を振幅とともに小さくする
ことにより出力される三角波を所定の周波数に維持して
その波形傾斜を小さくすることができる。三角波の波形
の傾斜が小さくなることで誤差電圧が三角波の電圧の底
辺部から中央側にシフトして比較が行われる。なお、電
源は、通常、電池が用いられるが、これに限らず、直流
電源では一般的に電源電圧は実質的に一定である。そこ
で、この電源電圧に応じて発生する三角波の振幅電圧は
実質的に一定になる。この振幅電圧に応じた、コンデン
サの充放電電流値は実質的に定電流になる。したがっ
て、発生する三角波はリニアな傾斜をもつ波形になる。
【0010】したがって、誤差電圧の変化に対してPW
Mパルス幅の変化する範囲を大きく採ることができ、電
源電圧低下時の出力電圧の変動に対して十分な制御能力
を発揮することができる。その結果、電池電源で駆動さ
れるスイッチングレギュレータの電源電圧低下時のPW
M駆動能力の低下を抑制することができ、電源電圧低下
時にも所定のデューティ比を確保し、電源電圧低下時の
出力電圧の変動に対して十分にPWM駆動をすることが
できる。
【0011】
【実施例】図1のスイッチングレギュレータ(DC/D
Cコンバータ)1においては、図3の三角波発振回路1
3bに換えて三角波発生回路130aを有するPWMパ
ルス発生回路130が設けられている。三角波発生回路
130aは、電池の電圧(入力電源電圧)Vinの低下に
応じて三角波の振幅と三角波波形の傾斜部分の傾きを小
さく変化させる回路であって、PWMデューティ比を6
0%〜70%程度にまで下げて誤差電圧Veの位置が三
角波に対して適正になるように補正した振幅の三角波を
発生する。それをコンパレータ13aに出力する。これ
によりPWM制御として誤差電圧Veと発生三角波との
関係を適正な位置に設定することができる。なお、図
1,図2においては、図3および図4と同一の構成要素
は同一の符号で示し、その説明を割愛する。
【0012】三角波発生回路130aは、電源ライン+
Vccの電圧+Vcc(以下同じ)に応じて三角波の振幅電
圧を発生する振幅設定用の抵抗分圧回路2と、充放電制
御回路3、充放電電流生成回路4、ツェナーダイオード
Dzからなる定電圧回路5、そして充放電用のコンデン
サCaとからなり、コンデンサCaの端子131から出力
が取出される。抵抗分圧回路2は、抵抗R4と抵抗R5の
直列回路で構成され、これが電源ライン+Vcc(=Vin)
とグランドGNDとの間に設けられていて、電源電圧+
Vccを分圧して検出電圧Vdを分圧点Nに発生する。
【0013】充放電制御回路3は、コンパレータ3a,
3bとフリップフロップ3c、そしてNPNトランジス
タQ8とからなり、コンパレータ3aは、(+)入力に
基準電圧Vsを、(−)入力にコンデンサCaの充電電
圧を受けて、基準電圧VsとコンデンサCaの端子電圧
(充電電圧)とを比較して充電開始電圧を検出する。コ
ンパレータ3bは、(+)入力にコンデンサCaの端子
電圧(充電電圧)を、(−)入力に検出電圧Vdを定電
圧回路5(定電圧Vs)を介して受けて基準電圧Vs+
VdとコンデンサCaの充電電圧とを比較して放電開始
電圧を検出する。コンパレータ3aの検出出力は、コン
デンサCaの充電電圧が基準電圧Vsか、あるいはこれ
よりも低下したときに発生してこれがフリップフロップ
3cのセット側端子Sに入力されてQ出力をHIGHレ
ベル(以下“H”)にする。コンパレータ3bの検出出
力は、コンデンサCaの充電電圧が基準電圧Vs+Vd
と等しいか、あるいはこれを超えたときに発生してフリ
ップフロップ3cのリセット側端子Rに入力されてQ出
力をLOWレベル(以下“L”)にする。
【0014】フリップフロップ3cのQ出力は、エミッ
タがグランドGNDに接続され、コレクタに充放電の切
換信号を発生するトランジスタQ8のベースに入力され
る。このトランジスタQ8の制御については後述する
が、トランジスタQ8による充放電切換信号が充放電電
流生成回路4に入力されて、Q出力が“H”のときに所
定の充電電流値IでコンデンサCaを充電させ、Q出力
が“L”のときに所定の放電電流値IでコンデンサCa
の電荷を放電させる。その結果、コンデンサCaの充放
電により発生する三角波の電圧は、電圧Vsから電圧V
s+Vdまでとなり、その振幅ΔVは、電圧Vdに対応
している。そこで、電源ライン+Vccの電圧が低下した
ときには、それに応じて三角波の振幅ΔVが小さくな
る。
【0015】充放電電流生成回路4は、三角波の振幅電
圧ΔVに一致する検出電圧Vdを受けて充放電電流値I
を検出電圧Vdに応じて変化させることで電源電圧に応
じて変化させる。すなわち、電源電圧が低下したとき
に、言い換えれば、三角波の振幅ΔVが小さくなったと
きに、充放電電流値Iを三角波の振幅電圧ΔVに応じて
小さくする。このことで、発生する三角波の傾斜部分の
角度を小さくする。充放電電流生成回路4は、振幅電圧
/電流変換回路40と充放電電流値転送回路41とから
なる。振幅電圧/電流変換回路40は、初段入力のPN
PトランジスタQ1と、抵抗R6をエミッタ側に有する電
圧電流変換回路として設けられエミッタフォロア回路を
構成するNPNトランジスタQ2とからなる。そして、
充放電電流値転送回路41は、NPNトランジスタQ2
の上流側に設けられたカレントミラー回路41aを構成
するPNPトランジスタQ3、Q4、Q5と、PNPトラ
ンジスタQ4、Q5の下流側においてカレントミラー回路
41bを構成するNPNトランジスタQ6、Q7とからな
る。
【0016】トランジスタQ1は、エミッタ側が抵抗R7
を介して電源ライン+Vccに接続され、コレクタ側がグ
ランドGNDに接続されている。そして、ベースに検出
電圧Vdを受けてエミッタにVd+1Vf(1Vfはベ
ース・エミッタ間順方向降下電圧)の電圧を発生する。
トランジスタQ2は、エミッタ側が抵抗R6を介してグラ
ンドGNDに接続され、コレクタ側がカレントミラー回
路41aの入力側トランジスタQ3のコレクタ−エミッ
タを介して電源ライン+Vccに接続され、ベースがトラ
ンジスタQ1のエミッタに接続されている。そしてこの
ベースに電圧Vd+1Vfを受ける。そこで、抵抗R6
の端子電圧には、Vd+1Vf−1Vf(=Vd)の電
圧(三角波の振幅ΔVに等しい)を受ける。その結果、
検出電圧Vdは、この抵抗R6により、I(=Vd/R
6)の電流値に変換される。ただし、R6は、抵抗R6の
抵抗値とする。
【0017】この電流値Iは、カレントミラー回路41
aの入力側トランジスタQ3のコレクタに加えられて駆
動電流とされ、その出力側トランジスタQ4、Q5に転送
される。そして、下流のトランジスタQ6、Q7に出力さ
れる。なお、トランジスタQ3、Q4、Q5は、エミッタ
側が電源ライン+Vccに接続されている。トランジスタ
Q4のコレクタは、トランジスタQ6のコレクタ−エミッ
タを介してグランドGNDに接続され、トランジスタQ
5のコレクタは、トランジスタQ7のコレクタ−エミッタ
を介してグランドGNDに接続されている。出力電流値
Iは、トランジスタQ6がON状態にあるときには、そ
のまま、トランジスタQ6、Q7のコレクタ−エミッタを
介してグランドGNDへと流れる。ここで、カレントミ
ラー回路41bの出力側トランジスタQ7は、入力側ト
ランジスタQ6に対してエミッタ面積が2倍のものとな
っているので、トランジスタQ6に電流値Iが流れてい
るときには、2Iの電流値を流す能力がある。入力側ト
ランジスタQ6のベースは、充放電制御回路3の制御用
のNPNトランジスタQ8のコレクタに接続され、これ
により、そのON/OFFが制御される。トランジスタ
Q8のベースは、充放電制御回路3のフリップフロップ
3cのQ出力を受ける。そのエミッタは、グランドGN
Dに接続されている。そこで、Q出力が“H”のときに
はトランジスタQ8は、ONとなり、トランジスタQ6が
OFFとなる。トランジスタQ6がOFFのときには、
トランジスタQ7はOFFとなり、上流のトランジスタ
Q5の電流値IはコンデンサCaに流れて充電電流値Iに
よりコンデンサCaが充電される。
【0018】一方、Q出力が“L”のときにはトランジ
スタQ8は、OFFとなり、トランジスタQ6がONとな
る。トランジスタQ6がONのときには、トランジスタ
Q7は、電流値2Iの電流を流せるので、上流のトラン
ジスタQ5の電流値IとコンデンサCaから放電電流値I
が流れ出る。これにより電流値Iで放電が行われる。そ
の結果として、三角波発生回路130aで発生する三角
波の振幅ΔVは、ΔV=R5・Vcc/(R4+R5)=
(Vd)となり、充放電電流値Iは、I=ΔV/R6と
なる。また、出力される三角波の周波数fは、Ca・V
=I・t、f=1/2tより、t=Ca・V/I=Ca・
ΔV/(ΔV/R6)となり、これにより周波数fは、
f=1/(2Ca・R6)である。ただし、R4,R5,R
6は、抵抗R4,R5,R6の抵抗値、CaはコンデンサCa
の容量とする。したがって、三角波の周波数fは、振幅
ΔVが電源電圧の変動により変化しても変化せずに一定
となる。なお、前記の抵抗R6の抵抗値と電圧Vdとで
決定される電流値Iは、コンデンサCaの容量との関係
で電源電圧+Vccが所定値以下に低下したときにPWM
デューティ比が60%〜70%程度になるように選択さ
ている。
【0019】その結果、図2に示すように周波数fの振
幅ΔVの三角波となり、電源電圧が低下して振幅ΔVが
小さくなると、三角波の傾斜角も小さくなって、周波数
fは実質的に変化しない。検出電圧Vdと振幅の関係
は、電源電圧が低下してもデューティ比が低下して適正
なものとなる。なお、点線で示す波形は、従来の図3に
対応する電源電圧が低下したときの三角波の波形であ
り、実線で示す三角波の場合よりもデューティ比が高
い。
【0020】以上説明してきたが、実施例では、カレン
トミラー回路により生成した充放電電流値Iをコンデン
サに転送しているが、この電流値の転送は、カレントミ
ラー回路に限定されるものではない。
【0021】
【発明の効果】以上説明してきたように、この発明にあ
っては、電源電圧に応じて三角波発生回路の三角波の振
幅を制御し、さらにこの振幅に応じてコンデンサを充放
電する定電流値を制御して電源電圧が低下したときに定
電流値を小さくすることにより出力される三角波を所定
の周波数に維持してその波形傾斜を小さくすることによ
り、誤差電圧の変化に対してPWMパルス幅の変化する
範囲が大きく採れるので、電源電圧低下時の出力電圧の
変動に対して十分な制御能力を発揮することができる。
その結果、電池電源で駆動されるスイッチングレギュレ
ータの電源電圧低下時のPWM駆動能力の低下を抑制す
ることができ、電源電圧低下時にも所定のデューティ比
を確保し、電源電圧低下時の出力電圧の変動に対して十
分にPWM駆動をすることができる
【図面の簡単な説明】
【図1】図1は、この発明のスイッチングレギュレータ
を適用した一実施例のブロック図である。
【図2】図2は、その三角波発生回路の三角波の波形と
PMW制御の誤差電圧との関係の説明図である。
【図3】図3は、従来のスイッチングレギュレータの一
例を示すブロック図である。
【図4】図4は、その三角波発生回路の出力波形とPM
W制御との関係の説明図である。
【符号の説明】
1,10…スイッチングレギュレータ、2,17…抵抗
分圧回路、3…充放電制御回路、4…充放電電流生成回
路、5…定電圧回路、11…誤差増幅器、12…基準電
圧発生回路、13…PWMパルス発生回路、14…ドラ
イバ、15…スイッチング回路、16…出力端子、D…
ショットキーダイオード、D1,D2…ダイオード、Q
1,Q1〜Q7…MOSFETトランジスタ、C,Ca,C
1〜C3…コンデンサ、40…振幅電圧/電流変換回路、
41…充放電電流値転送回路、13a,130a…三角
波発生回路。

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】所定の電源電圧の直流電源から電力を受
    け、出力電圧と目標電圧との差に応じた誤差電圧を発生
    してこの誤差電圧と三角波発生回路の特定の周波数の三
    角波とを比較することによりPWMの駆動パルスを生成
    してこのパルスに応じてトランジスタをスイッチングし
    て前記出力電圧が前記目標電圧となるように制御するス
    イッチングレギュレータにおいて、 前記三角波発生回路は、充放電のコンデンサと、前記電
    源電圧に応じた前記三角波の振幅電圧を発生する振幅電
    圧発生回路と、前記振幅電圧に応じた電流値の電流を前
    記コンデンサの充放電電流として生成する充放電電流生
    成回路と、基準電圧を受けてこの電圧と前記コンデンサ
    の端子電圧を比較した結果に応じて放電から充電への切
    換えを行い、かつ前記振幅電圧と前記基準電圧の和に等
    しい電圧を受けてこの電圧と前記コンデンサの端子電圧
    を比較した結果に応じて充電から放電への切換えを行う
    充放電制御回路とを有し、前記特定の周波数の三角波を
    前記コンデンサの端子電圧として発生することを特徴と
    するスイッチングレギュレータ。
  2. 【請求項2】前記直流電源は電池であり、前記振幅電圧
    に応じた電流値の電流は定電流であり、前記充放電電流
    生成回路は、前記振幅電圧発生回路から前記振幅電圧を
    受けてこの電圧を電流値に変換する抵抗と、この抵抗を
    流れる電流に従って前記定電流値を発生するカレントミ
    ラー回路とを有する請求項1記載のスイッチングレギュ
    レータ。
  3. 【請求項3】前記充放電制御回路は、前記基準電圧を受
    けてこの電圧と前記コンデンサの端子電圧を比較する第
    1のコンパレータと、前記振幅電圧と前記基準電圧の和
    に等しい電圧を受けてこの電圧と前記コンデンサの端子
    電圧を比較する第2のコンパレータと、前記第1および
    第2のコンパレータの比較結果を受けて充放電の切換信
    号を前記充放電電流生成回路に出力する制御回路とを有
    する請求項2記載のスイッチングレギュレータ。
  4. 【請求項4】前記第1のコンパレータは、前記基準電圧
    以下になったときに第1の検出信号を発生するもので
    り、前記第2のコンパレータは、前記振幅電圧と前記基
    準電圧の和に等しい電圧以上になったときに第2の検出
    信号を発生するものでり、前記第1の検出信号により前
    記充放電電流生成回路で生成された前記定電流を充電電
    流として前記充放電電流生成回路から前記コンデンサに
    流出させ、前記第2の検出信号により前記定電流を放電
    流として前記コンデンサから前記充放電電流生成回路に
    流出させる請求項3記載のスイッチングレギュレータ。
  5. 【請求項5】前記振幅電圧発生回路は、前記電池の前記
    電源ラインと接地間に設けられた抵抗分圧回路であっ
    て、分圧電圧を前記振幅電圧として発生し、前記充放電
    電流生成回路は、前記振幅電圧を前記定電流値に変換す
    るための前記抵抗をエミッタに有し前記抵抗により変換
    された前記電流で前記カレントミラー回路を駆動するエ
    ミッタフォロア回路を有する請求項4記載のスイッチン
    グレギュレータ。
  6. 【請求項6】さらに、前記充放電電流生成回路は、フリ
    ップフロップを有し、前記フリップフロップは、前記第
    1の検出信号をセット信号として受けて、前記第2の検
    出信号をリセット信号として受けて充放電切換の信号を
    発生して前記充放電電流生成回路に送出する請求項5記
    載のスイッチングレギュレータ。
  7. 【請求項7】前記トランジスタは、前記電池の電源ライ
    ンと前記接地間に設けられ、さらに誤差電圧検出回路
    と、第3のコンパレータと、ドライバとを有し、前記誤
    差電圧検出回路は、前記誤差電圧を発生し、前記第3の
    コンパレータは、前記誤差電圧と前記コンデンサの端子
    電圧とを受けてこれら電圧を比較することによりPWM
    パルスを発生し、前記ドライバは、前記PWMパルスを
    受けて前記PWM駆動パルスを生成して前記トランジス
    タをスイッチングする請求項6記載のスイッチングレギ
    ュレータ。
  8. 【請求項8】さらに、前記目標電圧に対して特定の関係
    にある基準電圧を発生する基準電圧発生回路と平滑回路
    とを有し、前記誤差電圧検出回路は、前記基準電圧発生
    回路の前記基準電圧と前記出力電圧に従う所定の検出電
    圧との差に応じて前記誤差電圧を発生するものであり、
    前記平滑回路は、前記トランジスタの出力を受けて前記
    出力電圧を持つ電力として出力する請求項7記載のスイ
    ッチングレギュレータ。
JP2001351037A 2000-11-21 2001-11-16 スイッチングレギュレータ Expired - Lifetime JP3375951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001351037A JP3375951B2 (ja) 2000-11-21 2001-11-16 スイッチングレギュレータ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000354250 2000-11-21
JP2000-354250 2000-11-21
JP2001351037A JP3375951B2 (ja) 2000-11-21 2001-11-16 スイッチングレギュレータ

Publications (2)

Publication Number Publication Date
JP2002223563A JP2002223563A (ja) 2002-08-09
JP3375951B2 true JP3375951B2 (ja) 2003-02-10

Family

ID=26604356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351037A Expired - Lifetime JP3375951B2 (ja) 2000-11-21 2001-11-16 スイッチングレギュレータ

Country Status (1)

Country Link
JP (1) JP3375951B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004138958A (ja) 2002-10-21 2004-05-13 Semiconductor Energy Lab Co Ltd 表示装置
KR100781639B1 (ko) 2003-09-17 2007-12-05 삼성전자주식회사 Crt 디스플레이장치
JP4948890B2 (ja) 2005-08-29 2012-06-06 ローム株式会社 モータ駆動装置及びこれを用いた電気機器
JP5412969B2 (ja) * 2009-06-09 2014-02-12 株式会社リコー モータドライバ制御装置、モータ制御装置、及び画像形成装置
JP5442172B2 (ja) * 2011-11-21 2014-03-12 三菱電機株式会社 光源点灯装置

Also Published As

Publication number Publication date
JP2002223563A (ja) 2002-08-09

Similar Documents

Publication Publication Date Title
US8395367B2 (en) DC-DC converter with a constant on-time pulse width modulation controller
US6448752B1 (en) Switching regulator
US10158289B2 (en) DC/DC converter
JP5332248B2 (ja) 電源装置
JP3872331B2 (ja) Dc−dcコンバータ及び電源回路
US6922042B2 (en) DC/DC converter
US20070057658A1 (en) Controller and control method for DC-DC converter
US6531853B2 (en) DC-DC converter
JP5493738B2 (ja) 力率改善型スイッチング電源装置
JP2006050888A (ja) 電源装置、それを用いた電力増幅装置、携帯電話端末
JPH11220874A (ja) Dc−dcコンバータ制御回路
JP2011135759A (ja) 力率改善型スイッチング電源装置
US6369558B2 (en) Switching regulator
JP2005137084A (ja) スイッチング電源装置
US11018581B2 (en) Methods and devices for operating converters
JP3648223B2 (ja) Dc−dcコンバータ及びdc−dcコンバータの駆動回路
JP6932056B2 (ja) スイッチングレギュレータ
JP2002078326A (ja) Dc−dcコンバータ用pwm制御回路
JP3375951B2 (ja) スイッチングレギュレータ
JP3576526B2 (ja) Dc/dcコンバータ
JP3581002B2 (ja) デューティー比制限機能付きパルス発生回路及びdc/dcコンバータ
JP2009124877A (ja) 電源出力制御装置
JP2002051541A (ja) スイッチング電源装置及びスイッチング電源用半導体装置
JP4677284B2 (ja) 誤差増幅回路
JP3490049B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3375951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111129

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131129

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term