JPH11355072A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH11355072A JPH11355072A JP10164997A JP16499798A JPH11355072A JP H11355072 A JPH11355072 A JP H11355072A JP 10164997 A JP10164997 A JP 10164997A JP 16499798 A JP16499798 A JP 16499798A JP H11355072 A JPH11355072 A JP H11355072A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- volume
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
る。 【解決手段】 ACトランス13を介して増幅部に電圧
供給する直流電源電圧±VccLを生成する第1の電源回
路と、前記直流電源電圧±VccLよりも高い第2の直流
電源電圧±VccHを生成する第2の電源回路とから成る
電源部において、前記第1の電源回路からパワー出力段
トランジスタQ11,Q12間の電源線と前記第2の電
源回路から電圧供給し前記ボリウム連動可変電源回路1
5から前記パワー出力段トランジスタQ11,Q12に
供給する電源線とを並列接続したことを特徴とするもの
である。
Description
らに詳しくいえば、オーディオアンプなどに用いられる
増幅回路における放熱設計や効率の改善に関するもので
ある。
回路について図面を参照しながら説明する。
を示す図である。
ッジ回路2とを有する電源部と、プリアンプ3、パワー
出力段トランジスタQ1,Q2から成る増幅部を有し、
入力信号ASを増幅してスピーカSPに出力させる回路
である。
AC電圧がACトランス1に入力された後に、ブリッジ
回路2に入力され、ここで整流されて直流電源電圧±V
ccが生成されてプリアンプ3に印加される。この直流電
源電圧±Vccを用いてプリアンプ3は入力信号ASを電
圧増幅してパワー出力段トランジスタQ1,Q2に出力
し、パワー出力段トランジスタQ1,Q2はこれをさら
に電流増幅することで増幅信号が生成され、スピーカS
Pに出力される。
下に示すような問題が生じていた。
されるパワー出力段トランジスタはモノリシックICに
搭載されている場合があり、また取扱いの関係から将来
はそうすることが望まれている。このようなICにはほ
とんどの場合過熱保護回路が内蔵されているが、このよ
うなICを上記の回路に搭載すると、常に高電圧がIC
に印加されているため、ICが過熱して、すぐに過熱保
護回路が動作してしまい、通常の放熱設計では実際の性
能通りの動作をすることができなくなってしまう。この
ため、例えば放熱板をICの表裏にめぐらして放熱面積
を高めるなど、特別な放熱設計をしなければならないと
いう問題が生じていた。
という問題がある。図14は、アンプに供給する直流電
源電圧生成のためのACトランスのレギュレーション特
性を示す図である。
性は、図14に示すように右下がりの曲線を描き、AC
トランスが生成する電圧は、アンプの消費電力が小さい
ときの方が、消費電力が大きいときに比して高くなるこ
とになる。従って、この消費電力が小さい場合の高電圧
にまで対応できる程度にアンプの耐圧を高くすることが
要求されることになり、アンプが大型化し、コストアッ
プになるという問題がある。
小さい場合と、大きい場合とで生成される電圧の差が少
ない、良好なレギュレーション特性を有するトランスを
用いることが考えられる。こうすれば、通常のレギュレ
ーション特性のトランスに比して、アンプの耐圧を低く
設計できるからである。
ン特性を有するトランスは、同じ電圧のものでも巻線の
巻き数が多くなり大型化し、コストが高いなどの難点が
あるという別の問題があった。
Q2に供給する直流電源電圧は、最大出力に対応できる
一定の高電圧を常に印加する必要がある。
カから出力している場合はそれでも良いが、実際のオー
ディオアンプでそれほど大きな出力を要する場合はごく
まれである。
が出力されることになる。このような場合において、常
に最大出力に対応可能な直流電源電圧をパワー出力段ト
ランジスタQ1,Q2に印加しているため、消費電力の
ロスが大きくなり、効率が低下するという問題が生じて
いた。
めに、特願平9−266676号に添付した明細書に開
示した技術を発明した。この発明の一例を説明すると、
例えば、図1に示すような入力信号ASを電源増幅し、
アナログ回路より成るプリアンプ11と、電圧増幅され
た入力信号を電流増幅して負荷となるスピーカSPに出
力するパワー出力部Q11,Q12と、スピーカSPの
音量を調整するボリウムVR0と、該ボリウムVR0の
抵抗値に連動して、前記スピーカSPの音量が小さい時
には低い直流電源電圧を生成し、音量が大きい時には高
い直流電源電圧を生成して、パワー出力部Q11,Q1
2に供給する可変電源回路12A,12Bを設けてなる
可変電源回路方式である。
に最大出力に対応するための高い一定電圧をパワー出力
段トランジスタに供給していたが、上記技術によればパ
ワートランジスタにおいて消費電力のロスを低減するこ
とができるので、特別な放熱設計をしなくても良くな
り、取扱いが容易になり、今まで使用することが困難で
あった加熱保護回路内蔵のモノリシックICであっても
容易に用いることが可能になる。
ストが高いレギュレーション特性が良いトランスを用い
なくとも済むので、小型化、コストの低減が可能にな
る。
源電圧を変動させているので、必要以上の電圧をパワー
出力段のトランジスタに供給していた従来と異なり、最
も消費電力の大きいパワー出力段トランジスタにおける
消費電力のロスを低減することができるので、このトラ
ンジスタにおける効率を向上させることができるように
なった。
方式により、信号入力のボリウム抵抗と、増幅部の直流
電源電圧を連動して可変し、音量に応じた電圧を供給す
ることで、増幅部の損失(Pd)を小さくでき、放熱板
の小型化が可能となったが、この場合には、従来の増幅
部での損失(Pd)を電源部に負担させているため、電
源部にドロッパ電源方式の回路を使用した場合、電源部
と増幅部とのトータルの損失(Pd)は変わらないの
で、この部分をHIC(ハイブリッドIC)化して両者
を隣接配置するような場合には、熱干渉等により従来の
可変電源回路が無い場合と変わらなくなってしまうとい
う問題があった。
タルの損失を軽減する増幅回路を提供することを目的と
する。
点に鑑みなされたもので、図7に示すようにACトラン
ス13を介して増幅部に電圧供給する直流電源電圧±V
ccLを生成する第1の電源回路と、前記直流電源電圧±
VccLよりも高い第2の直流電源電圧±VccHを生成する
第2の電源回路とから成る電源部において、前記第1の
電源回路からパワー出力段トランジスタQ11,Q12
間の電源線と前記第2の電源回路から電圧供給し前記ボ
リウム連動可変電源回路15から前記パワー出力段トラ
ンジスタQ11,Q12に供給する電源線とが並列接続
されたノードN1,N2から前記第1の電源回路間に、
前記第2の電源回路と前記ボリウム連動可変電源回路1
5により生成される直流可変電源電圧が前記第1の電源
回路により生成される第1の直流電源電圧±VccLより
も高い時に前記第1の電源回路側に前記直流可変電源電
圧が流れ込むのを防止するための逆流防止用ダイオード
D1,D2が設けられていることを特徴とするものであ
る。
図面を参照しながら説明する。尚、従来の構成と同等の
構成については同符号を付して説明を簡略する。
増幅回路において、ボリウム変化に応じて駆動されるス
イッチ機構を介して可変電源回路に供給する直流電源電
圧±Vccを第1の直流電源電圧(±VccL)と第2の直
流電源電圧(±VccH)に切換え供給可能とするもので
ある。
部を示す図であり、その基本構成及び動作について説明
すると、当該増幅部は、プリアンプ11と、パワー出力
段トランジスタQ11,Q12と、負荷となるスピーカ
SPと、該スピーカSPの音量を調整するためのボリウ
ムVR0と、可変電源回路12A,12Bとを有するも
ので、入力信号AS0を増幅してスピーカSPより音声
を出力するオーディオアンプである。
信号AS0をレベル調整して、AS1としてプリアンプ
11の非反転入力+に出力するものである。
ル調整された入力信号AS1を電圧増幅してパワー出力
段トランジスタQ11,Q12に出力する回路である。
尚、負荷となるスピーカSPからプリアンプ11の反転
入力−には、負帰還回路NFが設けられている。
は、可変電源回路12A,12Bより供給される直流電
源電圧+Vc,−Vcを用いて、電圧増幅された入力信
号AS1を電流増幅してスピーカSPに出力するもので
ある。
れ、ボリウムVR0の抵抗値に連動して変動する、正の
直流電源電圧+Vc,負の直流電源電圧−Vcを生成
し、パワー出力段トランジスタQ11,Q12のコレク
タにそれぞれ供給する回路である。
〜図5を参照しながら説明する。
図3はボリウムVR0によって調整された入力信号AS
1を示す図である。また、図4は直流電源電圧+Vc,
−Vcと出力電圧Voの関係を示す図である。
S0がボリウムVR0に入力され、ここで電圧レベルが
調整されてプリアンプ11の非反転入力+に入力され
る。
入力信号AS1がプリアンプ11で電圧増幅されてパワ
ー出力段トランジスタQ11,Q12のべースに供給さ
れる。
ワー出力段トランジスタQ11,Ql2で電流増幅され
て、出力電圧VoとしてスピーカSPに出力される。上
記パワー出力段トランジスタQ11,Q12に供給され
る直流電源電圧±Vcは、図4に示すような電圧である
が、この電圧±Vcが、どのようにして生成され、供給
されるかについて以下で説明する。
電源回路12A,12Bで生成され、ボリウムVR0の
抵抗値に連動して変動する。
oが低い時には、低い直流電源電圧±Vc(±VcL)
が生成され、また、スピーカの音量が大きく出力電圧V
oが高い時には、高い直流電源電圧±Vc(±VcH)
が生成されることになる。
±Vcとの変動との関係を図5に示す。図5において、
出力電圧Voを増大させるようにボリウムの抵抗値を変
化させると、それに連動して直流電源電圧±Vcも増大
することがわかる。
Cトランスのレギュレーション特性による高い一定電圧
が供給されていたが、このように直流電源電圧を可変す
ることで、パワー出力段トランジスタの損失が小さくな
る。尚、ここまでの構成は、従来の増幅部と同様であ
る。
にAC電圧をACトランス13と後述する第1及び第2
のブリッジ回路14A,14Bにより低い直流電源電圧
±VccL,高い直流電源電圧±VccHにそれぞれ整流し、
それらをボリウム連動可変電源回路15(前述した可変
電源回路12A,12Bに相当)の供給電圧として使用
するものであり、前記第1及び第2のブリッジ回路14
A,14Bを切換可能とするスイッチS1,S2が設け
られている。
VR1の位置(抵抗値)に応じて開閉動作されるもので
あり、スピーカSPの音量が小さく出力電圧Voが小さ
い場合には、該スイッチS1,S2は開動作されて、前
記第1のブリッジ回路14Aにより整流された低い直流
電源電圧±VccLがボリウム連動可変電源回路15に供
給される。また、スピーカSPの音量が大きく出力電圧
Voが大きい場合には、該スイッチS1,S2は閉動作
されて、前記第2のブリッジ回路14Bにより整流され
た高い直流電源電圧±VccHがボリウム連動可変電源回
路15に供給される。
部の構成について図6を参照しながら説明する。
13,第1及び第2のブリッジ回路14A,14B、平
滑回路(本実施形態では、図6に示すように平滑コンデ
ンサを使用している。)、更にボリウム連動可変電源回
路15を有し、前記ACトランス13は、AC電圧を変
圧して第1及び第2のブリッジ回路14A,14Bにそ
れぞれ出力するものである。各ブリッジ回路14A,1
4Bは、それぞれ4個のダイオードから成り、ACトラ
ンス13によって変圧された電圧を整流する回路であ
り、スイッチS1、S2が開動作された際には第1のブ
リッジ回路14A、平滑回路を介して低い直流電源電圧
±VccLが前記ボリウム連動可変電源回路15に供給さ
れ、スイッチS1、S2が閉動作された際には第2のブ
リッジ回路14B、平滑回路を介して高い直流電源電圧
±VccHがボリウム連動可変電源回路15に供給される
ものである。
後述のボリウムVR1の抵抗値に連動して変動する直流
電源電圧±Vcを生成して後述のパワー出力段トランジ
スタQ11,Q12に供給する回路である。
R1と連動してその値が変動する連動ボリウムVR2
と、接地電位GNDを挟んで対称に設けられたコンパレ
ータCP1,CP2と、このコンパレータCP1,CP
2の出力にそれぞれ接続するパワートランジスタT1,
T2とを有する。
いて説明する。
ベルを調整する素子である。
て電圧レベルが調整された入力信号ASを電圧増幅する
回路である。
は、プッシュプル接続されたパワートランジスタであっ
て、プリアンプ11によって電圧増幅された入力信号を
電流増幅してスピーカSPに供給するものである。
基準電圧と、連動ボリウムVR2によって規定される電
圧とを比較し、その比較結果に応じてパワートランジス
タT1,T2のエミッタ電圧を変化させる回路である。
この回路によれば、先ず不図示のAC電源からAC電圧
がACトランス13に印加され、ここで変圧されてブリ
ッジ回路に出力される。
ッジ回路14A,14Bで整流され、前記スイッチS
1,S2の開閉動作により選択された直流電源電圧(±
VccL、±VccH)がボリウム連動可変電源回路15に供
給される。
イッチS1,S2は開動作されており、第1のブリッジ
回路14Aにより整流された直流電源電圧±VccLに基
づいて、ボリウム連動可変電源回路15によって直流電
源電圧±VcLが生成されてパワー出力段トランジスタ
Q11,Q12のコレクタに供給される。また、高出力
時にはスイッチS1,S2は閉動作されて、第2のブリ
ッジ回路14Bにより整流された直流電源電圧±VccH
に基づいて、ボリウム連動可変電源回路15によって直
流電源電圧±VcHが生成されてパワー出力段トランジ
スタQ11,Q12のコレクタに供給される。尚、ダイ
オードD1,D2は、前記スイッチS1,S2が閉動作
された際の、逆流防止用のダイオードである。
ボリウムVR1に出力され、このボリウムVR1で電圧
レベルが調整されてプリアンプ11の非反転入力+に入
力される。
された入力信号ASが電圧増幅される。電圧増幅された
入力信号はパワー出力段トランジスタQ11,Q12で
電流増幅されてスピーカSPに供給され、スピーカSP
より音が出る。
5の動作について説明すると、ボリウム連動可変電源回
路15に設けられた連動ボリウムVR2は、ボリウムV
R1と連動してその抵抗値が変動するように設定されて
いる。
れば連動ボリウムVR2の抵抗も大きくなり、ボリウム
VR2の抵抗値が小さくなれば連動ボリウムVR2の抵
抗値も小さくなる。
ウムVR1の抵抗値が大きくなる(音量が小さくなる)
と、連動ボリウムVR2の抵抗値も大きくなる。一方、
連動ボリウムVR2はコンパレータCP1の反転入力の
電圧を規定している。従って、ボリウムVR1の抵抗値
が大きくなり連動ボリウムVR2の抵抗値が大きくなる
と、コンパレータCP1の反転入力の電圧が高くなるの
で、コンパレータCP1の出力は低下し、パワートラン
ジスタT1のエミッタ電圧が低下する方向に動作する。
直流電源電圧±VcLは下降する。これは負側の動作に
ついても同様である。
り、音量が大きくなると、連動ボリウムVR2の抵抗値
も小さくなり、コンパレータCP1,CP2の反転入力
側の電圧が低くなるので、コンパレータの出力はパワー
トランジスタT1のエミッタ電圧を上昇させる方向に移
行するので、直流電源電圧±VcHは上昇する。
って音量が大きくなると直流電源電圧±Vcは上昇し、
音量が小さくなると下降するように動作する。このよう
にして、本実施形態では、スピーカの音量の大小に連動
してパワー出力段トランジスタQ11,Q12に供給す
る直流電源電圧を変動させることができるので、従来と
同様にパワー出力段トランジスタには常に最大出力に対
応可能な高電圧が印加されることがなく、しかも、電源
部において切換電源方式を採用することで、低出力時に
は±VccLで前記可変電源回路15を駆動し、制御した
電圧でアンプを駆動させ、高出力時には±VccHで前記
可変電源回路15を駆動し、制御した電圧でアンプを駆
動させるようにしたことで、電源回路と増幅回路でのト
ータルの損失(Pd)を軽減することができる。
第2のブリッジ回路14A,14Bを切換可能とするス
イッチS1,S2を設け、該スイッチS1,S2は、ボ
リウムVR1の位置(抵抗値)に応じて開閉動作させて
いる。
2機構を必要とせずに、前記第1のブリッジ回路14A
により整流される第1の直流電源電圧±VCCLと、前記
第2のブリッジ回路14Bにより整流された第2の直流
電源電圧±VCCHが前記ボリウム連動可変電源回路15
を通って出力される直流可変電源電圧±Vcとを切換え
供給することで、部品点数の削減を図ると共に、スイッ
チS1,S2機構の制御(ON/OFF)も不要にする
技術を提供するものである。
図であり、前述した図6に示す構成と同等の構成につい
ては同符号を付して説明を省略する。本発明の特徴をな
す回路構成は、図7に示すようにACトランス13を介
してAC電源から第1の直流電源電圧(±VCCL)を生
成する第1のブリッジ回路14Aの出力側電源線を前記
ボリウム連動可変電源回路15を介さずに直接前記パワ
ー出力段トランジスタQ11,Q12側に接続し、同じ
くAC電源から前記第1の直流電源電圧(±VCCL)よ
りも高い第2の直流電源電圧(±VCCH)を生成する第
2のブリッジ回路14Bの出力側電源線を前記ボリウム
連動可変電源回路15を介して前記パワー出力段トラン
ジスタQ11,Q12に接続し、更に、その並列接続し
た点(図7に示すノードN1,N2を参照)から前記第
1のブリッジ回路14A間に前記直流可変電源電圧が第
1の直流電源電圧(±VCCL)より大きくなった際に、
直流可変電源電圧が第1のブリッジ回路14A側に流れ
込むのを防止するための逆流防止回路としての逆流防止
用ダイオードD1,D2を設けた回路構成をとってい
る。
oが小さい)と、前記第2のブリッジ回路14Bから前
記ボリウム連動可変電源回路15を通って出力される増
幅部の直流電源電圧(±VCCHを電源とする直流可変電
源電圧)も小さく、この直流可変電源電圧が前記第1の
直流電源電圧(±VCCL)より小さい場合、前記第1の
ブリッジ回路14Aから第1の直流電源電圧(±VCC
L)が供給される。また、ボリウムを大きくしていく
(出力電力Poが大きくしていく)と、前記第2のブリ
ッジ回路14Bから前記ボリウム連動可変電源回路15
を通って出力される増幅部の直流電源電圧(±VCCHを
電源とする直流可変電源電圧)も大きくなっていき、こ
の直流可変電源電圧が前記第1の直流電源電圧(±VCC
L)より大きくなると、この直流可変電源電圧が供給さ
れ、増幅部が駆動される。
べて、前記スイッチS1,S2機構を必要とせずに前記
第1のブリッジ回路14Aにより整流される低い直流電
源電圧(第1の直流電源電圧±VCCL)と、前記第2の
ブリッジ回路14Bにより整流された第2の直流電源電
圧±VCCHが前記ボリウム連動可変電源回路15を通っ
て出力される直流可変電源電圧±Vcとを切換え供給す
ることができ、部品点数の削減が図れると共に、スイッ
チS1,S2機構の制御(ON/OFF)も不要にな
る。
o)との関係を説明するための図であり、図9は出力電
力(Po)と損失(Pd)との関係を説明するための図
である。
て、前記直流電源電圧±VccLと前記直流可変電源電圧
±Vcのうち、高い直流電源電圧±Vcでアンプを駆動
することで、従来に比べて図8に示す斜線部分に相当す
る損失(Pd)だけトータルの損失(Pd)を軽減でき
る。即ち、出力電力(Po)の変化(ボリウムの変化)
に対応して、前述したように直流電源電圧±VccLでア
ンプを駆動する(ボリウムが小さい)場合と、直流可変
電源電圧±Vcでアンプを駆動する(ボリウムが大き
い)場合とをスイッチ機構無しで切換可能としている。
源部の損失(Pd)は、一点鎖線(B)で示す従来の電
源部の損失(Pd)に比べて格段に軽減されており、従
って、実線(C)で示す本発明のトータルの損失(P
d)も一点鎖線(D)で示す従来のトータルの損失(P
d)よりも軽減されている。尚、二点鎖線(E)は可変
電源方式による従来及び本発明での増幅部の損失(P
d)を示している。
ながら説明する。尚、第1の実施形態と同等の構成につ
いては、重複を避けるため説明を省略する。
変電源回路として、図10に示すドロッパ電源方式の回
路を用いたものであり、以下ではこの構成及び動作につ
いて説明する。
は、パワートランジスタQ21,Q22と、トランジス
タTR1,TR2、第1,第2,第3,第4及び第5の
抵抗R1,R2,R3,R4及びR5、連動ボリウムV
R11を有する降圧回路である。
接地電位GNDを挟んで正負両側にそれぞれ設けられ、
これらが動作することにより直流電源電圧±Vccから、
パワー出力段トランジスタに供給される直流電源電圧±
Vcを生成する素子である。連動ボリウムVR11は、
第1の実施形態の連動ボリウムVR2と同様に、音量調
整をするためのボリウムの抵抗値に連動してその抵抗値
が変動するボリウムである。
抵抗値が変動すると、第1の抵抗R1,第2の抵抗R
2,第5の抵抗R5とで定まるトランジスタTR1のべ
ース電位が変動し、トランジスタTR1のコレクタ電流
がその変動に応じて変動する。
ツェナーダイオードの電圧Vzと、トランジスタTR1
のべース−エミッタ間の電圧VBEとの和が基準電圧とな
り、この電圧が、上記の第1の抵抗R1,第2の抵抗R
2,第5の抵抗R5、連動ボリュームVR11とで定ま
るトランジスタTR1のべース電位と比較される。
ことでトランジスタTR1のべース電流も低下すると、
トランジスタTR1のコレクタ電流も低下し、パワート
ランジスタQ21のべース電流を増大させるので、出力
電圧となる+Vcもまた増大する。逆に、トランジスタ
TR1のべース電流が増大すると、出力電圧となる+V
cは低下することになる。従って、正側の出力電圧+V
cは、連動ボリウムVR11の抵抗値に連動して変動す
る。
タQ22のエミッタ電圧はトランジスタTR2によって
規定され、また、トランジスタTR2のべース電位は、
正の出力電圧+Vcと負の出力電圧−Vcとの間の電位
差と、抵抗R3,R4のブリーダ比で定まる。負側にお
いては、上記の正側回路の動作により正の出力電圧+V
cが低下すると、その低下した分のブリーダ比だけトラ
ンジスタTR2のべース電位も低下(べース電位の絶対
値が減少)し、正の出力電圧+Vcが上昇すると、その
上昇した分のブリーダ比だけトランジスタTR2のべー
ス電位も上昇(べース電位の絶対値が増大)する。
ると、パワートランジスタQ22のエミッタ電圧は増大
して負の出力電圧−Vcも増大し、逆にトランジスタT
R2のべース電位が低下するとパワートランジスタQ2
2のエミッタ電圧は減少して負の出力電圧−Vcも減少
する。
圧+Vcの変動幅に合せ、+Vcが変動した分だけ変動
することになるので、抵抗R3、R4のブリーダ比が1
の場合、正の出力電圧+Vcと負の出力電圧−Vcとは
対称な電圧である。
は、接地電位について正負で対称な回路を構成するのが
一般的な回路構成であるが、上記回路では、まず正の出
力電圧+Vcを連動ボリウムVR11の抵抗値で制御し
ておき、次いで、正の出力電圧+Vcと負の出力電圧−
Vcとの間の電圧をもって負側の回路を制御しているの
で、図7に示すように、正負で対称な回路を構成する必
要がない。
子であるツェナーダイオードVzや抵抗などが不要にな
るので、より簡単な回路構成で対称な出力電圧±Vcを
生成することができ、その点でも有効である。
は、それぞれ、
間電圧であって、VBE2はトランジスタTR2のべース
−エミッタ間電圧である。またVRはボリウムVR11
の抵抗値である。
が大きくなってスピーカの音量が小さくなると、直流電
源電圧±Vcは低くなり、逆にVRが小さくなってスピ
ーカの音量が大きくなると直流電源電圧±Vcが大きく
なることがわかる。
説明した作用効果に加えて、比較的簡単な回路構成で実
現することができ、コストも比較的に安くすむという利
点がある。
ながら説明する。尚、第1、第2の実施形態と共通する
事項については、重複を避けるため説明を省略する。
変電源回路として、図11に示すチョッパ電源方式の降
圧回路を用いたものであり、以下ではこの構成及び動作
について説明する。
は、パワートランジスタQ31,Q32、パルス変調回
路21,22、コンパレータ23,24、連動ボリウム
VR21,VR22、ダイオードD21,D22、コイ
ルL21,L22を有する回路であって、不図示の音量
調整用のボリウムの抵抗値に連動して変動する直流電源
電圧±Vcを生成してアンプのパワー出力段トランジス
タに供給する降圧回路である。
地電位GNDを挟んで正負両側にそれぞれ設けられたス
イッチング素子であって、これがON/OFFすること
により直流電源電圧±Vccから、パワー出力段トランジ
スタに供給される直流電源電圧±Vcを生成する素子で
ある。
パレータ23,24から出力される信号をPWM(Puls
e Width Modulation)変調し、パワートランジスタQ3
1,Q32のべースにそれぞれ出力する回路である。
1,Vr2と連動ボリウムVR21,VR22によって
設定される電圧とを比較してその比較結果をパルス変調
回路21,22にそれぞれ出力する回路である。連動ボ
リウムVR21,VR22は、第1の実施形態の連動ボ
リウムVR2と同様に、音量調整をするためのボリウム
の抵抗値に連動してその抵抗値が変動するボリウムであ
る。
示の音量調整用のボリウムの抵抗値に連動して連動ボリ
ウムVR21,VR22の抵抗値は変動する。例えば、
ボリウムの抵抗値が高くなってスピーカの音量が小さく
なると連動ボリウムVR21,VR22の抵抗値も高く
なり、コンパレータ23,24の反転入力−の電位が上
昇する。逆にボリウムの抵抗値が低くなってスピーカの
音量が大きくなると連動ボリウムVR21,VR22の
抵抗値も低くなり、コンパレータ23,24の反転入力
−の電位が下降する。
1,Vr2を上回るとコンパレータ23,24の出力は
“L”になる。また、反転入力−の電位が下降して基準
電圧Vr1,Vr2を下回るとコンパレータ23,24
の出力は“H”になる。
力は連動ボリウムVR21,VR22の抵抗値、即ち音
量調整用のボリウムの抵抗値によって変動する。このコ
ンパレータ23,24の出力が、パルス変調回路21,
22によってPWM変調され、その変調結果がパワート
ランジスタQ31,Q32のべースに出力される。
Q32はON/OFF動作をし、そのON/OFFのデ
ューティ比はパルス変調回路21,22の出力によって
決まる。このデューティ比が大きければ、不図示のパワ
ー出力段のトランジスタに供給される直流電源電圧±V
cは増大し、デューティ比が小さければ、直流電源電圧
±Vcは下降するというように、ボリウムの抵抗値に連
動して変動する連動ボリウムVR21,VR22の抵抗
値が変動すると、直流電源電圧±Vcも変動する。
応じて直流電源電圧を可変にするという本発明の回路を
実現しているので、第1,第2の実施形態と同様の効果
を奏し、更に、第1,第2の実施形態のようなドロッパ
電源回路を用いておらず、比較的消費電力のロスが少な
いチョッパ電源回路を用いているので、第1,第2の実
施形態で説明した回路と異なりパワー出力段における効
率の改善のみならず、増幅部と電源部とを合せたシステ
ム全体の効率についても、向上させることが可能になる
という利点を有する。
ッパ電源方式による降圧回路を用いたものについては、
図11に示した回路に限らず、例えば図12に示すよう
な反転チョッパ電源方式の降圧回路を用いても良い。
2に示すように正の電圧+VcとGNDだけで正の+V
cと負の−Vcとを生成することができるので、バッテ
リーなどの単電源を用いた場合に有効である。
幅装置の電源部に切換電源方式を採用したことで、電源
部の損失と増幅部の実用領域における損失を従来に比べ
て軽減できるため、電源部と増幅部とのトータルの損失
が軽減できる。
について特別な放熱設計を施さなくても良いので、取扱
いが容易になり、今まで使用することが困難であった加
熱保護回路内蔵のモノリシックICであっても容易に用
いることが可能になる。
トの高いレギュレーション特性の良いACトランスを用
いなくても済むので、コストの低減が可能になる。
増幅部とを隣接配置するような場合に、お互いの熱干渉
を抑制することができる。
その結線方法を工夫することにより特別な切換回路を必
要としないで、第1の直流電源電圧(±VCCL)と直流
可変電源電圧(±VcH)とを切換え供給できる。
ある。
ある。
ある。
ある。
ある。
図である。
電力と出力電圧との関係を説明するための図である。
電力と損失との関係を説明するための図である。
路の他の実施形態を説明する図である。
路の他の実施形態を説明する図である。
路の他の実施形態を説明する図である。
Claims (6)
- 【請求項1】 入力信号を電圧増幅するプリアンプと、 前記電圧増幅された入力信号を電流増幅して負荷となる
スピーカに出力するパワー出力部と、 前記スピーカの音量を調整するボリウムとから成る増幅
部と、 前記ボリウムの抵抗値の変動に連動して、前記スピーカ
の音量が小さい時には低い直流電源電圧を生成し、前記
スピーカの音量が大きい時には高い直流電源電圧を生成
して前記パワー出力部に供給する可変電源回路と、 ACトランスを介して前記増幅部に電圧供給する第1の
直流電源電圧を生成する第1の電源回路と、 前記ACトランスを介して前記可変電源回路に電圧供給
する前記第1の直流電源電圧よりも高い第2の直流電源
電圧を生成する第2の電源回路とから成る電源部とを有
し、 前記第1の電源回路から前記パワー出力部間の電源線と
前記第2の電源回路から電圧供給し前記ボリウム連動可
変電源回路から前記パワー出力部に供給する電源線とは
並列接続されていることを特徴とする増幅回路。 - 【請求項2】 前記第1の電源回路から前記パワー出力
部間の電源線と前記第2の電源回路から電圧供給し前記
ボリウム連動可変電源回路から前記パワー出力部に供給
する電源線とが並列接続された点から前記第1の電源回
路間には、前記第2の電源回路と前記ボリウム連動可変
電源回路により生成される直流可変電源電圧が前記第1
の電源回路により生成される第1の直流電源電圧よりも
高い時に前記第1の電源回路側に前記直流可変電源電圧
が流れ込むのを防止するための逆流防止回路が設けられ
ていることを特徴とする請求項1に記載の増幅回路。 - 【請求項3】 前記可変電源回路は、一定の直流電源電
圧を降圧させるドロッパ電源回路であることを特徴とす
る請求項1に記載の増幅回路。 - 【請求項4】 前記可変電源回路は、その一部にインバ
ータ回路、整流平滑回路を含むDC−DCコンバータを
有することを特徴とする請求項1に記載の増幅回路。 - 【請求項5】 前記DC−DCコンバータは、前記イン
バータ回路と前記整流平滑回路とが絶縁されていない非
絶縁型のDC−DCコンバータであることを特徴とする
請求項4に記載の増幅回路。 - 【請求項6】 前記非絶縁型のDC−DCコンバータ
は、スイッチング動作をするスイッチング素子を有し、
このスイッチング素子のデューティ比で一定の直流電源
電圧を降圧させるチョッパ電源回路であることを特徴と
する請求項1に記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16499798A JP3579253B2 (ja) | 1998-06-12 | 1998-06-12 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16499798A JP3579253B2 (ja) | 1998-06-12 | 1998-06-12 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11355072A true JPH11355072A (ja) | 1999-12-24 |
JP3579253B2 JP3579253B2 (ja) | 2004-10-20 |
Family
ID=15803891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16499798A Expired - Fee Related JP3579253B2 (ja) | 1998-06-12 | 1998-06-12 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3579253B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2847741A1 (fr) * | 2002-11-27 | 2004-05-28 | Bosch Gmbh Robert | Procede de reglage de la tension d'alimentation d'un etage amplificateur et etage amplificateur pour la mise en oeuvre du procede |
JP2006128915A (ja) * | 2004-10-27 | 2006-05-18 | Nf Corp | 電力増幅器 |
JP2008028789A (ja) * | 2006-07-24 | 2008-02-07 | Sharp Corp | 信号端子装置 |
-
1998
- 1998-06-12 JP JP16499798A patent/JP3579253B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2847741A1 (fr) * | 2002-11-27 | 2004-05-28 | Bosch Gmbh Robert | Procede de reglage de la tension d'alimentation d'un etage amplificateur et etage amplificateur pour la mise en oeuvre du procede |
JP2006128915A (ja) * | 2004-10-27 | 2006-05-18 | Nf Corp | 電力増幅器 |
JP2008028789A (ja) * | 2006-07-24 | 2008-02-07 | Sharp Corp | 信号端子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3579253B2 (ja) | 2004-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2669199B2 (ja) | 増幅回路およびオーディオ信号増幅回路 | |
US7218164B2 (en) | Emitter switching driving network to control the storage time | |
JP3143284B2 (ja) | 直流安定化電源装置 | |
JP3579253B2 (ja) | 増幅回路 | |
JP2006187152A (ja) | 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法 | |
JP3579254B2 (ja) | 増幅回路 | |
JP2827999B2 (ja) | 電圧調整器用の供給電圧を選択する回路 | |
JPH10215568A (ja) | Dc−dcコンバータ | |
JPH08149807A (ja) | 電源制御安定化回路 | |
JPH11112256A (ja) | 増幅回路 | |
JP3542022B2 (ja) | レギュレータ | |
JP2001178123A (ja) | 直流安定化電源装置 | |
JP3391201B2 (ja) | Dc−dcコンバータ | |
JP3757293B2 (ja) | Dc−dcコンバータ | |
JP3332797B2 (ja) | 正負電圧電源回路 | |
JP2004129340A (ja) | 電源装置及び電子部品 | |
US7468895B1 (en) | Method and system for providing a bias voltage for a power input sub-circuit of a switched mode power supply | |
JPS645984Y2 (ja) | ||
JPH08266039A (ja) | 直流安定化電源装置 | |
JP2002136108A (ja) | 昇圧回路 | |
JP2577773Y2 (ja) | Dc−dcコンバータ | |
JP2004215394A (ja) | スイッチング電源装置 | |
US5796241A (en) | Self-excited oscillation type power supply device | |
JP3446039B2 (ja) | パワーアンプ用電源およびこれを用いたパワーアンプ | |
JPH03870Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |